JPS6364572A - 電話機用電源回路 - Google Patents
電話機用電源回路Info
- Publication number
- JPS6364572A JPS6364572A JP61203645A JP20364586A JPS6364572A JP S6364572 A JPS6364572 A JP S6364572A JP 61203645 A JP61203645 A JP 61203645A JP 20364586 A JP20364586 A JP 20364586A JP S6364572 A JPS6364572 A JP S6364572A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- terminal
- current
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
- H02M7/2195—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
２Ｓ：ご明け、電話＃Ｊ〜において用いふＹｔ戸鋒下の
少ない低損失整流回路に関するものである。
少ない低損失整流回路に関するものである。
電話機においては、電話線路の線間電圧極性にか＼わら
ず、内部回路へ通ずるループ電流の極性を一定とする場
合、絡路端子側へ全波整流回路を挿入することが行なわ
れており、特に、内部回路を半導体素子によシ構成した
谷（１の電話機においては、この全波整流回路を必要と
し、通゛常のダイオードによシブリッジ回路の４辺を構
成した全波整流回路が一般に用いられている。
ず、内部回路へ通ずるループ電流の極性を一定とする場
合、絡路端子側へ全波整流回路を挿入することが行なわ
れており、特に、内部回路を半導体素子によシ構成した
谷（１の電話機においては、この全波整流回路を必要と
し、通゛常のダイオードによシブリッジ回路の４辺を構
成した全波整流回路が一般に用いられている。
しかし、ダイオードによる全波整流回路を用いる場合、
これの順方向電圧が１素子当ｈｏ、ｓ〜０．６■であり
、ブリッジ回路とすｔば常に２素子が直列となシ、整流
回路の電圧降下が１． Ｕ −１，２Ｖとなるため、標
準的な使用状態では特に支障を生じ々いが、内部直流抵
抗値の低い１ｄ話機と並列接読され、同時にオフフック
の行なわれた場合等には、電話線路の抵抗値との関係に
応じて線間電工が低下し、半導体素子によシ構成された
内部回路の動作可能電圧近傍となることがちシ、この際
には整流回路の電圧降下が無視できず、条件によっては
、この電圧降下分により内部回路の電性が不能となる問
題を生ずる。
これの順方向電圧が１素子当ｈｏ、ｓ〜０．６■であり
、ブリッジ回路とすｔば常に２素子が直列となシ、整流
回路の電圧降下が１． Ｕ −１，２Ｖとなるため、標
準的な使用状態では特に支障を生じ々いが、内部直流抵
抗値の低い１ｄ話機と並列接読され、同時にオフフック
の行なわれた場合等には、電話線路の抵抗値との関係に
応じて線間電工が低下し、半導体素子によシ構成された
内部回路の動作可能電圧近傍となることがちシ、この際
には整流回路の電圧降下が無視できず、条件によっては
、この電圧降下分により内部回路の電性が不能となる問
題を生ずる。
前述の問題を解決するため、本発明はつぎの手段によシ
構底するものとなっている。
構底するものとなっている。
すなわち、方向性素子によシブリッジ回路の４辺を構成
した全波整流回路において、直流出力端子の正負いずれ
か一方の端子と第１の交流入力端子との間へドレイン・
ソース間を電流の流通方向として挿入されると共に第２
の交流入力端子からゲートへバイアスの印加される第１
のエンハンスメント形トランジスタと、前記一方の端子
と第２の交流入力端子との間へドレイン・ソース間を電
流の流通方向として挿入されると共に第１の交流入力端
子からゲートへバイアスの印加される第２のエンハンス
メント形トランジスタとを少くともブリッジ回路の２辺
として備えたものである。
した全波整流回路において、直流出力端子の正負いずれ
か一方の端子と第１の交流入力端子との間へドレイン・
ソース間を電流の流通方向として挿入されると共に第２
の交流入力端子からゲートへバイアスの印加される第１
のエンハンスメント形トランジスタと、前記一方の端子
と第２の交流入力端子との間へドレイン・ソース間を電
流の流通方向として挿入されると共に第１の交流入力端
子からゲートへバイアスの印加される第２のエンハンス
メント形トランジスタとを少くともブリッジ回路の２辺
として備えたものである。
したがって、第１および第２のエンハンスメント形トラ
ンジスタは、自己の接続された交流入力端子と反対側の
交流入力端子が；；立方向バイアスとなる極性のときオ
ンとなり、これを各トランジスタが交互に反復し、オン
のときにドレイン・ソース間がダイオードとしての作用
を呈すると共に１このときのオン抵抗器が極めて低く、
低電圧降下の整流回路が得られる。
ンジスタは、自己の接続された交流入力端子と反対側の
交流入力端子が；；立方向バイアスとなる極性のときオ
ンとなり、これを各トランジスタが交互に反復し、オン
のときにドレイン・ソース間がダイオードとしての作用
を呈すると共に１このときのオン抵抗器が極めて低く、
低電圧降下の整流回路が得られる。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
同図は、力ロ大者用電話機のブロック図であり、交換機
からの電話線路が接続される線路端子Ｌｌ、Ｌ２に対し
、フックスイッチＨ８，全波整流回路（以下、ＲＦＣ）
１、および、パルス送出回路（以下、ＤＰＳ）２ を介
し、ハンドセットを含む通話回路（以下、ＴＫＣ）３が
接伐されていると共に、ＴＫＣ３と並列に定電流回路（
以下、ｃＩＣ）４を経てダイヤル回路（以下、ＤＩＣ）
５が接続されており、ＤＩＣ５には、ダイヤルキー（以
下、ＤＫ）６の出力が与えられている。
からの電話線路が接続される線路端子Ｌｌ、Ｌ２に対し
、フックスイッチＨ８，全波整流回路（以下、ＲＦＣ）
１、および、パルス送出回路（以下、ＤＰＳ）２ を介
し、ハンドセットを含む通話回路（以下、ＴＫＣ）３が
接伐されていると共に、ＴＫＣ３と並列に定電流回路（
以下、ｃＩＣ）４を経てダイヤル回路（以下、ＤＩＣ）
５が接続されており、ＤＩＣ５には、ダイヤルキー（以
下、ＤＫ）６の出力が与えられている。
また、ＲＥＣｌ は、方向性素子としてＶ（Ｖｅｉｔｉ
ｃａｌ ｇｒｏｏｖｅ） ＭＯＳ形等のエン”７．ｔ、
メ７１・形トランジスタ（以下、ＴＲ）Ｑｌ−Ｑ４
を用い、これらによシブリッジ回路の４辺を構成してお
り、この例ではＴＲ”ＱＩ”Ｑ４ にＮナヤネルのＴ
Ｒを用いたうえ、直流出力端子１１．１２中の負極端子
１２と第１の交流入力端子１３との間へ３Ｈ１の’ｒＲ
−Ｑｌのドレイン−ソース間を負極端子１２から電流が
通ずる方向として挿入すると共に、Ｔ”ＱＩ のゲー
トへ第２の又流入力端子１４から抵抗器Ｒ１および定電
圧ダイオードＺＤｌＯ回蕗を介し、バイアス電圧を印加
するものとなっている一方、第２のＴＲ”（ｈ のド
レイン・ソース間を負極端子１２と交流入力端子１４と
の間へ前述と同様の方向として挿入すると共に、ＴＲ・
Ｑｌのゲートには、又流入力端子１３から抵抗器Ｒ１お
よび定電圧ダイオードｚＤ２の回路を介し、バイアス電
圧を印加するものとなっておシ、ＴＲ・ＱＩ、（ｈによ
りブリッジ回路の２辺を溝、成している。
ｃａｌ ｇｒｏｏｖｅ） ＭＯＳ形等のエン”７．ｔ、
メ７１・形トランジスタ（以下、ＴＲ）Ｑｌ−Ｑ４
を用い、これらによシブリッジ回路の４辺を構成してお
り、この例ではＴＲ”ＱＩ”Ｑ４ にＮナヤネルのＴ
Ｒを用いたうえ、直流出力端子１１．１２中の負極端子
１２と第１の交流入力端子１３との間へ３Ｈ１の’ｒＲ
−Ｑｌのドレイン−ソース間を負極端子１２から電流が
通ずる方向として挿入すると共に、Ｔ”ＱＩ のゲー
トへ第２の又流入力端子１４から抵抗器Ｒ１および定電
圧ダイオードＺＤｌＯ回蕗を介し、バイアス電圧を印加
するものとなっている一方、第２のＴＲ”（ｈ のド
レイン・ソース間を負極端子１２と交流入力端子１４と
の間へ前述と同様の方向として挿入すると共に、ＴＲ・
Ｑｌのゲートには、又流入力端子１３から抵抗器Ｒ１お
よび定電圧ダイオードｚＤ２の回路を介し、バイアス電
圧を印加するものとなっておシ、ＴＲ・ＱＩ、（ｈによ
りブリッジ回路の２辺を溝、成している。
これに対し、正極端子１１と各交流入力端子１３．１４
との間には、ＴＲＱｓ 、Ｑ＜のドレイン・ソース間が
正極端子１１へ電流が通ずる方向として各個に挿入され
ていると共に、ＴＲ−９３、Ｑ４のゲートが各々のソー
スと共通接続されておシ、これらは零バイアスによ）オ
フ状態となるが、ドレイン・ソース間に形成される等制
約な脊柱ダイオードｄによシダイオードとしての作用を
呈するものとなっている。
との間には、ＴＲＱｓ 、Ｑ＜のドレイン・ソース間が
正極端子１１へ電流が通ずる方向として各個に挿入され
ていると共に、ＴＲ−９３、Ｑ４のゲートが各々のソー
スと共通接続されておシ、これらは零バイアスによ）オ
フ状態となるが、ドレイン・ソース間に形成される等制
約な脊柱ダイオードｄによシダイオードとしての作用を
呈するものとなっている。
このため、交流入力端子１３が正極性のときは、ＴＲ１
３を介して正極端子１１から負極端子１２へ電流が通ず
ると共に、抵抗器Ｒ１を介し、かつ、定電圧ダイオード
ＺＤ２により電圧が制限され、ＴＲ＠Ｑ、のゲートへ順
方向バイアスが印加されるｔのとなり、ＴＲ−Ｑｚがオ
ンとなってソースからドレインの方向へ電流を通じ、こ
のとき負極性となっている交流入力端子１４へ還流させ
る。
３を介して正極端子１１から負極端子１２へ電流が通ず
ると共に、抵抗器Ｒ１を介し、かつ、定電圧ダイオード
ＺＤ２により電圧が制限され、ＴＲ＠Ｑ、のゲートへ順
方向バイアスが印加されるｔのとなり、ＴＲ−Ｑｚがオ
ンとなってソースからドレインの方向へ電流を通じ、こ
のとき負極性となっている交流入力端子１４へ還流させ
る。
また、変流入力端子１４が正極性、同端子１３が負極性
となれば、ＴＲ’ Ｑｌのゲートへ抵抗器Ｒ１を介し、
かつ、定電圧ダイオードＺＤ、により電圧が制限されて
順方向バイアスの印加がなされ、ＴＲ◆Ｑ１ がオンと
なってソースからドレインの方向へ’６３Ｚを通ずると
共に、ＴＲ−Ｑ４がＴＲ＊Ｑ。
となれば、ＴＲ’ Ｑｌのゲートへ抵抗器Ｒ１を介し、
かつ、定電圧ダイオードＺＤ、により電圧が制限されて
順方向バイアスの印加がなされ、ＴＲ◆Ｑ１ がオンと
なってソースからドレインの方向へ’６３Ｚを通ずると
共に、ＴＲ−Ｑ４がＴＲ＊Ｑ。
と同様に作用し、正極端子１１がら負極端子１２へ１直
流を通ずるため、線路九子”１＋”！へ接続される電話
緑絡の０間電圧極性にか＼わらず、−電極性としたルー
プ電流をＤＰ８２〜 ＤＩＣ５の内部回路へ通ずるもの
となる。
流を通ずるため、線路九子”１＋”！へ接続される電話
緑絡の０間電圧極性にか＼わらず、−電極性としたルー
プ電流をＤＰ８２〜 ＤＩＣ５の内部回路へ通ずるもの
となる。
したがって、オフフックを行なえばフックスイッチ）１
ｇがオンとなるのに応じ、ＲＥＣＩによシ一定糎性とな
ったループ電流がＴＫＣ３へ通じ、直流ループの開成が
なされると共に、ｃＩＣ４を介するループ電流の一部に
よりＤＩＣ５が動作状態と々す、ＤＫ６ の操作に応じ
て１）ＰＳＺを制御し、これの中のＴＲ等を用いたスイ
ンテｙグ素子のオフ。
ｇがオンとなるのに応じ、ＲＥＣＩによシ一定糎性とな
ったループ電流がＴＫＣ３へ通じ、直流ループの開成が
なされると共に、ｃＩＣ４を介するループ電流の一部に
よりＤＩＣ５が動作状態と々す、ＤＫ６ の操作に応じ
て１）ＰＳＺを制御し、これの中のＴＲ等を用いたスイ
ンテｙグ素子のオフ。
オンにニジダイヤルパルスの送出を行ない、これに交換
機が応動して交換接続がなされ、相手側が応答すればＴ
ＫＣＫ中のハンドセットによシ通話が自在となる。
機が応動して交換接続がなされ、相手側が応答すればＴ
ＫＣＫ中のハンドセットによシ通話が自在となる。
たｙし、ＲＥＣｌ に用いるＴＲ−Ｑ３、Ｑ４は、上
述の接続によシ、ダイオードとしての１須方向飽和宛圧
が少電流においても約０．４ｖと低くなる一方、ＴＲ”
Ｑｌ 、Ｑｚのオン抵仇筆は、順方向バイアスの印加
により約５Ωとなシ、ダイオードとしてのＩＩ方向飽和
電圧が２０ｒｒ、Ａ程度の通電々流において約０．１ｖ
となるため、ＴＲφＱ３とＱｚとの直列時、および、Ｔ
Ｒ−Ｑ、とＱｌ との直列時にＲＥＣｌ としての電
圧降下が約０．５■ と極めて低下する。
述の接続によシ、ダイオードとしての１須方向飽和宛圧
が少電流においても約０．４ｖと低くなる一方、ＴＲ”
Ｑｌ 、Ｑｚのオン抵仇筆は、順方向バイアスの印加
により約５Ωとなシ、ダイオードとしてのＩＩ方向飽和
電圧が２０ｒｒ、Ａ程度の通電々流において約０．１ｖ
となるため、ＴＲφＱ３とＱｚとの直列時、および、Ｔ
Ｒ−Ｑ、とＱｌ との直列時にＲＥＣｌ としての電
圧降下が約０．５■ と極めて低下する。
したがって、内部直流抵抗値が１００Ω程度の６０１形
電話機等と並列接しモされ、同時にオフフックのなされ
た際、電話線路の抵抗匝とＯ関係によｐ線間電圧が低下
しても、一般のダイオードを ・ＲＥＣｌ に用い
た場合に比し、ＲＥＣｌ の電圧降下が約ｏ、７ｖｌ少
し、この濾少分に応じて内部回路の印加電圧が上昇する
ため、内部回路に牛導体素子お↓び集積回路を用いた場
合にも、十分に内部回路が動作するものとなシ、特にＴ
ＩＣＣ３中の送話増幅器および受話増１ｔｇ器の一作
状態が維持され、通話を確保することができる。
電話機等と並列接しモされ、同時にオフフックのなされ
た際、電話線路の抵抗匝とＯ関係によｐ線間電圧が低下
しても、一般のダイオードを ・ＲＥＣｌ に用い
た場合に比し、ＲＥＣｌ の電圧降下が約ｏ、７ｖｌ少
し、この濾少分に応じて内部回路の印加電圧が上昇する
ため、内部回路に牛導体素子お↓び集積回路を用いた場
合にも、十分に内部回路が動作するものとなシ、特にＴ
ＩＣＣ３中の送話増幅器および受話増１ｔｇ器の一作
状態が維持され、通話を確保することができる。
た輩し、ＴＲＩＩＱ３、Ｑ４としてＰチャネルのエンノ
・ンスメント形を用い、ＴＲ” ＱＩＸＱｘ と同様
に接続アれは、ＴＲ’ Ｑ３、ｑ４の順方向電圧も約０
、ＩＶとなジ、ＲＥＣｌ の電圧降下を約０．２Ｖ１で
低下させることができる。
・ンスメント形を用い、ＴＲ” ＱＩＸＱｘ と同様
に接続アれは、ＴＲ’ Ｑ３、ｑ４の順方向電圧も約０
、ＩＶとなジ、ＲＥＣｌ の電圧降下を約０．２Ｖ１で
低下させることができる。
すなわち、第２図（４）にＮチャネル、同図（Ｂ）にＰ
チャネルの各ゲート・ソース間電圧ｖＧｓとドレイン’
Ｂ！ ＃、Ｉ ｏとの関係を示すとおシ、Ｎチャネルで
は正極性の＋ＶＧＳに応じてＩＤ の流通を開始し、か
つ、ＩＤが増大するものとな９、ドレイン・ソース間が
ダイオード作用を呈するのに対し、Ｐチャネルにおいて
は、負極性の−ＶＣＳに応じてＩＤが同様に変化し、ド
レイン・ソース間がダイオード作用を呈するものとガっ
ているため、ＴＲ・Ｑｅ 、Ｑ４としてＰチャネルのも
のを用い、（Ｂ）の特性に基づきオンとなる方向へバイ
アスを印カロすればよいものとなる。
チャネルの各ゲート・ソース間電圧ｖＧｓとドレイン’
Ｂ！ ＃、Ｉ ｏとの関係を示すとおシ、Ｎチャネルで
は正極性の＋ＶＧＳに応じてＩＤ の流通を開始し、か
つ、ＩＤが増大するものとな９、ドレイン・ソース間が
ダイオード作用を呈するのに対し、Ｐチャネルにおいて
は、負極性の−ＶＣＳに応じてＩＤが同様に変化し、ド
レイン・ソース間がダイオード作用を呈するものとガっ
ているため、ＴＲ・Ｑｅ 、Ｑ４としてＰチャネルのも
のを用い、（Ｂ）の特性に基づきオンとなる方向へバイ
アスを印カロすればよいものとなる。
第３図および第４図は、第１図のＴＲ”Ｑ３、Ｑ４に徨
ナー ｐ千＃未ルのＴＲ・０１−○＋外臼層秀迅心のＴ
ｔＥＣｌ を示す回路図であシ、第３図においては、０
間電圧がＴＲ−Ｑ１１Ｑ２、Ｑｓ、Ｑｓの最大ゲート・
ソース］ｊ］電圧ｖＧｓ□８工を超えない東件となって
おり、”Ｒ’ Ｑ＋ 、Ｑｚの各ゲート念直接、交流入
力端子１４．１３へ接続する一方 Ｔ Ｒ。
ナー ｐ千＃未ルのＴＲ・０１−○＋外臼層秀迅心のＴ
ｔＥＣｌ を示す回路図であシ、第３図においては、０
間電圧がＴＲ−Ｑ１１Ｑ２、Ｑｓ、Ｑｓの最大ゲート・
ソース］ｊ］電圧ｖＧｓ□８工を超えない東件となって
おり、”Ｒ’ Ｑ＋ 、Ｑｚの各ゲート念直接、交流入
力端子１４．１３へ接続する一方 Ｔ Ｒ。
Ｑｓ、Ｑｓのドレ・イン・ソース間を正凱端子１１と某
流入力端仔１３．１４との間へ、俗々の電流が流通する
方向として各１際に挿入すると共に、ＴＲ・Ｑｓのゲー
トは交流入力端子１４へ、ＴＩに・Ｑｓのゲートは同端
子１３へ各個に接続している。
流入力端仔１３．１４との間へ、俗々の電流が流通する
方向として各１際に挿入すると共に、ＴＲ・Ｑｓのゲー
トは交流入力端子１４へ、ＴＩに・Ｑｓのゲートは同端
子１３へ各個に接続している。
したがって、交流入力端子１３が正極江、同端子１４が
負極性のとき、ＴＲ−Ｑｓのゲートへ負極性の１順方向
バイアスが印加嘔れてオンになると共に、ＴＲ”Ｑｚの
ゲートには正極上の順方向バイアスが印加されてオンと
なり、交流入力端子１３から正極端子１１へ、更に、負
込焔子１２から交流入力端子１４へ電流が通じ、交流入
力端子１４が正極性、同端子１３が負極性のときは、同
様にＴＲ−Ｑｅ Ｎ Ｑ】がオンとなり、交流入力端子
１４から正極端子１１へ、更に、負極端子１２から交流
入力端子１３へ電流が通じ、第１図と同じく全波整流を
打力うことができると共に、ＴＲ−ＱｌｌＱｌ 、Ｑｓ
、Ｑｓの電圧降下は各々が約０．１■であり、全体の
電圧降下を約０．２Ｖとすることができる。
負極性のとき、ＴＲ−Ｑｓのゲートへ負極性の１順方向
バイアスが印加嘔れてオンになると共に、ＴＲ”Ｑｚの
ゲートには正極上の順方向バイアスが印加されてオンと
なり、交流入力端子１３から正極端子１１へ、更に、負
込焔子１２から交流入力端子１４へ電流が通じ、交流入
力端子１４が正極性、同端子１３が負極性のときは、同
様にＴＲ−Ｑｅ Ｎ Ｑ】がオンとなり、交流入力端子
１４から正極端子１１へ、更に、負極端子１２から交流
入力端子１３へ電流が通じ、第１図と同じく全波整流を
打力うことができると共に、ＴＲ−ＱｌｌＱｌ 、Ｑｓ
、Ｑｓの電圧降下は各々が約０．１■であり、全体の
電圧降下を約０．２Ｖとすることができる。
第４図は、第１図と同様にゲートへ印加する電圧を制限
しておυ、ＴＲ−Ｑｓ 、Ｑｍ に対しても各々抵抗
器Ｒ，、Ｒ４および定電圧ダイオードｚＤ３、Ｚ Ｄ
４を設りているｆユかは、第１図および第３図と同様で
ある。
しておυ、ＴＲ−Ｑｓ 、Ｑｍ に対しても各々抵抗
器Ｒ，、Ｒ４および定電圧ダイオードｚＤ３、Ｚ Ｄ
４を設りているｆユかは、第１図および第３図と同様で
ある。
タソシ、定’ｒｉ ＥＥ タイ：＃ −）−Ｚ Ｄ ｓ
、ＺＤｔ Ｉｄ、、負極性の１貝方向バイアスを制限す
るため、ゲート側をアノードとしてＨａｄされている。
、ＺＤｔ Ｉｄ、、負極性の１貝方向バイアスを制限す
るため、ゲート側をアノードとしてＨａｄされている。
なお、定１ぺ圧ダイオードＺＤｚ〜ＺＤ４のツェナ一定
圧は、ＴＲ・Ｑｌ、Ｑｌ、Ｑ５、Ｑｌが十分に飽和する
オン状態となるＶＧ、に応じて選定すればよい。
圧は、ＴＲ・Ｑｌ、Ｑｌ、Ｑ５、Ｑｌが十分に飽和する
オン状態となるＶＧ、に応じて選定すればよい。
また、現在のところ、Ｐチャネルのエンハンスメント形
ＴＲは入手が困難であシ、実用上は第１図のものが好適
である。
ＴＲは入手が困難であシ、実用上は第１図のものが好適
である。
九ｙし、第１図のＴＲ−Ｑｌ 、Ｑ４を一投（リダイオ
ードとしてもよく、第３１藍たは、Ｊ４図において、Ｔ
Ｒ” Ｑｌ 、Ｑｌを同様にダイオードとすることもで
きる。
ードとしてもよく、第３１藍たは、Ｊ４図において、Ｔ
Ｒ” Ｑｌ 、Ｑｌを同様にダイオードとすることもで
きる。
゛また、加入者用電話機のみならす、公衆電話機等のダ
イオードブリッジを必要とするも槙の′電話機にも適用
できると共に、電圧降下の少ない低損失の整流回路を要
する各種のｔ＋機器へ用いることも任意である等、Ｕ々
の変形が自在である。
イオードブリッジを必要とするも槙の′電話機にも適用
できると共に、電圧降下の少ない低損失の整流回路を要
する各種のｔ＋機器へ用いることも任意である等、Ｕ々
の変形が自在である。
以上の説明によシ明らかなとお９本発明によれば、低損
失の整流回路が実現し、整流回路の電圧降下が少なく入
力電圧が低下しても十分な出力電圧を得られるため、整
流回路の出力ｊｌｉ１′＼接続さ几る回路の動作を確保
できるものと々ジ、谷、（僅の電子＋Ａ器において回着
な効果を呈する。
失の整流回路が実現し、整流回路の電圧降下が少なく入
力電圧が低下しても十分な出力電圧を得られるため、整
流回路の出力ｊｌｉ１′＼接続さ几る回路の動作を確保
できるものと々ジ、谷、（僅の電子＋Ａ器において回着
な効果を呈する。
図は本発明の実施例を示し、兎１図は電話機のブロック
図、第２図はエンハンスメント形トランジスタの特性を
示す図、請３図２よび第４図は他の実施例を示す全波整
流回路の回路図である。 １・・・・ＲＥＣ（全波整流回路）、ｉｔ、１２・・・
・直流出力端子、１３．１４・・・・交流入力端子、Ｑ
ｌ 〜Ｑ６ ・争・・ＴＩｔ（）ランジスタ）、Ｒ１−
Ｒ４” ” ” ”ａＫ器、ＺＤｔ 〜ＺＤ４・・・・
定電圧ダイオード。
図、第２図はエンハンスメント形トランジスタの特性を
示す図、請３図２よび第４図は他の実施例を示す全波整
流回路の回路図である。 １・・・・ＲＥＣ（全波整流回路）、ｉｔ、１２・・・
・直流出力端子、１３．１４・・・・交流入力端子、Ｑ
ｌ 〜Ｑ６ ・争・・ＴＩｔ（）ランジスタ）、Ｒ１−
Ｒ４” ” ” ”ａＫ器、ＺＤｔ 〜ＺＤ４・・・・
定電圧ダイオード。
Claims (1)
- 方向性素子によりブリッジ回路の４辺を構成した全波整
流回路において、直流出力端子の正負いずれか一方の端
子と第１の交流入力端子との間へドレイン・ソース間を
電流の流通方向として挿入されると共に第２の交流入力
端子からゲートへバイアスの印加される第１のエンハン
スメント形トランジスタと、前記一方の端子と第２の交
流入力端子との間へドレイン・ソース間を電流の流通方
向として挿入されると共に前記第１の交流入力端子から
ゲートへバイアスの印加される第２のエンハンスメント
形トランジスタとを少くとも前記ブリッジ回路の２辺と
して備えたことを特徴とする低損失整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203645A JPH0828975B2 (ja) | 1986-09-01 | 1986-09-01 | 電話機用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203645A JPH0828975B2 (ja) | 1986-09-01 | 1986-09-01 | 電話機用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364572A true JPS6364572A (ja) | 1988-03-23 |
| JPH0828975B2 JPH0828975B2 (ja) | 1996-03-21 |
Family
ID=16477474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203645A Expired - Fee Related JPH0828975B2 (ja) | 1986-09-01 | 1986-09-01 | 電話機用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828975B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217539A (ja) * | 1989-02-20 | 1990-08-30 | Fujita Corp | 開閉式ドーム屋根 |
| JPH0492043A (ja) * | 1990-08-06 | 1992-03-25 | Ohbayashi Corp | 開閉式屋根 |
| JPH0462856U (ja) * | 1990-10-05 | 1992-05-28 | ||
| US5268833A (en) * | 1991-05-14 | 1993-12-07 | U.S. Philips Corporation | Rectifier circuit including FETs of the same conductivity type |
| US5510972A (en) * | 1994-06-29 | 1996-04-23 | Philips Electronics North America Corporation | Bridge rectifier circuit having active switches and an active control circuit |
| WO1996028879A1 (en) * | 1995-03-16 | 1996-09-19 | British Technology Group Inter-Corporate Licensing Ltd. | Integrated circuit full-wave rectifier |
| FR2731851A1 (fr) * | 1995-03-15 | 1996-09-20 | Schlumberger Ind Sa | Pont redresseur a chute de tension reduite |
| FR2756679A1 (fr) * | 1996-11-29 | 1998-06-05 | France Telecom | Dispositif de redressement de tension a composants integres |
| JP2007020308A (ja) * | 2005-07-07 | 2007-01-25 | Shindengen Electric Mfg Co Ltd | 極性反転整流回路 |
| JP2007020307A (ja) * | 2005-07-07 | 2007-01-25 | Shindengen Electric Mfg Co Ltd | 全波整流回路 |
| WO2008119206A1 (fr) * | 2007-04-02 | 2008-10-09 | Shang Hai Kilopass Microelectronics Inc. | Redresseur résistant à une tension élevée, doté de transistors cmos standard |
| JP2013255392A (ja) * | 2012-06-08 | 2013-12-19 | Yoshikawa Rf Semicon Co Ltd | 全波整流回路 |
-
1986
- 1986-09-01 JP JP61203645A patent/JPH0828975B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217539A (ja) * | 1989-02-20 | 1990-08-30 | Fujita Corp | 開閉式ドーム屋根 |
| JPH0492043A (ja) * | 1990-08-06 | 1992-03-25 | Ohbayashi Corp | 開閉式屋根 |
| JPH0462856U (ja) * | 1990-10-05 | 1992-05-28 | ||
| US5268833A (en) * | 1991-05-14 | 1993-12-07 | U.S. Philips Corporation | Rectifier circuit including FETs of the same conductivity type |
| US5510972A (en) * | 1994-06-29 | 1996-04-23 | Philips Electronics North America Corporation | Bridge rectifier circuit having active switches and an active control circuit |
| FR2731851A1 (fr) * | 1995-03-15 | 1996-09-20 | Schlumberger Ind Sa | Pont redresseur a chute de tension reduite |
| WO1996028879A1 (en) * | 1995-03-16 | 1996-09-19 | British Technology Group Inter-Corporate Licensing Ltd. | Integrated circuit full-wave rectifier |
| WO1996028880A3 (en) * | 1995-03-16 | 1996-12-12 | British Tech Group Int | Transponder for electronic identification system |
| FR2756679A1 (fr) * | 1996-11-29 | 1998-06-05 | France Telecom | Dispositif de redressement de tension a composants integres |
| WO1998024172A3 (fr) * | 1996-11-29 | 2002-09-26 | France Telecom | Dispositif de redressement de tension a composants integres |
| JP2007020308A (ja) * | 2005-07-07 | 2007-01-25 | Shindengen Electric Mfg Co Ltd | 極性反転整流回路 |
| JP2007020307A (ja) * | 2005-07-07 | 2007-01-25 | Shindengen Electric Mfg Co Ltd | 全波整流回路 |
| WO2008119206A1 (fr) * | 2007-04-02 | 2008-10-09 | Shang Hai Kilopass Microelectronics Inc. | Redresseur résistant à une tension élevée, doté de transistors cmos standard |
| JP2013255392A (ja) * | 2012-06-08 | 2013-12-19 | Yoshikawa Rf Semicon Co Ltd | 全波整流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828975B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364572A (ja) | 電話機用電源回路 | |
| JPH0563124U (ja) | 差動ラインドライバ | |
| JPS63155931A (ja) | デジタル信号伝送回路 | |
| US5789959A (en) | Circuit configuration for direct voltage and alternating voltage decoupling | |
| CN207184439U (zh) | 一种可双向导通限流的负载开关 | |
| JPS633655A (ja) | ブリツジ整流回路 | |
| CN214412699U (zh) | 一种自切换阱开关电路 | |
| JPS59100626A (ja) | 電流切り換え型論理回路 | |
| US7970125B2 (en) | Output stacking architecture for an amplifier | |
| JPS6330050A (ja) | 電話機の整流回路 | |
| JPS593896B2 (ja) | バイポ−ラトランジスタスイツチ装置 | |
| JPH0317495Y2 (ja) | ||
| CN112838855A (zh) | 一种自切换阱开关电路 | |
| TWI876726B (zh) | 邏輯電路和包含邏輯電路的前端模組 | |
| JP2504455B2 (ja) | 極性反転検出回路 | |
| JPS6240820A (ja) | 双方向性スイツチ | |
| US7853008B2 (en) | Supply circuit for supplying a two-wire line | |
| JP3336184B2 (ja) | 集積可能な切換スイッチ | |
| JPH0210638B2 (ja) | ||
| JPS62144564A (ja) | 静電誘導形トランジスタのゲ−ト駆動回路 | |
| KR870001638B1 (ko) | 전화기의 후크 프레시(Hook Flash)회로 | |
| JPH0385917A (ja) | アナログスイッチ回路 | |
| JP2897818B2 (ja) | ループ電流発生回路および回線終端装置 | |
| JPS61242450A (ja) | 電話機通話回路の電源回路 | |
| JPS63312708A (ja) | 可変減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |