JPS6370987A - 同期調整装置 - Google Patents
同期調整装置Info
- Publication number
- JPS6370987A JPS6370987A JP21566986A JP21566986A JPS6370987A JP S6370987 A JPS6370987 A JP S6370987A JP 21566986 A JP21566986 A JP 21566986A JP 21566986 A JP21566986 A JP 21566986A JP S6370987 A JPS6370987 A JP S6370987A
- Authority
- JP
- Japan
- Prior art keywords
- time code
- signal
- pll
- frame synchronization
- frame synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、異なるフォーマットで記録されたデジタルオ
ーデオチーブ等のダビングに用いられる同期調整装置に
関する。
ーデオチーブ等のダビングに用いられる同期調整装置に
関する。
本発明は同期調整装置に関し、複数のＰＬＬを用いてフ
レーム同期信号の変換’Ｊｔ−行うことにより、異なる
フォーマットで記録されたテープに対しても良好なダビ
ングを行うことができるようにするものである。
レーム同期信号の変換’Ｊｔ−行うことにより、異なる
フォーマットで記録されたテープに対しても良好なダビ
ングを行うことができるようにするものである。
いわゆる業務用のデジタルオーデオチーブにおいては、
記録再生装置としてＶＴＲが使用されるために、各国の
テレビ標準方式に合せて種々のフォーマットが存在して
いる。すなわちフレーム同期周波数として２５ Ｈｚ
、 ３０ Ｈｚ及び２９．９７ Ｈｚがち９、また音声
信号のサンプリング周波数ｆＩＩには４８ｋＨｚ４４．
１ ｋＨｚ 、 ４４．０５６ ｋＨｚなどのフォー
マットが存在している。
記録再生装置としてＶＴＲが使用されるために、各国の
テレビ標準方式に合せて種々のフォーマットが存在して
いる。すなわちフレーム同期周波数として２５ Ｈｚ
、 ３０ Ｈｚ及び２９．９７ Ｈｚがち９、また音声
信号のサンプリング周波数ｆＩＩには４８ｋＨｚ４４．
１ ｋＨｚ 、 ４４．０５６ ｋＨｚなどのフォー
マットが存在している。
一方このような業務用ＶＴＲを用いた信号の編集等にお
いては、いわゆるタイムコードが使用されるが、このタ
イムコードも上述の信号のフォーマットに応じて例えば
タイムコ−ｒクロック周波数７１が２ ｋＨｚ 、 ２
．４ ｋＨｚ 、２．３９７６ ｋＨｚなど種々のフォ
ー１ツトが存在している。
いては、いわゆるタイムコードが使用されるが、このタ
イムコードも上述の信号のフォーマットに応じて例えば
タイムコ−ｒクロック周波数７１が２ ｋＨｚ 、 ２
．４ ｋＨｚ 、２．３９７６ ｋＨｚなど種々のフォ
ー１ツトが存在している。
ところが編集等においては、上述の異るフォーマットに
おいてもこれを編集し任意のフォーマットのＶＴＲにダ
ビングする必要が生じる。 −そこで従来このような
異なるフォーマット間のダビングにおいては、任意のフ
ォーマットで記録されたテープをいわゆるフレーム数変
ｙ８装置を用いてダビングする相手のＶＴＲのフレーム
周波数に変換して２次的なテープを作成し、その後この
２次テープを用いてデータの変換を行いながらダビング
することが行われていた。
おいてもこれを編集し任意のフォーマットのＶＴＲにダ
ビングする必要が生じる。 −そこで従来このような
異なるフォーマット間のダビングにおいては、任意のフ
ォーマットで記録されたテープをいわゆるフレーム数変
ｙ８装置を用いてダビングする相手のＶＴＲのフレーム
周波数に変換して２次的なテープを作成し、その後この
２次テープを用いてデータの変換を行いながらダビング
することが行われていた。
しかしながらこのような方法では、２次テープを作成す
るために時間がかかり、またダビング回数が増すために
エラーの発生が増加して信号が劣化するなどのおそれが
あった。
るために時間がかかり、またダビング回数が増すために
エラーの発生が増加して信号が劣化するなどのおそれが
あった。
以上述べたように従来の技術では、フォーマットの異な
るテープのダビングを行う場合に、処理時間が多く必要
となったり、信号劣化を生じるおそれが増加するなどの
問題点があった。
るテープのダビングを行う場合に、処理時間が多く必要
となったり、信号劣化を生じるおそれが増加するなどの
問題点があった。
本発明は、基本のフレーム同期信号（入力端子（１））
から第１のＰＬＬ （２）を用いて所望のサンプリング
信号（出力端子（４））を形成すると共に、上記基本の
フレーム同期信号から第２のＰＬＬ Ｃ６）を用いて記
録装置のタイムコードに対応したタイミング信号（出力
端子（８））を形成し、再生装置かちの再生タイムコー
ド（入力端子（９））から分１１！（回路へ１）された
フレーム同期信号と上記記録装置で発生されるタイムコ
ード（入力端子α４）から分離（回路（ト））されたフ
レーム同期信号とを第３のＰＬＬ（１のに供給して互い
に等しい周波数の信号に変換し、この変換されたフレー
ム同期信号を用いて上記再生装置と記録装置との調速制
御（出力端子αＱ冷行うと共に、上記再生装置からの再
生タイムコードを上記タイミング信号を用いて上記記録
装置のフォーマットのタイムコード（出力端子α→）に
変換（回路（１７） ＞するようにした同期調整装置で
ある。
から第１のＰＬＬ （２）を用いて所望のサンプリング
信号（出力端子（４））を形成すると共に、上記基本の
フレーム同期信号から第２のＰＬＬ Ｃ６）を用いて記
録装置のタイムコードに対応したタイミング信号（出力
端子（８））を形成し、再生装置かちの再生タイムコー
ド（入力端子（９））から分１１！（回路へ１）された
フレーム同期信号と上記記録装置で発生されるタイムコ
ード（入力端子α４）から分離（回路（ト））されたフ
レーム同期信号とを第３のＰＬＬ（１のに供給して互い
に等しい周波数の信号に変換し、この変換されたフレー
ム同期信号を用いて上記再生装置と記録装置との調速制
御（出力端子αＱ冷行うと共に、上記再生装置からの再
生タイムコードを上記タイミング信号を用いて上記記録
装置のフォーマットのタイムコード（出力端子α→）に
変換（回路（１７） ＞するようにした同期調整装置で
ある。
これによれば、フォーマットを任意に変換することがで
きるので、異なるフォーマット間の調速制御等が可能と
なり、それによってフォーマットの異なるテープ間のダ
ビングを良好に行うことができる。
きるので、異なるフォーマット間の調速制御等が可能と
なり、それによってフォーマットの異なるテープ間のダ
ビングを良好に行うことができる。
図において、（１）は基鵡のフレーム同期信号の供給さ
れる入力端子であって、この入力端子（１）が第１のＰ
ＬＬ （２）を構成する位相比較回路（２ａ）の第１の
入力に接続される。この比較回路（２＆）の出力がｖｃ
ｘｏ （２ｂ ）（７）制御式カニ接続され、コ（７）
ＶＣＸＯ（２ｂ）Ｏ出力が１の分周回路（２Ｃ）、ユ
の分周回路（２ｄ）を通＆
ｂじて比較回路（２＆）の第２の入力に接続
される。さらにｖｃｘｏ （ｚｂ）の出力がユの分周回
路（３）を通じてサンプリングクロックの出力端子（４
）に接続される。
れる入力端子であって、この入力端子（１）が第１のＰ
ＬＬ （２）を構成する位相比較回路（２ａ）の第１の
入力に接続される。この比較回路（２＆）の出力がｖｃ
ｘｏ （２ｂ ）（７）制御式カニ接続され、コ（７）
ＶＣＸＯ（２ｂ）Ｏ出力が１の分周回路（２Ｃ）、ユ
の分周回路（２ｄ）を通＆
ｂじて比較回路（２＆）の第２の入力に接続
される。さらにｖｃｘｏ （ｚｂ）の出力がユの分周回
路（３）を通じてサンプリングクロックの出力端子（４
）に接続される。
また分局回ｗ！（２ｃ）の出力がユの分周回路（５）を
通じて第２のＰＬＬ （６）を構成する位相比較回路（
６ａ）の第１の入力に接続される。この比較回ｊ！ｆ！
ｒ（６ａ）の出力がｖｃｘｏ（ｓｂ）の制御入力に接続
され、このＶＣＸＯ（６ｂ）の出力が７の分周回路（６
ｃ）を通じて比較回路（６ａ）の第２の入力に接続され
る。さらにｖｃｘｏ（ｅｂ）の出力が１の分周回ｊｉｆ
！ｒ （７）を通じてタイムコードクロックの出力端子
（８）に接続される。
通じて第２のＰＬＬ （６）を構成する位相比較回路（
６ａ）の第１の入力に接続される。この比較回ｊ！ｆ！
ｒ（６ａ）の出力がｖｃｘｏ（ｓｂ）の制御入力に接続
され、このＶＣＸＯ（６ｂ）の出力が７の分周回路（６
ｃ）を通じて比較回路（６ａ）の第２の入力に接続され
る。さらにｖｃｘｏ（ｅｂ）の出力が１の分周回ｊｉｆ
！ｒ （７）を通じてタイムコードクロックの出力端子
（８）に接続される。
さらにダビングされる信号の再生装置からの再し−ム同
期信号の出力が第３のＰＬＬαυを構成する位相比較回
路（ｌｉｍ）の第１の入力に接続される。
期信号の出力が第３のＰＬＬαυを構成する位相比較回
路（ｌｉｍ）の第１の入力に接続される。
この比較回路（ｌ１ｍ）の出力がＶＣＯ（ｌｌｂ）の制
御入力に接続され、このｖｃｏ（ｏｂ）の出力がユの分
周回路（ｌｌａ）を通じて比較回路（ｌ１ｍ）の第２の
入力に接続される。さらにＶＣＯ（ｌｌｂ）の出力が１
の分局回路（６）を通じて調速制御用の位相比較回路（
２）の第１の入力に接続される。
御入力に接続され、このｖｃｏ（ｏｂ）の出力がユの分
周回路（ｌｌａ）を通じて比較回路（ｌ１ｍ）の第２の
入力に接続される。さらにＶＣＯ（ｌｌｂ）の出力が１
の分局回路（６）を通じて調速制御用の位相比較回路（
２）の第１の入力に接続される。
また記録装置からの目標タイムコードの供給される入力
端子ａ４がタイムコード読出回路（至）に接続され、こ
こで分離されたフレーム同期信号の出力が比較回路υの
第２の入力に接続される。そして比較回路（至）の出力
が調速制御信号の出力端子αＱに接続される。
端子ａ４がタイムコード読出回路（至）に接続され、こ
こで分離されたフレーム同期信号の出力が比較回路υの
第２の入力に接続される。そして比較回路（至）の出力
が調速制御信号の出力端子αＱに接続される。
さらに読出回路αＯのタイムコードの出力がタイムコー
ド変換回路αηに接続されると共に、上述の分周回路（
７）の出力が変換回路αηに接続され、この変換回路α
力の出力が記録タイムコードの出力端子α樟に接続され
る。
ド変換回路αηに接続されると共に、上述の分周回路（
７）の出力が変換回路αηに接続され、この変換回路α
力の出力が記録タイムコードの出力端子α樟に接続され
る。
そしてこの装置において、入力端子（１）に供給される
基準のフレーム同期信号の周波数が２５ Ｈｚのときは
、分周回路（２ｃ）（２ｄ）（５）（６ｃ）（７）の分
周比ａ。
基準のフレーム同期信号の周波数が２５ Ｈｚのときは
、分周回路（２ｃ）（２ｄ）（５）（６ｃ）（７）の分
周比ａ。
ｂ、ｅ、ｄ、＊をそれぞれ次の表Ｉのようにすることに
より、出力端子（４） （８）にそれぞれ所望の周波数
ｆｓ 、 ｆｔのサンプリングクロック及びタイムコー
ドクロックが出力される。
より、出力端子（４） （８）にそれぞれ所望の周波数
ｆｓ 、 ｆｔのサンプリングクロック及びタイムコー
ドクロックが出力される。
表Ｉ
また基準のフレーム同期信号の周波数が２９．９７Ｈｚ
のときは、同様に表■のようにしてｆｓ 、 ｆｔのク
ロック信号を得ることができる。
のときは、同様に表■のようにしてｆｓ 、 ｆｔのク
ロック信号を得ることができる。
表■
さらに基準のフレーム同期信号の周波数が３０Ｈｚのと
きは、同様に表■のようにしてｆｓ、 ｆｔのクロック
信号を得ることができる。
きは、同様に表■のようにしてｆｓ、 ｆｔのクロック
信号を得ることができる。
表■
これによってそれぞれの基準のフレーム同期信号の周波
数に対して、それぞれ所望の周波数ｆｓ。
数に対して、それぞれ所望の周波数ｆｓ。
ｆｔのサンプリングクロック及びタイムコードクロック
を得ることができる。
を得ることができる。
そしてさらに入力端子（９）Ｉに供給されるタイムコー
ドのフレーム周波数が表■の左側に示すような組合せて
異々つているときは、分周回路（１１ｃ）α２の分周比
ｎ、ｍを右側に示すように定める。
ドのフレーム周波数が表■の左側に示すような組合せて
異々つているときは、分周回路（１１ｃ）α２の分周比
ｎ、ｍを右側に示すように定める。
表■
これによって再生タイムコードのフレーム同期信号−を
目標タイムコードの７レ一ム同期信号の周波数に変換す
ることができ、これらを位相比較することによって調速
制御を行うことができる。なおフレーム同期信号の周波
数が一致しているときは、ＰＬＩＪＩ）は不動作で信号
はそのまま通過されるものとする。
目標タイムコードの７レ一ム同期信号の周波数に変換す
ることができ、これらを位相比較することによって調速
制御を行うことができる。なおフレーム同期信号の周波
数が一致しているときは、ＰＬＩＪＩ）は不動作で信号
はそのまま通過されるものとする。
また読出回路０Ｑからのタイムコードが変換回路ａｎＫ
供給され、この変換回路αηに分周回路（７）からのタ
イムコードクロックが供給されることによって、再生信
号のタイムコードが記録装置のタイムコードのタイミン
グで変換されて出力端子ｌに取出される。
供給され、この変換回路αηに分周回路（７）からのタ
イムコードクロックが供給されることによって、再生信
号のタイムコードが記録装置のタイムコードのタイミン
グで変換されて出力端子ｌに取出される。
従ってこの装置において、異なるフォーマットのテープ
間で調速が行われると共に、タイムコードが変換されて
記録装置に供給される。
間で調速が行われると共に、タイムコードが変換されて
記録装置に供給される。
こうして異なるフォーマット間の調速が行われ、この状
態でダビングを行うことができるわけであるが、上述の
装置によれば、２次テープ等を作成する必要がないので
処理を迅速に伝えると共Ｋ、それによる信号劣化等のお
それもない。
態でダビングを行うことができるわけであるが、上述の
装置によれば、２次テープ等を作成する必要がないので
処理を迅速に伝えると共Ｋ、それによる信号劣化等のお
それもない。
この発明によれば、フォーマットを任意に変換すること
ができるので、異なるフォーマット間の調速制御等が可
能となり、それによってフォーマットの異なるテープ間
のダビングを良好に行うことができるようになった。
ができるので、異なるフォーマット間の調速制御等が可
能となり、それによってフォーマットの異なるテープ間
のダビングを良好に行うことができるようになった。
図は本発明の一例の構成図である。
（１１（９１σ滲は入力端子、（２＋ （６） （Ｉｌ
ｌはＰＬＬ、（３） （５１（力ｎｚは分周回路、（４
１（８） （１ｅ （ｉＦｊは出力端子、α〔αりはタ
イムコード読出回路、αＪは位相比較回路、ａηはタイ
ムコード変換回路である。
ｌはＰＬＬ、（３） （５１（力ｎｚは分周回路、（４
１（８） （１ｅ （ｉＦｊは出力端子、α〔αりはタ
イムコード読出回路、αＪは位相比較回路、ａηはタイ
ムコード変換回路である。
Claims (1)
- 【特許請求の範囲】 基準のフレーム同期信号から第１のＰＬＬを用いて所望
のサンプリング信号を形成すると共に、上記基準のフレ
ーム同期信号から第２のＰＬＬを用いて記録装置のタイ
ムコードに対応したタイミング信号を形成し、 再生装置からの再生タイムコードから分離されたフレー
ム同期信号と上記記録装置で発生されるタイムコードか
ら分離されたフレーム同期信号とを第３のＰＬＬに供給
して互いに等しい周波数の信号に変換し、 この変換されたフレーム同期信号を用いて上記再生装置
と記録装置との調速制御を行うと共に、上記再生装置か
らの再生タイムコードを上記タイミング信号を用いて上
記記録装置のフォーマットのタイムコードに変換するよ
うにした同期調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566986A JP2913634B2 (ja) | 1986-09-12 | 1986-09-12 | 同期調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566986A JP2913634B2 (ja) | 1986-09-12 | 1986-09-12 | 同期調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6370987A true JPS6370987A (ja) | 1988-03-31 |
| JP2913634B2 JP2913634B2 (ja) | 1999-06-28 |
Family
ID=16676206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21566986A Expired - Fee Related JP2913634B2 (ja) | 1986-09-12 | 1986-09-12 | 同期調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913634B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03130437U (ja) * | 1990-04-11 | 1991-12-27 |
-
1986
- 1986-09-12 JP JP21566986A patent/JP2913634B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03130437U (ja) * | 1990-04-11 | 1991-12-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2913634B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0171022A2 (en) | Signal delay device | |
| EP0176324B1 (en) | System synchronizing apparatus | |
| US4404602A (en) | PCM Signal recording system | |
| JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
| JPS6370987A (ja) | 同期調整装置 | |
| JPH01264385A (ja) | 映像信号記録再生装置 | |
| JPS59221854A (ja) | 磁気記録再生装置 | |
| JP2745982B2 (ja) | 複合映像信号編集方法及び複合映像信号編集装置 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JP2661074B2 (ja) | デジタル信号再生装置 | |
| JP2699372B2 (ja) | 基準同期信号発生装置 | |
| JPH0546034B2 (ja) | ||
| JPH0222467B2 (ja) | ||
| JPS63144460A (ja) | デイジタル音声信号の記録再生装置 | |
| JPH0668859B2 (ja) | 同期制御装置 | |
| JPS5816243B2 (ja) | キロクサイセイソウチ | |
| JPS60260285A (ja) | 磁気記録再生装置 | |
| JPS6334770A (ja) | 画像記録再生装置 | |
| JPH04122180A (ja) | 映像信号編集装置 | |
| JPS6086992A (ja) | パイロツト信号発生回路 | |
| JPH05122653A (ja) | カラー映像信号および音声信号の磁気記録再生装置 | |
| JPH05268081A (ja) | クロツク発生回路 | |
| JPH03117988A (ja) | マスタクロック発生回路 | |
| JPH01140473A (ja) | 同期制御装置 | |
| JPS6257171A (ja) | Ｐｃｍ記録機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |