JPS6383836A

JPS6383836A - デ−タ処理装置

Info

Publication number: JPS6383836A
Application number: JP23061086A
Authority: JP
Inventors: Masayuki Hanada; 花田　正幸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1988-04-14
Also published as: JPH0528410B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、プログラムに従ってデータ処理を実行する
データ処理に関し、特に高速データ処理が可能なデータ
処理装置に関する。

（従来の技術）例えば、高速データ処理を実行しようとする中央処理装
置１　（ＣＰＵ）においては、プログラムサイズを小さ
くしてプログラムの設計を容易にするため、プログラム
のモジュール化や、階層化が行われている。プログラム
を階層化しモジュール化した場合には、上位モジュール
となるメインルーチン、および下位モジュールとなるサ
ブルーチンの両方において、より多くの内部レジスタの
格納領域が使用可能であることが望ましいので、上位モ
ジュールから下位モジュールに制御が移される時に、上
位モジュールで使用していた内部レジスタの格納領域の
内容は外部メモリのスタック領域にセーブされるように
なっている。そして、下位モジュールでのデータ処理が
行われて、その演算処理結果が外部メモリに記憶された
後に、スタック領域に保存しておいた上記上位モジュー
ルのデータが内部レジスタの格納ｆｒ４域に復帰される
ようになっている。

このように、下位モジュールで得られた演算処理結果を
−Ｈ外部メモリに記憶しなければならないのは、下位モ
ジュールでの演算処理結果をそのまま内部レジスタに保
存しておくと、復帰命令を実行した際にその内容が消さ
れてしまうからである。

このため、上位モジュールでは、外部メモリに記憶され
ている下位モジュールにおける演算処理結果を再び内部
レジスタに読込んで処理を続ける必要があり、高速デー
タ処理の妨げの原因となっていた。

（発明が解決しようとする問題点）この発明は、上記のような点に鑑みなされたもので、従
来では下位モジュールで得られた演算処理結果を−Ｈメ
モリに記憶しなければならなかった点を改善し、下位モ
ジュールから上位モジュールへのデータの引渡しを内部
レジスタの格納領域で行なえるようにして、データ処理
を充分に高速で実行することができるデータ処理装置を
提供しようとするものである。

［発明の構成コ（問題点を解決するための手段）すなわち、この発明に係るデータ処理装置にあっては、
下位モジュールで得られた演算処理結果が書込まれてい
る内部レジスタの特定の格納領域には、スタック領域か
ら復帰されるデータが書込まれないようにデータの富込
みを制御する自込み制御手段を蝿えるようにしたもので
ある。

（作用）上記のような書込み制御手段を備えたデータ処理装置に
あっては、下位モジュールで得られた演算処理結果が内
部レジスタの格納領域に記憶され、この演算処理結果を
記憶した格納領域が記憶される。そして、この記憶され
た特定の格納領域には、外部メモリのスタック領域から
のデータの復帰が禁止されるようになる。したがって、
下位モジュールで得られた演算処理結果を内部レジスタ
の格納領域に保存しておいたままでもその内容は破壊さ
れなくなり、内部レジスタの格納領域を用いて下位モジ
ュールから上位モジュールへデータを引渡すことができ
るようになる。

（実施例）以下図面を参照してこの発明の詳細な説明する。第１図
はこの発明の一実施例に係るデータ処理装置１０の構成
を概略的に示すもので、このデータ処理装置１０には、
特定の命令に従って、複数の格納領域を有する内部レジ
スタ１１へのデータの書込みを制御する書込み制御回路
部１２が設けられている。このようなデータ処理装置ｉ
１０でデータを＾速処理する場合には、内部レジスタ１
１にデータを保存した状態で、論理演算ユニット（ＡＬ
Ｕ）１３がそのデータの演算処理を実行することが有利
である。

なぜならば、このように内部レジスタ１１を使用すれば
、メモリアドレスジスタ１４にアドレスをセットして、
そのアドレスに対応する記憶位置に記憶されているデー
タをデータレジスタ１５を介して外部メモリ５０から入
力して演算処理するよりも、そのデータ処理時間を短く
することができるからである。

プログラムの上位モジュールから下位モジュールを呼び
出して処理を行なわせる時には、上位モジュールで使用
している内部レジスタ１１の格納領域の内容が破壊され
ないように、下位モジュールの入口で内部レジスタ１１
の内容が外部メモリ５０のスタック領域にセーブされ、
下位モジュールの出口でその内容が復帰されるようにし
ている。通常の１６ビツトＣＰＵでは、内部レジスタ１
１の複数の格納領域の内容を一命令でスタック領域に保
存したり、取出したりすることが可能である。

第１図のデータ処理装置１０にあっては、特定の命令す
なわち“凍結”命令を実行すると、１度内部レジスタの
格納領域への書込みが行われるとその後は、自込みアク
セスが実行されても内部レジスタ１１内の先に書込みが
行われた特定の格納領域の内容は変更されないようなっ
ている。すなわち、自込み制御回路部１２は、下位モジ
ュールにおけるデータ処理終了時にその演算処理結果が
書込まれる内部レジスタ１１の特定の格納領域を記憶し
、この特定の格納領域に対しては、スタック領域からの
データの復帰を禁止するようにしている。

第２図は、第１図に示した内部レジスタ１１および書込
み制御回路部１２の構成を示すもので、この図には内部
レジスタ１１内の複数の格納領域のうちの２つの格納領
域１１ａ　、１１ｂに対応する部分だけが示されている
。

上記書込み制御回路部１２に設けられた凍結保存用フリ
ップフロップ２１のクリア人力ＣＬＲには、上記命令デ
コーダ１８から出力されるパ凍結″命令の解読信号が供
給され、またそのプリセット人力ＰＳには同じく命令デ
コーダ１８からの゛°凍結”命令解除のための制御信号
が供給されるようになっている。この凍結保存用フリッ
プ７０ツブ２１の出力は、Ｄフリップ７０ツブ２２ａ　
１２２ｂのデータ人力りに供給されており、これらのＤ
フリップ７０ツブ２２ａ　、　２２ｂのＱ出力は、それ
ぞれ３人力ナンドゲート２３ａ　、　２３ｂの入力の１
つに供給されている。

ナントゲート２３ａの他の２つの入力には、書込み信号
線２４とレジスタ選択信号線２５ａが接続されており、
ナントゲート２３ｂの他の２つの入力には、書込み信号
線２４とレジスタ選択信号線２５ｂがそれぞれ接続され
ている。これらのナントゲート２３ａおよび２３ｂから
の出力信号は、それぞれ上記Ｄフリップフロップ２２ａ
および２３ｂのクロック入力Ｃに供給されると共に、内
部レジスタ１１の各格納領域１１ａ　、　１１ｂの書込
み制御信号となっている。

ここで、上記信号線２４には、例えば命令デコーダ１８
からの書込み命令が供給され、また信号線２５ａ　、　
２５ｂには演算処理経過に対応して、格納領域を選択指
定する信号が供給されている。

すなわち、下位モジュールでのデータ処理が終了される
直前に゛凍結”命令が出されるもので、この“凍結”命
令は命令レジスタ１７に取込まれ、そして命令デコーダ
１８によって解読されてその解読信号が凍結保存用フリ
ップフロップ２１に供給される。この結果、凍結保存用
フリップフロップ２１の内容はクリアされその出力信号
はｒＯＪとなる。

この“凍結”命令が出された後に、格納領域１１ａへの
履込み動作を伴う命令が出されると、まずレジスタ選択
信号線２５ａのレベルが「１」となり１次に、転送元デ
ータバス上のデータが安定した時に書込み信号線２４の
レベルが「１」に変化する。この時、Ｄフリップフロッ
プ２２ａのＱ出力は「１」となっているので、ナントゲ
ート２３ａの出力からは、格納領域１１ａへの占込み信
号が発生する。そして、この書込み信号により、格納領
域１１ａには下位モジュールでの演算処理結果が書込ま
れる。

またさらに、ナントゲート２３ａの出力信号は、Ｄフリ
ップフロップ２２ａのクロック信号にもなっているので
、皇込み動作終了時に囚込み信号線２４のレベルが「０
」となった時に、凍結保存用フリップフロップ２１から
の出力信号「０」がＤフリップ７０ツブ２２ａに取込ま
れるようになる。

この後、下位モジュールから上位モジュールに制御を移
すために、外部メモリ５０のスタック領域にセーブされ
ていたデータを内部レジスタに復帰させるための復帰命
令を実行すると、レジスタ選択信号＠　２５ａのレベル
と書込み信号線２４のレベルが共に「１」となるが、Ｄ
フリップフロップ２２ａのＱ出力は「０」であるため、
ナントゲート２３ａの出力は「１」の状態のまま変化さ
れない。したがって、内部レジスタ１１ａへの書込みは
実行されず、下位モジュールでの演算処理結果はそのま
ま保存される。

そして、復帰命令終了時に、゛°凍結”命令解除のため
の制御信号が凍結保存用フリップ７０ツブ２１、Ｄフリ
ップフロップ２２ａ　、２２ｂの各プリセット人力ＰＳ
に供給されると、これらのフリップフロップの内容が全
て「１」に再び設定される。

したがって、下位モジュールでのデータ処理終了直前に
゛凍結”命令を実行すれば、外部メモリ５０のスタック
領域から内部レジスタ１１の格納領域への復帰命令を実
行しても、必要な格納領域内容は変化されなくなる。こ
のため、任意の内部レジスタ１１の格納ｍＭを用いて下
位モジュールから上位モジュールへデータを渡すことが
できるようになり、データ処理の高速化が実現可能とな
る。

以上説明したようなデータ処理ＶｔＷ１の制御プログラ
ムには、例えば、レジスタの指示が可能なＣ言語による
プログラム開発が適している。またもちろん、アセンブ
ラ言開によるプログラム開発も可能である。

［発明の効果］以上のようにこの発明によれば、下位モジュールで得ら
れた演算処理結果を外部メモリに記憶する必要がなくな
るので、必要なデータを内部レジスタの格納領域を用い
て下位モジュールから上位モジュールへ渡すことができ
るようになり、データ処理の高速化が実現されるように
なる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ処理装置を示
すブロック構成図、第２図は上記データ処理装置に設け
られた内部レジスタおよび沓込み制御回路部の一部を詳
細に示す図である。１０・・・データ処理装置、１１・・・内部レジスタ、
１２・・・書込み制御回路部、１３・・・論理演算ユニ
ット、１４・・・メモリアドレスレジスタ、１５・・・
データレジスタ、１６・・・ブＯグラムカウンタ、１７
・・・命令レジスタ、１８・・・命令デコーダ、５０・
・・外部メモリ。

Claims

【特許請求の範囲】複数の格納領域が設定された内部レジスタを備え、上位モジュールと下位モジュールとに階層化さ
れモジュール化されたプログラムに従ってデータ処理を
行なうデータ処理装置において、上位モジュールから下
位モジュールに制御が移される際に、上記内部レジスタの格納領域に記憶さ
れていた上位モジュールのデータを外部メモリの所定の
スタック領域にセーブするデータ退避手段と、下位モジュールで得られた演算処理結果が記憶される上記内部レジスタの格納領域を記憶する格納
領域記憶手段と、下位モジュールから上位モジュールに制御が移される際に、上記データ退避手段によって上記外部
メモリの所定のスタック領域にセーブされた上位モジュ
ールのデータを上記内部レジスタの格納領域に復帰させ
るデータ復帰手段と、上記格納領域記憶手段に記憶された上記内部レジスタの特定の格納領域に対しては、上記データ復
帰手段による上記スタック領域からのデータの書込みを
禁止する書込み禁止手段とを具備し、下位モジュールで
得られた演算処理結果を上記内部レジスタの格納領域を用いて上位モジュールに
引渡せるようにしたことを特徴とするデータ処理装置。