JPS6385369A

JPS6385369A - 電源電圧検出回路

Info

Publication number: JPS6385369A
Application number: JP61231878A
Authority: JP
Inventors: Nobutaka Kitagawa; 信孝北川; Makoto Ito; 真伊東
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1988-04-15
Anticipated expiration: 2009-08-31
Also published as: JPH0668521B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産築上の利用分野）本発明は、半導体集積回路において使用される電源電圧
検出回路に係り、特に電源電圧の複数のレベルを択一的
に検出する多匝レイル検出回路に関する。

（従来の技術）従来の電源電圧検出回路は、第１０図（ａ）あるいは（
ｂ）に示すように、電源電圧ｖＤＤに対してし々ル遷移
傾向の異なる２つの中間レベル電圧ＶＡ，Ｖ。

を生成し、この両電圧ＶＡ，　Ｖ，を電圧比較器ＣＰモ
比較し１両電圧ｖＡ、ＶＢが等しくなるｖＤＤ電圧レベ
ルを検出するものであった。この場合、上記電圧ＶＡｓ
　ＶＢの一方ｖＡをｆ；準電圧とし、他方ｖ、ヲ比較電
圧とし、それぞれ抵抗ＲあるいはダイオードＤと定電流
源Ｉ。との直列回路ま念は電源電圧分割用抵抗Ｒ１＋Ｒ
２を用いて生成している。

ところで、上記回路？＆とえはＬＳＩ（大規模集積回路
）内に設ける場合、回路定数が固定されているので設定
された一点のみｏ’ｉ圧しか検出できない。そこで、上
記従来の電源電圧検出回路によシ長鎖の電源レイルの検
出を行なおうとすると。

回路定数が相異なる複数組の電源電圧検出回路を用意す
る必要があるが、これに伴ってチップ上で占有するパタ
ーン面積が大きくなると共に消費電流が増大するなどの
問題が生じる。

（発明が解決しようとする問題点）本発明は、上記したような従来の電源電圧検出回路を集
積回路内に複数組設けて電源電圧の多直レベルを検出し
ようとするとパターン面積が大”ｔｒ−、くなると共に
消費電流が増大するという問題点！＋Ｖを解決すべくなされたもので、長鎖の電源しきルを択一
的に検出する次めの回路構成が簡素であり、パターン面
積が小さく、消費電流も小さい電源電圧検出回路を提供
することを目的とする。

［発明の構成コ（問題点を解決する九めの手段）本発明の電源電圧検出回路は、同一半導体基板内に定電
圧バイアス回路、基準電圧回路、電源電圧分割回路、電
圧比較器を有し、上記基準電圧回路および電源電圧分割
回路の少なくとも一方を制御して複数の基準電圧を択一
的に出力させ、または複数の分割電圧を択一的に制御さ
せる制御回路をさらに有することを特徴とする。

（作用）制御信号によって基準電圧回路、電源電圧分割回路から
所要の電圧を出力させるように制御でき、長鎖の電源レ
ベルを択一的に検出することができる。し九がって、複
数組の電源電圧検出回路を用意する必要はなく、定数の
異った基準電圧回路〆るいは電源分割回路をいくつか用
意しておけばよいので、回路パターン面積が小さくて済
み、消費電流も少なくて済む。

（実施例）以下、図面を参照して本発明の一実施例全詳細に説明す
る。

第１図はＬＳＩ内に設けられ九長鎖の電源レベルを検出
するための電源電圧検出回路を示している。

即ち、１は電源電圧ＶＤＤｔ分割した分割電圧を制御信
号入力に応じて複数の分割直の中から１つ選択して出力
する電源電圧分割回路である。２は電源電圧ｖＤＤの直
に依存しない一定レイルのバイアス電圧を出力するバイ
アス回路である。３！　。

３１．・・・はそれぞれ上記バイアス電圧を受けて定電
流動作を行ない、互いに異なる基準電圧を発生する基準
電圧回路であり、それぞれ対応してスイッチ回路４１＊
４１ｗ・・・により動作、非動作状簡の制御が行なわれ
る。５は上記基準電圧回路３１゜３□　、・・・の各出
力電圧（複数個の基準電圧出力）を制御信号入力に応じ
て択一的に導出する選択ｒ竺−ド′である。６は上記選
択ｒ−ト５の選択出力電圧と前記電源電圧分割回路１の
分割出力電圧とを電圧比較する電圧比較器である。７は
検出すべき長鎖の電源電圧レベルにそれぞれ対応して前
記スイッチ回路４１．４．、・・・に択一的に制御信号
を供給すると共に、前記電源電圧分割回路１に所定の分
割出力電圧を取り出すための制御信号および選択ゲート
５の選択動作を制御するための制御信号を供給する制御
回路でラシ、前記電圧比較器６の出力を上記検出すべき
長鎖の電源電圧レベルに対応づけて検出出力として送り
出すものである。

なお、前記電源電圧分割回路１は、たとえば第２図（＆
）６るいは（ｂ）に示すように構成されている。

即ち、第２図（ａ）の回路は、ｖＤＤ電源端とｖ８１１
電源端（接地端）との間にそれぞれｒ−）・ドレイン相
互が接続され次回−寸法の複数個（本例では４１固）の
ＮチャネルＭＯ８）ランジスタＴ１〜Ｔ４が直列に接続
され、上記トランジスタＴ３ｔＴ４の相互接続点と接地
端との間にスイッチ制御信号Ｓ１によシスイッチ制御さ
れるＮチャネルＭＯ８）２・ンジスタＴｓが接続され、
前記トランジスタ’ｒ、、’ｒ３の相互接続点と接地端
との間にスイッチ制御信号Ｓ２によシスイッチ制御され
るＮチャネルＭＯＳ　）ランジスタＴ６が接続されてお
り、前記トランジスタＴ１＋Ｔ１の相互接続点から分割
出力電圧が取り出されるようになっている。この場合、
前記トランジスタＴ６がオン制御されるとトランジスタ
Ｔ５およびＴ６が共にオフ制御されると分割出力電圧は
４ｖＤＤになる。

ま九、第２図（ｂ）の回路は、上記第２図（ａ）の回路
と同様に■ＤＤ電源端と接地端との間に４個のＮチャネ
ルＭＯＳ　）ランジスタＴＩ−Ｔ４が接続されているが
、トランジスタＴ１　、Ｔ、の相互接続点とｖＤＤ電源
端との間およびトランジスタＴ、、Ｔ３の相互接続点と
ｖＤＤＷ！、原端との間にそれぞれスイッチ制御用のＰ
チャネルＭＯ８）う／ジスタＴ７　。

Ｔｓが接続されており、トランジスタＴ３ｅＴ４の相互
接続点から分割出力電圧が取り出されるよ′トになって
いる。したがって、トランジスタＴ８がオン制御される
と分割出力電圧は２ｖＤＤになシ、トランジスタＴ７が
オン制御されると分割出力電が共にオフ制御されると分
割出力電圧はτｖＤＤになる。

なお、上記第２図（ａ）　＃　（ｂ）の回路において、
ダート・ドレイン相互が接続されたトランジスタＴ１〜
Ｔ４ＩＩｉ、電源電圧が分割された状態にてバイアスさ
れるので弱反転領域にて動作するようになシ。

非常に低い消費電流での動作が可能である。

一方、前記・々イアス回路２は、たとえば第３図（ａ）
乃至（ｄ）に示すように構成され、低消費電流化、定消
費電流化、定電圧出力化が図られている。即ち、第３図
（１）の回路は、カレントミラー接続され７’ｃＰチャ
ネルＭＯ８）ランジスタ”９　＃Ｔ１０と、抵抗Ｒと、
ＮチャネルＭＯＳトランジスタ”１１　＃”１２とが図
示の如く接続されている。また、第３図（ｂ）の回路は
、ＰチャネルＭＯ８）ランジスタ”１３　Ｉ　Ｔ１４と
、抵抗Ｒと、カレントミラー接続され九Ｎチャ尿”ｔｖ
　ＭＯＳ　トランジスタＴ１５　＃　Ｔ１６とが図示の
如く接続されている。また、第３図（ｃ）の回路は、カ
レントミラー接続されたＰチャネルＭＯ８）ランジスタ
Ｔ　　、Ｔ　　と、カレントミラー接続されたＮＴヤネ
ルＭＯＳトランジスタＴ１９　＊　”２０と、抵抗Ｒと
が図示の如く接続されている。また、第３図（ｄ）の回
路は、抵抗Ｒと、カレントミラー接続されｆｃＰチャネ
ルＭＯＳトランジスタ”２１　＊　Ｔ２２と、カレント
ミラー接続されたＮチャネルＭＯＳ　トランジスタＴ　
　、Ｔ　　とが図示の如く接続されている。

一方、前記基準電圧回路Ｊ１＊Ｊ２ｅ・・・とスイッチ
回路４１　＊４２＊・・・との組合せ回路は、それぞれ
たとえば第４図（ａ）乃至（ｄ）に示すように構成され
、いずれもバイアス電圧入力の大きさによりて基準電圧
ｖｒ、〜Ｖ、の設定が容易に行なえ、且つスイッチ制御
入力ＯＰＺ〜ＯＰ４によって回路動作を停止させ得るも
のである。即ち、第４図（ａ）の回路は、ｙ−ト・ドレ
イン相互が接続されたＰチャネルＭＯ８）ランジスタＴ
２５と、バイアス入力用のＮチャネルＭＯＳトランジス
タテ２６と、スイッチ入力用のＮチャネルＭＯＳ　）ラ
ンジスタＴ２７とが直列に接続されており、上Ｈｐチャ
ネルトランジスタ”２５のダート閥ｉ電圧を利用して基
準電圧ｖｒ、ｔ−発生する。ま几、第４図（ｂ）の回路
は、抵抗Ｒと、バイアス入力用のＮチャネルＭＯＳ　）
ランジスタＴ２８と、スイッチ入力用のＮチャネルＭＯ
Ｓトランジスタテ２９とが直列に接続されており、上記
抵抗Ｒの電圧降下を利用して基準電圧ｖｒ２ｔ−発生す
る。

ま次、第４図（ｅ）の回路は、ダート番ドレイン相互が
接続されたＮチャネルトランジスタＴ３０と、抵抗Ｒと
、バイアス入力用のＮチャネルＭＯＳトランジスタＴＳ
１と、スイッチ入力用のＮチャネルＭＯＳトランジスタ
Ｔ３□とが直列に接続さｎておシ、Ｎチャネルトランジ
スタＴｓａのｒ−ト閾［電圧と抵抗Ｒの電圧降下を利用
して基準電圧ｖｒ５を発生する。ま九、第４図（ｄ）の
回路は、々−ス・コレクタ相互が接続されたＮＰＮ形ト
ランジスタＱと、・々イアス入力用のＮチャネルＭＯＳ
　）ランジスタＴ３３と、スイッチ人力用のＭＯＳ　）
ランジスタ”３４とが直列に接続されておＪ　、ＮＰＮ
　トランジスタＱのペース・エミッタ間電圧を利用して
基準電圧ｖｒ４を発生する。

なお、上記第４図（ｄ）の回路における抵抗素子用のＮ
ＰＮ形トランジスタＱは、ＭＯＳプロセスに寄生したバ
イポーラトランジスタを使うことができ、ＭＯＳプロセ
スのばらつきによる特性への影響が少なく、パターン面
積が小さいという利点があり、さらに、ＭＯＳ　ＬＳＩ
の製造プロセスを変えることなく内蔵可能であるのでＬ
ＳＩの製造コストに影響を与えない。

ここ、で、前記バイアス回路２として第３図（ＪＬ）の
回路を採用し、基準電圧回路３１ｅ３２ｍ・・・とスイ
ッチ回路４１　　ｅ　４２　　＊””との組合せ回路と
してそれぞれ第４図（ｄ）の回路であって互いの回路定
数が異なる回路を採用した場合における電源電圧検出回
路の一部を第５図に示す、また、基準電圧回路３！　、
３意　、・・・とスイッチ回路４１ｅＪ！ｅ・・・との
組合せ回路として、第４図（ｄ）の回路におけるバイア
ス入力用トランジスタＴｓｓとスイッチ入力用トランジ
スタＴ５４との直列回路ヨ、複数個並列に接続し、第６
図に示す回路のように構成してもよい、この場合、各直
列回路におけるバイアス入力用トランジスタＴｓｓの定
数を相異ならせておく必要がある。

メ一方、前記電圧比較器６は、たとえば第７図（ａ）あ
るいは（ｂ）に示すようＫＭＯ８）ランジスタ差動増幅
器を用いて実現される。即ち、第７図（ａ）の回路は、
差動増幅用のＮチャネルＭＯＳトランジスタＴ７１　＃
　Ｔ７□と、バイアス電圧がダートに与えられる定電流
源用のＮチャネルＭＯ８）ランゾスタＴ７３と、カレン
トミラー接続された負荷用のＰチャネルＭＯ８）ランソ
スタＴ　　、Ｔ　　とから収る。また、第７図（ｂ）の
回路は、差動増幅用のＰチャネルＭＯＳトランジスタＴ
７４　＃　Ｔ７７と、バイアス電圧がダートに与えられ
る定電流源用のＰチャネルＭＯ８）ランゾスタＴ７８と
、カレントミラー接続された負荷用のＮチャネルＭＯ８
）ランジスタＴ７９　ｅ　Ｔ２Ｏとから成る。なお、上
記第７図（ａ）　＊　（ｂ）の回路においては、バイア
ス回路（第１図２）からのバイアス電圧をそのまま利用
できるので、低消費電流動作が可能である。

次に、上記電源′ぼ圧検出回路による多値の電源レベル
の択一的な検出動作について説明する。制御回路７がス
イッチ回路４１　、４２．・・・を択一的にオン制御す
ると、基準電圧回路’ｔ＄３１＊・・・が択一的に動作
状態になり、それぞれ対応する第１゜第２．・・・の基
準電圧Ｖ　　、Ｖ　　、・・・が択一的に発ｒ１　　　
　　　ｒ２生し、これは選択？−）５が前記制御回路７によって制
御されることによりて選択されて電圧比較器６の一方の
入力となる。また、電源電圧分割回路１は、前記制御回
路７による制御に応じて分割電圧ｖｄ１ｖを発生して電
圧比較器の他方の入力とする。いま、電源電圧ｖＤＤが
何らかの原因によシ変化したとき、多値の電源レベルの
中の検出すべき１つの電源レベルに対応して選択されて
いる１組の基準電圧、分割出力電圧の大小関係が変化す
る事態が生じ、この変化が電圧比較器６によシ検出され
、上記検出すべき１つの電源レベルを検出したことを表
わす信号が制御回路７から出力する。

したがって、制御回路２により検出すべき多値の電源レ
ベルに対応した基準電圧、分割出力電圧の選択制御を行
なうことによって、多値の′電源レベルを択一的に検出
することが可能になる。

なお、上記動作において、選択ゲート５および制御回路
７はデジタル的な回路動作を行なうので、消費電流は少
ない。また、選択ダート５、制御回路７はチップにおけ
る最小寸法のＭＯＳ　）ランゾスタを用いて構成するこ
とが可能であり、パターン面積は非常に小さい。

上記実施例の電源電圧検出回路によれば、多値の電源レ
ベルを検出するために回路定数の異なる複数個の基準電
圧回路を選択制御すると共に１個の電源電圧分割回路か
ら複数の分割出力電圧を択一的に発生させるように制御
し、定電圧バイアス発生用のバイアス回路、′電圧比較
器、制御回路の各１個を多値レベル検出のために共用し
ているので、不必要な冗長回路を追加しなくて済む。し
たがって、上記検出回路をＬＳＩなどに内蔵する場合、
チップ上のＡターン面積が小さくて済み、消費電流も一
定で且つ低くて済むようになる。また、上記制御回路に
よって、電源レベルのシーケンシャルな動きに伴って検
出レベルを変化させるように制御させることも可能とな
シ、多値レベルの検出に関する設計の自由度が非常に高
くなる利点もあ石。

なお、上記実施例では、制御信号によって、複数個の基
準電圧回路を選択制御すると共に１個の電源電圧分割回
路の電源電圧分割動作を制御したが、上記とは逆に制御
信号によって複数個の電源電圧分割回路（相異なる分割
出力電圧を発生するもの）を選択制御すると共に１個の
基準電圧回路（相異なる基準電圧を択一的に発生するも
の）の基準電圧発生動作を制御するようにしてもよい。

次に、本発明の一応用例として太陽電池のように発生す
る電圧が変動する電池を電源とするＬＳＩ（たとえば電
子式卓上計算器用ＬＳＩ　）に使用された電源電圧検出
回路について第８図を参照して説明する。即ち、８１は
２僅の分割出力電圧ｖｄｉ７を制御信号に応じて択一的
に出力する電源電圧分割回路、８２はバイアス回路、８
３は基準電圧回路、ｌｒ６は電圧比較器である。８８は
バッファ回路であり、ｖＤＤ電源端と接地端との間のＰ
チャネルＭＯ８）ランゾスタＴ８１とバイアス入力用の
ＮチャネルＭＯ８）ランジスタＴ８□とが直列に接続さ
れでなり、上記ＰチャネルトランジスタＴ８．のゲート
に前記電圧比較器８６の出力が与えられている。

８７は制御回路であり、ＬＳＩ電源オン状態のときにパ
ワーオン信号が一方の入力として与えられる二人力の第
１のノアｐ−）ＧＺと、このノアグー）ＧＺの出力が一
方の入力として与えられると共に他方の入力として前記
バッファ回路８８の出力が与えられる二人力の第２のノ
アダートＧ２と、同じく前記第１のノアグー）ＧＺの出
力および前記バッファ回路８８の出力が入力として与え
られる二人力のナンドｒ　−）　Ｇ　Ｊと、このナンド
ｙ　−トＧ３の出力が入力するインバーター１と、前記
第２のノアｆ−）Ｇ　２の出力が入力するインツク−１
タＩ２とからなシ、第１のノアゲートＧ１の他方の入力
として第２のノアゲートＧ２の出力が与えられている。

上記インバータＩ２の出力は前記電源電圧分割回路８１
に分割制御信号ＤＩＶとして与えられ、この電源電圧分
割回路８１は上記制御信号ＤＩＶがロウレベルのときに
ＴｖＤＤの分割出力ｖｄ１ｖを発生し、上記制御信号Ｄ
ＩＶがノ・イレベルのときＫＴｖＤＤの分割出力ｖｄ　
ｉ　ｖを発生する。Ｔａ２はｖＤＤ電源端と接地端との
間に接続された電流経路用のＮチャネルＭＯ８）　９ン
ジスタであり、ダートに前記インバーター１の出力が加
えられている。

次に、上記太陽電池を電源とするＬＳＩの電源電圧検出
回路の動作を第９図を参照して説明する。

太陽電池電源がオン状態のときには・臂ワーオン信号が
第１のノアｆ−）ＧＪに入力している。いま、たとえば
日照と共に電池電圧が緩やかに上昇すると、第２のノア
ｆ−）Ｇ２の出力（オートクリア信号ＡＣＬ　）が次第
に上昇する。このとき、基準電圧回路８３はｖＤＤ′成
位よシトランジスタＱのペース・エミッタ間電圧（たと
えば０．５　Ｖ　）低い基準電圧ｖｒｌＩｌｆが発生す
る。また、このときインバーター２の出力（分割制御信
号ＤＩＶ　）はロウレベルでそして、電圧比較器８６は
ｖｒ＠ｌｆ＞ＴｖＩ）Ｄ（たトエば１．　ＯＶ　）にな
ると、その出力電位が低下し、バッファ回路８８の出力
電位が高くなる。これによって、第２のノアｒ−）Ｇ２
の出力ＡＣＬがロウレベルに低下し、インバーター２の
出力ＤＩＶは高くなシ、直源′ユ圧分割回路８１はトラ
ンジスタＴ８４って、電圧比較器８６はｖｒｅｆ＜Ｔｖ
ＤＤになシ、その出力′α位が高くなり、バッファ回路
８８の出力電位が低くなる。この状態において、太陽電
池の入射光の照度がさらに上がってＶ、。ｆ　）　ａ　
Ｖｏ　ｎ　（ｆｃとえば１．５　Ｖ　）になると、゛１
圧比較器８６はその出力気位が低下し、バッファ回路８
８の出力を位が高くなる。このとき、第１のノアダー）
ＧＪの出力はハイレベルになっているので、ナンドダー
）ＧＪは二人力ともハイレベルであってその出力はロウ
レベルにナシ、インバータｆｚの出力はハイレベルにな
る。これによって、電流経路用のＮチャネルトランジス
タで８．に電流（数百μＡ〜数ｍＡ程匿）が流れ、太陽
電池に過剰に発生した電圧が抑えられる。したがって、
太陽電池よシ発生する電圧レベルが変動しても、ＬＳＩ
の動作に適した一定逗圧が供給されるようになる。なお
、上記電流経路用トランジスタＴ８Ｍとして、電流駆動
能力の点セはパイＩ−ラトランジスタをダーリントン接
続することが有利であるが、電流増幅１”ｆｅのばらつ
きで上記電流、駆動能力が変化し易いという問題があシ
、ＭＯＳ）ランゾスタの方が特性を設定し易いという利
点がある。

［発明の効果コ上述したように本発明の電源電圧検出回路によれば、多
値の電源電圧レベルを検出するための回路構成が簡素で
あり、半導体集積回路内に設ける場合の回路パターン面
積が小さく、消費電流が小さくて済み、多値レベルをシ
ーケンシャルに検出するなど自由度の高い設定が可能で
あり、太陽電池を電源とするＬＳＩなどに適用して効果
的である。

【図面の簡単な説明】

第１図は本発明の電源電圧検出回路の一笑施例を示すブ
ロック図、第２図（ａ）　、　（ｂ）は第１図中の電源
電圧分割回路の相異なる具体例を示す回路図、第３図（
、）乃至（ｄ）は第１図中のバイアス回路の相異なる具
体例を示す回路図、第４図（、）乃至（ｄ）は第１曜中
″め基準電圧回路の相異なる具体例を示す回路図、第５
図は第１図中のバイアス回路と複数個の基準電圧回路を
取り出して一具体例を示す回路図、第６図は第１図中の
複数個の基ｆ！Ａｔ圧回路全回路の基準電圧回路に置き
換える場合の一具体例を示す回路図、第７図（ａ）　、
　（ｂ）は第１図中の電圧比較器の相異なる具体例を示
す回路図、第８図は本発明の一応用例に係る太陽電池を
電源とするＬＳＩにおける電源電圧検出回路の一例を示
す回路図、第９図は第８図の回路の動作を示す電圧波形
図、第１０図（ａ）　、　（ｂ）はそれぞれ従来の電源
電圧検出回路を示す回路図である。１．８Ｉ・・・電源電圧分割回路、２，８２・・・バイ
アス回路、３！、３．、・・・、８３・・・基準電圧回
路、４１．４．、・・・スイッチ回路、５・・・選択ダ
ート、６．８６・・・電圧比較器、７，８７・・・制御
回路。

Claims

【特許請求の範囲】

（１）半導体集積回路内に設けられ、定電圧バイアスを
発生するバイアス回路と、このバイアス回路からのバイ
アスが与えられて複数の基準電圧を発生可能な基準電圧
回路と、複数の電源電圧分割電圧を発生可能な電源電圧
分割回路と、この電源電圧分割回路から発生した１つの
分割電圧と前記基準電圧回路から発生した１つの基準電
圧とを電圧比較する電圧比較器と、前記基準電圧回路お
よび電源電圧分割回路の少なくとも一方を制御して複数
の基準電圧を択一的に出力させ、または複数の分割電圧
を択一的に出力させる制御回路とを具備することを特徴
とする電源電圧検出回路。
（２）前記基準電圧回路は、相異なる基準電圧を発生可
能であって前記制御回路により択一的に動作可能状態に
制御される複数個の基準電圧回路であり、この複数個の
基準電圧回路の各出力を前記制御回路により択一的に選
択して前記電圧比較器に導く選択ゲートを具備すること
を特徴とする前記特許請求の範囲第１項記載の電源電圧
検出回路。
（３）前記電源電圧分割回路は、前記制御信号によって
電源電圧分割電圧の大きさが制御されることを特徴とす
る前記特許請求の範囲第１項または第２項記載の電源電
圧検出回路。