KR0176155B1 - 반도체 장치의 소자분리 방법 - Google Patents

반도체 장치의 소자분리 방법 Download PDF

Info

Publication number
KR0176155B1
KR0176155B1 KR1019950016896A KR19950016896A KR0176155B1 KR 0176155 B1 KR0176155 B1 KR 0176155B1 KR 1019950016896 A KR1019950016896 A KR 1019950016896A KR 19950016896 A KR19950016896 A KR 19950016896A KR 0176155 B1 KR0176155 B1 KR 0176155B1
Authority
KR
South Korea
Prior art keywords
film
buffer layer
forming
oxidation
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950016896A
Other languages
English (en)
Other versions
KR970003794A (ko
Inventor
구본영
정병홍
김희석
김윤기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950016896A priority Critical patent/KR0176155B1/ko
Priority to JP8168378A priority patent/JPH098023A/ja
Priority to US08/665,294 priority patent/US5677234A/en
Publication of KR970003794A publication Critical patent/KR970003794A/ko
Application granted granted Critical
Publication of KR0176155B1 publication Critical patent/KR0176155B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

반도체 장치의 소자 분리 방법에 관하여 기재되어 있다. 반도체 기판 상에 패드 산화막을 형성하는 단계, 상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계, 산화 버퍼층이 형성된 상기 결과물의 표면을 질소가 함유된 플라즈마에 노출시킴으로써, 상기 산화 버퍼층 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성하는 단계, 및 상기 옥시나이트라이드막 상에 산화 방지막을 형성하는 단계를 구비한다. 따라서, 복잡한 공정의 추가 없이 종래의 SEPOX 소자 분리 방법에서 발생되는 산화 버퍼층과 산화 방지막의 계면의 이차 버즈 빅의 발생을 억제할 수 있으므로 고집적소자에서 신뢰성 있는 소자 분리가 가능하다.

Description

반도체 장치의 소자 분리 방법
제1a도 및 제1d도는 종래 기술에 따른 일반적인 SEPOX 방법을 설명하기 위해 도시한 단면도.
제2a도 내지 제3도는 본 발명에 따른 SEPOX 방법의 실시예를 설명하기 위해 도시한 단면도.
제4a도 및 제4b도는 종래 및 본 발명의 방법에 따라 형성된 필드 산화막을 보여주는 SEM 사진.
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로서, 특히 SEPOX 방법의 이차 버즈 빅(bird's beak) 현상을 제거할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라, 반도체 기판 상에 형성되는 개개의 소자의 크기가 축소될 뿐만 아니라, 개개의 소자를 전기적으로 분리 시키는 소자 분리 영역의 크기도 점차 축소되고 있다.
최근 반도체 장치의 고집적화 추세에 따라 미세화 기술중의 하나인 소자 분리 기술의 연구개발이 활발하게 진행되고 있다. 소자 분리 영역 형성 공정은 모든 제조 과정 단계에 우선하는 초기 단계의 공정으로써 액티브 영역의 크기 및 후공정 단계의 공정 마진(process margin)을 좌우하게 된다.
소자 분리 기술로서 종래에는 국부적 산화(LOCal Oxidation of Silicon, 이하 LOCOS라 한다) 방법이 일반적으로 사용되어 왔다. 그러나, 잘 알려진 바와 같이 상기 LOCOS 방법은 산화 방지 마스크로 사용되는 실리콘 질화막 하부의 패드 산화막 측면으로 산소가 침투하여 실리콘 질화막 하부의 실리콘이 산화되는 버즈 빅(bird's beak) 문제가 심각하다.
상기와 같은 LOCOS 방법의 문제점을 해결하기 위하여, 선택적 폴리실리콘 산화(Selective Polysilicon Oxidation ; 이하 'SEPOX'라 한다)방법이 제안된 바 있다. 상기 SEPOX 방법은 비교적 공정이 간단하기 때문에 64Mb급의 선폭을 갖는 집적회로에 주로 사용되고 있다.
제1a도 및 제1b도는 종래 기술에 따른 일반적인 SEPOX 방법을 설명하기 위해 도시한 단면도이다.
반도체 기판(1) 상에 열산화 공정을 통해 얇은 패드 산화막(3)을 형성하고, 상기 패드 산화막(3) 상에 다결정 실리콘층(5)을 형성한 다음, 상기 다결정 실리콘층(5) 상에 실리콘 질화막(7)을 차례로 형성한다.(제1a도) 이어서, 사진 식각 공정으로 소자 분리 영역 상부에 형성되어 있는 상기 실리콘 질화막(7)을 식각한 다음(제1b도), 상기 실리콘 질화막(7)이 식각되어 노출된 상기 다결정 실리콘(5) 및 반도체 기판(1)의 표면을 부분적으로 산화하여 두꺼운 필드 산화막(9)을 형성한다.(제1c도) 계속해서, 상기 실리콘 질화막(7) 및 다결정 실리콘층(5)을 차례로 제거한다.(제1d도)
상술한 일반적인 SEPOX 방법에 의하면, 필드 산화막 형성시 반도체 기판 보다 다결정 실리콘층이 먼저 산화되므로 종래 LOCOS 방법에서 패드 산화막에 의해 발생되던 산화막의 측면 침투를 방지하여 기판(1)과 다결정 실리콘층(7) 사이에 형성되는 버즈 빅을 감소시킬 수 있다.
그러나, 상기 다결정 실리콘층(5) 형성후 기판이 대기중에 노출됨에 따라 다결정 실리콘층(5) 상에는 자연 산화막이 성장되고, 이는 필드 산화 공정시 다결정 실리콘층(5)과 실리콘 질화막(7) 계면을 통한 산화물의 측면 침투를 가능하게 한다. 따라서, 다결정 실리콘층(5)과 실리콘 질화막(7) 계면에 이차 버즈 빅(제1b도 및 제1c도의 b)이 길게 발생되고, 이러한 이차 버즈 빅(b)은 고집적회로의 소자 면적을 감소시킨다. 또한, 상기 이차 버즈 빅에 의해 후속되어 실시되는 실리콘 질화막(7) 및 다결정 실리콘층(5)의 식각 공정에서 상기 이차 버즈 빅(b)과 반도체 기판(1) 사이에 다결정 실리콘층(5)이 식각되지 않고 남아있을 수 있다.(제1c도 참조)
따라서, 본 발명의 목적은 반도체 장치의 소자 분리 공정에서 자연 산화막에 의해 발생되는 이차 버즈 빅을 감소시킬 수 있는 반도체 장치의 소자 분리 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여,
반도체 기판 상에 패드 산화막을 형성하는 단계 ;
상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ;
산화 버퍼층이 형성된 상기 결과물의 표면을 질소가 함유된 플라즈마에 노출시킴으로써, 상기 산화 버퍼층 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성하는 단계 ; 및
상기 옥시나이트라이드막 상에 산화 방지막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
여기에서, 상기 질소가 함유된 플라즈마는, 질소가 함유된 가스를 플라즈마 반응기(plasma reactor) 내에 주입하여 형성된 플라즈마를 이용하여 형성한다.
상기 암모니아 플라즈마는 상기 플라즈마 반응기에 200∼400W의 고주파 RF 전력을 인가하여 형성하고, 상기 플라즈마 반응기 내부의 온도는 400℃를 유지하며, 산화 버퍼층이 형성된 상기 결과물을 질화시키는 상기 단계는 50∼150초 동안 실시하는 것이 바람직하다. 또한, 상기 산화 버퍼층은 불순물이 도우프되거나 도우프되지 않은 다결정 실리콘 또는 비정질 실리콘으로 형성하고, 상기 산화 방지막은 실리콘 질화물로 형성한다.
상기 산화 방지막 형성하는 단계 후,
소자 분리 영역 상부에 적층된 옥시나이트라이드막 및 산화 방지막 제거하는 단계 ; 및
상기 옥시나이트라이드막 및 산화 방지막이 식각되어 그 표면이 노출된 상기 기판을 선택적으로 산화시키는 단계를 더 구비할 수 있다.
상기 목적을 달성하기 위하여 본 발명은 또한,
반도체 기판 상에 패드 산화막을 형성하는 단계 ;
상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ;
산화 버퍼층이 형성된 상기 결과물 상에 질소 이온을 주입하여 상기 결과물의 표면에 옥시나이트라이드막을 형성하는 단계 ; 및
옥시나이트라이드막이 형성된 상기 결과물 상에 산화 방지막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
여기에서, 상기 질소 이온은 100KeV 이하의 이온 주입 에너지와 1E15 ions/㎠ 이상의 도우즈량으로 주입하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명은 또한,
반도체 기판 상에 패드 산화막을 형성하는 단계 ;
상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ;
산화 버퍼층이 형성된 상기 결과물을 암모니아 가스 분위기의 챔버에서 어닐링함으로써, 상기 결과물의 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성하는 단계 ; 및
옥시나이트라이드막이 형성된 상기 결과물 상에 산화 방지막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
여기서, 상기 암모니아 가스 분위기에서 실시하는 상기 어닐링은 상기 산화 방지막을 형성하는 장비와 동일 장비에서 실시하고, 상기 산화 방지막은 LPCVD 장비에서 형성하며, 상기 암모니아 가스 분위기에서의 어닐링은 700∼900℃ 온도에서 30분 이상 실시하는 것이 바람직하다.
한편, 상기 산화 방지막 형성하는 단계 후,
소자 분리 영역 상부의 상기 옥시나이트라이드막 및 산화 방지막을 제거하는 단계 ;
상기 옥시나이트라이드막 및 산화 방지막이 식각되어 표면이 노출된 상기 기판을 선택적으로 산화시키는 단계를 더 구비할 수 있다.
상기 목적을 달성하기 위하여 본 발명은 또한,
반도체 기판 상에 패드 산화막을 형성하는 단계 ;
상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ;
산화 버퍼층이 형성된 상기 결과물 상에 산화 방지막을 형성하는 단계 ; 및
산화 방지막이 형성된 상기 결과물을 고온 열처리하여 상기 산화 버퍼층과 산화 방지막의 계면에 옥시나이트라이드막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
여기에서, 상기 열처리는 1000℃ 이상의 고온의 질소 분위기에서 실시하는 것이 바람직하다.
따라서, 산화 방지막 형성전 산화 버퍼층 상에 존재하는 자연 산화막을 질화시킴으로써 소자 분리 형성을 위한 산화 공정시 자연 산화막에 의해 형성되는 이차 버즈 빅을 억제할 수 있으며, 상기 방법은 64Mb 디램급 이상의 미세 패턴 형성이 필요한 집적회로에 적용 가능하다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하고자 한다.
[실시예 1]
제1a도 내지 제2c도는 본 발명에 따른 SEPOX 방법의 실시예 1를 설명하기 위해 도시한 단면도이다.
제2a도는 산화 버퍼층(14)을 형성하는 단계를 도시한다.
반도체 기판(10) 상에 통상의 열산화 공정을 이용하여 얇은 패드 산화막(12)을 형성한 다음, 상기 패드 산화막(12) 상에 예컨대 다결정 실리콘 또는 비정질 실리콘을 저압화학기상증착법(Low Pressure Chmical Vapor Deposition, 이하 LPCVD라 한다)으로 증착하여 산화 버퍼층(14)을 형성한다.
여기에서, 상기 패드 산화막(12)은 100Å∼200Å의 두께로 형성하고, 상기 산화 버퍼층(14)은 불순물이 도우프되거나 도우프되지 않은 다결정 실리콘 또는 비정질 실리콘을 사용하여 700Å∼900Å의 두께로, 바람직하게는 700Å의 두께로 형성한다.
제2b도는 산화 버퍼층(14)이 형성된 결과물을 질화시키는 단계를 도시한다.
상기 산화 버퍼층(14) 상에 형성되어 있는 자연 산화막(native oxide, 도시되지 않음)을 제거하기 위해, 산화 버퍼층(14)이 형성된 상기 결과물의 표면을 질소가 함유된 플라즈마에 노출시켜 상기 산화 버퍼층(14) 표면에 형성된 자연 산화막을 질화시킨다.
여기에서, 상기 질소가 함유된 플라즈마는 질소가 함유된 가스, 예컨대 암모니아 가스(NH3)를 플라즈마 반응기(plasma reactor)에 주입하고 상기 플라즈마 반응기에 200∼400W의 고주파 RF 전력을 인가하여 발생되는 암모니아 플라즈마를 이용할 수 있다. 상기 플라즈마 반응기는 400℃ 정도의 온도를 유지하는 것이 바람직하다.
상기 질화 처리를 통해 상기 산화 버퍼층(14) 상에 자연적으로 형성된 자연 산화막은 상기 암모니아 플라즈마에 질소와 반응하고, 상기 결과물의 표면에는 얇은 옥시나이트라이드막(oxynitride, SiON, 16)이 형성된다.
한편, 상기 질화 처리는 바람직하게는 50∼150초 정도 실시하고, 더욱 바람직하게는 100초 내외로 실시한다.
제2c도는 옥시나이트라이드막 및 산화 방지막(16 및 18)을 식각하는 단계를 도시한다.
플라즈마 질화 처리에 의해 옥시나이트라이드막(16)이 형성된 상기 결과물 상에 예컨대 실리콘 질화물을 증착하여 산화 방지막(18)을 형성하고, 상기 산화 방지막(18) 상에 포토레지스트를 도포한 다음 패터닝하여 포토레지스트 패턴(도시되지 않음)을 형성한다. 계속해서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화 버퍼층(14) 상에 적층되어 있는 옥시나이트라이드막(16) 및 산화 방지막(18)을 부분적으로 식각함으로써 소자 분리 영역 상에 형성된 상기 산화 버퍼층(14)을 노출시킨다.
여기에서, 상기 산화 방지막(18)은 예컨대 LPCVD 방법을 이용하여 1500Å∼2000Å의 두께로, 바람직하게는 1500Å의 두께로 형성할 수 있다.
제2d도는 필드 산화막(20)을 형성하는 단계를 도시한다.
옥시나이트라이드막(16) 및 산화 방지막(18)의 식각되어 노출된 상기 기판을 통상의 열산화 공정을 이용하여 선택적으로 산화시켜 소자 분리 영역에 필드 산화막(20)을 형성한다.
제2e도는 산화 방지막(18), 옥시나이트라이드막(16), 및 산화 버퍼층(14)을 제거하는 단계를 도시한다.
액티브 영역 상부에 형성되어 있는 상기 산화 방지막(18), 옥시나이트라이드막(16), 및 산화 버퍼층(14)을 차례로 제거하여 반도체 기판 상에 소자 분리 영역을 완성한다.
상기 실시예 1에 의하면, 산화 버퍼층의 표면을 질소가 함유된 플라즈마에 노출시킴으로써 산화 버퍼층 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성한다. 따라서, 종래 산화 버퍼층(14)과 산화 방지막(18)의 계면에서 자연 산화막으로 인해 발생되던 이차 버즈 빅을 억제할 수 있다.
[실시예 2]
본 발명의 실시예 2는 상기 실시예 1에서 산화 버퍼층의 표면을 암모니아 플라즈마를 이용하여 질화시키는 대신에 상기 산화 버퍼층(14)에 질소 이온을 주입하는 것을 제외하고는 상기 실시예 1와 동일한 방법으로 진행한다. 상기 실시예 1를 설명하기 위해 도시된 도면(제2a도 내지 제2e도)을 참조하여 본 발명의 제2 실시예를 설명한다.
반도체 기판(10) 상에 패드 산화막(12) 및 산화 버퍼층(14)을 상기 실시예 1에서와 마찬가지로 형성한 다음(제2a도 참조), 산화 버퍼층(14)이 형성된 상기 결과물 상에 질소 이온을, 예컨대 100KeV 이하의 이온 주입 에너지와 1E15 ions/㎠ 이상의 도우즈량으로 이온 주입함으로써 상기 산화 버퍼층(14)의 표면에 질화막(SiN, 16)을 형성한다(제2b도 참조). 이후의 공정(제2c도 내지 제2e도)은 상기 실시예 1와 동일하게 진행한다.
상기 실시예 2에 의하면, 산화 버퍼층(14)에 주입된 질소 이온에 의해 상기 산화 버퍼층(14) 상부에 형성되어 있는 자연 산화막이 SiN 구조의 질화막으로 전환되고 이후의 필드 산화 공정시 산소 이온의 측면 침투를 방해한다. 따라서, 산화 버퍼층(14)과 산화 방지막(18)의 계면에 산소 이온의 측면 확산에 의해 발생되던 이차 버즈 빅을 억제할 수 있다.
[실시예 3]
본 발명의 실시예 3은 상기 실시예 1에서 산화 버퍼층의 표면을 암모니아 플라즈마를 이용하여 질화시키는 대신에 산화 버퍼층이 형성된 상기 결과물을 질소가 함유된 가스 분위기에서 어닐링(annealing)하는 것을 제외하고는 상기 실시예 1와 동일한 방법으로 진행한다. 상기 실시예 1를 설명하기 위해 도시된 도면(제2a도 내지 제2e도)을 참조하여 본 발명의 실시예 3를 설명한다.
반도체 기판(10) 상에 패드 산화막(12) 및 산화 버퍼층(16)을 상기 실시예 1에서와 마찬가지로 형성한 다음(제2a도 참조), 산화 버퍼층(14)이 형성된 상기 결과물을 산화 방지막(18)을 형성하는 챔버와 동일한 챔버에서, 예컨대 질소가 함유된 가스 분위기의 LPCVD 챔버내에서 적정시간 어닐링함으로써 상기 산화 버퍼층(14)의 표면에 형성된 자연 산화막에 질소 성분을 확산시켜 상기 자연 산화막을 SiON 구조의 옥시나이트라이드막(16)으로 전환시킨다.(제2b도 참조). 여기에서 상기 어닐링은 700℃∼900℃의 온도에서 30분 이상 실시하는 것이 바람직하다. 이후의 공정(제2c도 내지 제2e도)은 상기 실시예 1와 동일하게 진행한다.
상기 실시예 3에 의하면, 상기 질소 분위기에서의 어닐링에 의해 상기 산화 버퍼층(14)의 표면에 형성되어 있는 자연 산화막이 SiON 구조의 옥시나이트라이드막으로 전환되어 이후의 필드 산화 공정시 산소 이온의 측면 침투를 방해한다. 따라서, 산화 버퍼층(14)과 산화 방지막(18)의 계면에 존재하는 자연 산화막으로 인해 발생되던 산소 이온의 측면 확산 및 이차 버즈 빅을 억제할 수 있다.
[실시예 4]
본 발명의 실시예 4는 상기 실시예 1에서 산화 버퍼층의 표면을 암모니아 플라즈마를 이용하여 질화시키는 대신에 산화 버퍼층 및 산화 방지막을 차례로 적층한 다음, 질소 분위기에서 고온 열처리를 실시하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 진행한다. 제2a도 내지 제3도를 참조하여 본 발명의 실시예 4를 설명한다.
반도체 기판(10) 상에 패드 산화막(12) 및 산화 버퍼층(16)을 상기 실시예 1에서와 마찬가지로 형성한 다음(제2a도 참조), 상기 산화 버퍼층(14) 상에 산화 방지막(18)을 형성한다(제3도 참조). 이어서, 산화 방지막(18)이 형성된 상기 결과물을 질소 가스 분위기에서, 예컨대 1000℃ 이상의 고온에서 열처리한다. 상기 고온 열처리에 의해 상기 산화 방지막(SiN, 18)을 구성하는 질소 이온이 상기 산화 버퍼층(14)과 산화 방지막(18)의 계면에 형성된 자연 산화막 내로 확산되어 상기 자연 산화막을 SiON 구조의 옥시나이트라이드막으로 전환시킨다.
이후의 공정(제2c도 내지 제2e도)은 상기 실시예 1과 동일하게 진행한다.
상기 실시예 4에 의하면, 상기 질소 분위기에서의 고온 어닐링에 의해 상기 산화 버퍼층(14)과 산화 방지막(18)의 계면에 형성되어 있는 자연 산화막이 SiON 구조의 옥시나이트라이드막으로 전환되어 이후의 필드 산화 공정시 산소 이온의 측면 침투를 방해한다. 따라서, 산화 버퍼층(14)과 산화 방지막(18)의 계면에서 산소 이온의 측면 확산에 의해 발생되던 이차 버즈 빅을 억제할 수 있다.
제4a도 및 제4b도는 종래 및 본 발명의 방법에 따라 형성된 필드 산화막을 보여주는 SEM 사진으로써, 종래 방법에서는 이차 버즈 빅 현상이 필드 산화막과 필드 산화막 사이에 길게 나타남을 알 수 있으며(제4a도 참조), 자연 산화막을 질화시키는 본 발명의 방법(실시예 1의 방법에 의해 형성됨)에서는 이차 버즈 빅 현상이 거의 발생되지 않음을 알 수 있다.
상술한 바와 같이 본 발명에 따르면, 복잡한 공정의 추가 없이 종래의 SEPOX 소자 분리 방법에서 발생되는 산화 버퍼층과 산화 방지막의 계면의 이차 버즈 빅의 발생을 억제할 수 있으므로 고집적 소자에서 신뢰성 있는 소자 분리가 가능하다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (14)

  1. 반도체 기판 상에 패드 산화막을 형성하는 단계 ; 상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ; 산화 버퍼층이 형성된 상기 결과물의 표면을 질소가 함유된 플라즈마에 노출시킴으로써, 상기 산화 버퍼층 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성하는 단계 ; 및 상기 옥시나이트라이드막 상에 산화 방지막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  2. 제1항에 있어서, 상기 질소가 함유된 플라즈마는, 질소가 함유된 가스를 플라즈마 반응기(plasma reactor) 내에 주입하여 형성된 플라즈마를 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  3. 제2항에 있어서, 상기 플라즈마는 상기 플라즈마 반응기에 200∼400W의 고주파 RF 전력을 인가하여 형성된 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  4. 제2항에 있어서, 상기 플라즈마 반응기 내부의 온도는 400℃를 유지하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  5. 제1항에 있어서, 산화 버퍼층 표면을 질화시키는 상기 단계는 50∼150초 동안 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  6. 제1항에 있어서, 상기 산화 버퍼층은 불순물이 도우프되거나 도우프되지 않은 다결정 실리콘 또는 비정질 실리콘으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  7. 제1항에 있어서, 상기 산화 방지막은 실리콘 질화물로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  8. 제1항에 있어서, 상기 산화 방지막 형성하는 단계 후, 소자 분리 영역 상부에 적층된 옥시나이트라이드막 및 산화 방지막 제거하는 단계 ; 및 상기 옥시나이트라이드막 및 산화 방지막이 식각되어 그 표면이 노출된 상기 기판을 선택적으로 산화시키는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  9. 반도체 기판 상에 패드 산화막을 형성하는 단계 ; 상기 패드 산화막 상에 산화 버퍼층을 형성하는 단계 ; 산화 버퍼층이 형성된 상기 결과물을 질소가 함유된 가스 분위기의 챔버에서 어닐링함으로써, 상기 결과물의 표면에 형성된 자연 산화막을 질화시켜 옥시나이트라이드막을 형성하는 단계 ; 및 옥시나이트라이드막이 형성된 상기 결과물 상에 산화 방지막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  10. 제9항에 있어서, 암모니아 가스 분위기에서 실시하는 상기 어닐링은 상기 산화 방지막을 형성하는 장비와 동일 장비에서 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  11. 제9항에 있어서, 상기 산화 방지막은 LPCVD 장비에서 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  12. 제9항에 있어서, 상기 암모니아 가스 분위기에서의 어닐링은 700∼900℃ 온도에서 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  13. 제9항에 있어서, 상기 암모니아 가스 분위기에서의 어닐링은 30분 이상 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  14. 제9항에 있어서, 상기 산화 방지막 형성하는 단계 후, 소자 분리 영역 상부의 상기 옥시나이트라이드막 및 산화 방지막을 제거하는 단계 ; 상기 옥시나이트라이드막 및 산화 방지막이 식각되어 표면이 노출된 상기 기판을 선택적으로 산화시키는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
KR1019950016896A 1995-06-22 1995-06-22 반도체 장치의 소자분리 방법 Expired - Fee Related KR0176155B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950016896A KR0176155B1 (ko) 1995-06-22 1995-06-22 반도체 장치의 소자분리 방법
JP8168378A JPH098023A (ja) 1995-06-22 1996-06-07 半導体素子の分離方法
US08/665,294 US5677234A (en) 1995-06-22 1996-06-18 Methods of forming isolated semiconductor device active regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016896A KR0176155B1 (ko) 1995-06-22 1995-06-22 반도체 장치의 소자분리 방법

Publications (2)

Publication Number Publication Date
KR970003794A KR970003794A (ko) 1997-01-29
KR0176155B1 true KR0176155B1 (ko) 1999-04-15

Family

ID=19417893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016896A Expired - Fee Related KR0176155B1 (ko) 1995-06-22 1995-06-22 반도체 장치의 소자분리 방법

Country Status (3)

Country Link
US (1) US5677234A (ko)
JP (1) JPH098023A (ko)
KR (1) KR0176155B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458851B1 (ko) * 1997-08-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의소자분리방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747357A (en) * 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
US5972746A (en) * 1996-10-08 1999-10-26 Mosel Vitelic, Inc. Method for manufacturing semiconductor devices using double-charged implantation
US6020274A (en) * 1997-01-21 2000-02-01 Advanced Micro Devices, Inc. Method and system for using N2 plasma treatment to eliminate the outgassing defects at the interface of a stop layer and an oxide layer
US6100160A (en) * 1998-02-17 2000-08-08 Texas Instruments Incorporated Oxide etch barrier formed by nitridation
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6096613A (en) * 1998-06-26 2000-08-01 Acer Semiconductor Manufacturing Inc. Method for poly-buffered locos without pitting formation
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6194288B1 (en) 1999-01-04 2001-02-27 Taiwan Semiconductor Manufacturing Company Implant N2 into a pad oxide film to mask the active region and grow field oxide without Si3N4 film
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US7049246B1 (en) * 2000-05-19 2006-05-23 Newport Fab, Llc Method for selective fabrication of high capacitance density areas in a low dielectric constant material
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
TWI247432B (en) * 2004-12-03 2006-01-11 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor and poly-silicon layer
US7625783B2 (en) * 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR100902595B1 (ko) * 2007-09-19 2009-06-11 주식회사 동부하이텍 씨모스 이미지 센서 및 그 제조 방법
KR101079203B1 (ko) * 2009-09-28 2011-11-03 주식회사 하이닉스반도체 반도체 장치의 게이트 패턴 및 그의 제조 방법
CN115602537B (zh) * 2021-07-08 2026-03-03 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206824A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 素子分離領域の形成方法
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법
KR970003893B1 (ko) * 1993-10-25 1997-03-22 삼성전자 주식회사 반도체 장치의 소자 분리 방법
JPH0851105A (ja) * 1994-05-31 1996-02-20 Samsung Electron Co Ltd 半導体装置の素子分離膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458851B1 (ko) * 1997-08-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의소자분리방법

Also Published As

Publication number Publication date
KR970003794A (ko) 1997-01-29
US5677234A (en) 1997-10-14
JPH098023A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
KR0176155B1 (ko) 반도체 장치의 소자분리 방법
US4897364A (en) Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
EP0631308B1 (en) Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US6080682A (en) Methodology for achieving dual gate oxide thicknesses
US8043916B2 (en) Method of fabricating semiconductor device having multiple gate insulating layer
US5447885A (en) Isolation method of semiconductor device
US6586293B1 (en) Semiconductor device and method of manufacturing the same
US6261972B1 (en) Dual gate oxide process for uniform oxide thickness
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
KR100444918B1 (ko) 반도체 장치의 제조 방법
US5612247A (en) Method for fabricating isolation region for a semiconductor device
KR950005464B1 (ko) 반도체장치의 제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR100336567B1 (ko) 반도체장치의소자분리방법
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
JPH07176742A (ja) 半導体装置の製造方法及び半導体装置
KR950002191B1 (ko) 반도체장치의 제조방법
KR930006731B1 (ko) 반도체장치의 소자 분리방법
KR0138324B1 (ko) 소자분리막 형성방법
KR0143579B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
JPH0590254A (ja) 半導体装置の製造方法
JPH08195489A (ja) Ｍｏｓ型半導体装置の製造方法
KR100213245B1 (ko) 반도체 장치의 소자 분리 방법
KR100418299B1 (ko) 반도체소자의필드산화막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101113

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101113

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000