KR100262017B1 - 셀 제조방법 - Google Patents

셀 제조방법 Download PDF

Info

Publication number
KR100262017B1
KR100262017B1 KR1019980003780A KR19980003780A KR100262017B1 KR 100262017 B1 KR100262017 B1 KR 100262017B1 KR 1019980003780 A KR1019980003780 A KR 1019980003780A KR 19980003780 A KR19980003780 A KR 19980003780A KR 100262017 B1 KR100262017 B1 KR 100262017B1
Authority
KR
South Korea
Prior art keywords
insulating film
insulating
forming
semiconductor substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980003780A
Other languages
English (en)
Other versions
KR19990069493A (ko
Inventor
곽종석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980003780A priority Critical patent/KR100262017B1/ko
Publication of KR19990069493A publication Critical patent/KR19990069493A/ko
Application granted granted Critical
Publication of KR100262017B1 publication Critical patent/KR100262017B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자가 고집적화됨에 따라 동일 면적 하에서 보다 많은 셀을 제조하기에 적당한 셀 제조방법에 관한 것으로, 반도체기판에 일정간격으로 제 1절연막을 형성하는 공정과, 제 1절연막 측면에 절연 측벽을 형성하는 공정과, 절연 측벽을 포함한 제 1절연막 측면에 잔류되도록 제 2절연막을 형성하는 공정과, 절연 측벽을 제거하는 공정과, 제 1절연막과 제 2절연막을 마스크로 반도체기판에 매립이온층을 형성하는 공정과, 제 1절연막과 제 2절연막을 마스크로 반도체기판을 선택산화시킴으로써 매립이온층 내에 제 3절연막을 형성하는 공정과, 제 1절연막과 상기 제 2절연막을 제거하는 공정을 포함한 것을 특징으로 한다.
따라서, 본 발명에서는 절연 측벽을 이용함으로써 미세패턴의 매립이온층을 형성시킬 수 있다. 따라서, 동일 면적 하에서 많은 셀을 형성할 수 있으므로 그에 따라 반도체 칩의 집적도를 향상시킬 수 있는 잇점이 있다.

Description

셀 제조방법
본 발명은 마스크 롬(ROM: Read Only Memory) 제조방법에 관한 것으로, 특히, 반도체 소자가 고집적화됨에 따른 면적축소에 의해 동일 면적 하에서 보다 많은 셀을 제조하기에 적당한 셀 제조방법에 관한 것이다.
도 1a 및 1b 은 종래기술에 따른 셀 제조공정도이다.
도 1a 와 같이, 반도체기판(100)에 질화실리콘을 형성한다.
이 공정은 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 성장시킨다. 여기에서, 질화실리콘(232)은 필드영역의 산화막 성장 시에 액티브영역의 산화막 성장을 차단하는 층으로서의 역할을 하게 된다.
이 때, 도면에는 도시되지 않았지만, 반도체기판(100)과 절연막(102) 사이에는 통상적으로 패드산화막이 개재된다. 이 패드산화막 제조는 산화막 생성로에 기판을 넣고 산소가스를 주입하게 되면, 기판의 실리콘 성분과 산소성분이 결합하여 실리콘 산화막인 SiO2층이 형성된다. 이와 같이 처음에 기판 상에 산화막을 형성시키는 이유는 이 후 공정인 질화실리콘 성장 시에 질화실리콘에 의한 실리콘 기판 표면의 결점결함이 유발되는 현상을 정지하기 위한 것으로, 이 패드산화막은 실리콘기판과 질화실리콘 사이에서 완충역할을 한다.
다음에, 질화실리콘 상에 포토레지스트를 도포한 후, 노광 및 현상하여 필드영역이 노출되도록 패터닝된 마스크패턴(104)을 형성한다.
이 마스크패턴(104)을 이온 블로킹 마스크로 하여 고농도의 N 형 불순물이온을 주입하여 반도체기판(100)에 매립이온층(116)을 형성한다. 이 매립이온층(116)은 이 후의 공정에서 소오스/드레인으로 사용된다.
이 매립이온층(116)은 이 후에 비트라인으로 사용되며, NOR 형 셀 구조를 갖게 하여 데이타를 출력하는 데 시간이 적게 소요되어 속도가 빠르다.
도 1b 와 같이, 마스크패턴(104)을 마스크로 반도체기판(100)을 열산화 등의 방법을 이용하여 선택산화시킴으로써 매립이온층(116) 내에 필드산화막인 제 2절연막(118)을 형성한다.
그리고, 선택산화 시, 반도체기판(100)의 노출된 부위가 부풀어올라 제 2절연막인 필드산화막이 제조된다. 다음에, 마스크패턴(104)을 제거한다.
종래에는 포토레지스트 패턴을 이용하여 절연막을 제조하고, 이 절연막을 이용하여 이온주입방법으로 매립이온층을 형성하지만, 노광 특성 상 미세패턴 형성에는 한계가 있다. 따라서, 고집적적인 셀을 제조하기에 어려운 문제점이 있다.
상기의 문제점을 해결하고자, 본 발명의 목적은 동일면적 하에서 보다 많은 셀을 형성할 수 있는 셀 제조방법을 제공하려는 것이다.
본 발명의 셀 제조방법은 반도체기판에 일정간격으로 제 1절연막을 형성하는 공정과, 제 1절연막 측면에 절연 측벽을 형성하는 공정과, 절연 측벽을 포함한 제 1절연막 측면에 잔류되도록 제 2절연막을 형성하는 공정과, 절연 측벽을 제거하는 공정과, 제 1절연막과 제 2절연막을 마스크로 반도체기판에 매립이온층을 형성하는 공정과, 제 1절연막과 제 2절연막을 마스크로 반도체기판을 선택산화시킴으로써 매립이온층 내에 제 3절연막을 형성하는 공정과, 제 1절연막과 상기 제 2절연막을 제거하는 공정을 포함한 것을 특징으로 한다.
도 1a 및 1b은 종래기술에 따른 셀 제조공정도.
도 2a 및 도 2d 는 본 발명에 따른 셀 제조공정도.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판 102, 210, 212, 214. 절연막
116, 216. 매립이온층 118, 218. 필드산화막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2d 는 본 발명의 셀 제조공정도이다.
도 2a 와 같이, 반도체기판(200)상에 HLD(High temperature Low pressure Dieletric)방법을 이용하여 산화실리콘을 증착하는 데, 이 HLD 방법은 스텝커버리지가 우수한 장점을 갖는다. 이 후, 산화실리콘을 소정간격으로 패터닝시킴으로써 제 1절연막(210)을 형성한다.
그리고, 반도체기판(200)에 제 1절연막(210)을 덮도록 질화실리콘을 증착한 후, 에치백하여 제 1절연막(210) 측면에 절연 측벽(212)을 형성한다. 이 질화실리콘 증착은 LPCVD(Low Pressure Chemical Vapor Deposition)방법을 이용한다.
도 2b 와 같이, 절연 측벽(212)을 포함한 제 1절연막(210)을 마스크로 열산화시킴으로써 절연 측벽(212)을 포함한 제 1절연막(210) 사이의 반도체기판(200) 표면에 제 2절연막(214)을 형성한다.
도 2c 와 같이, 절연 측벽(212)을 제거한다.
이 후, 제 1절연막(210) 및 제 2절연막(214)을 이온 블로킹 마스크로 이용하여 반도체기판(200)에 불순물이온을 주입함으로써 매립이온층(216)을 형성한다.
여기에서, 매립이온층(216)은 절연 측벽(212)을 제거한 부위에 형성되므로, 동일 면적 하에서 많은 셀을 형성할 수 있 수 있다. 그러나, 상술한 매립이온층 형성을 위한 이온주입 공정으로 인해 절연 측벽(212)을 포함한 제 1절연막(210) 사이의 반도체기판(200)은 손상을 받게되어 실리콘 격자구조가 일부 파괴된다.
도 2d 와 같이, 제 1절연막(210)과 제 2절연막(214)을 마스크로 반도체기판(200)을 선택산화시키어 제 3절연막(218)을 형성한다.
즉, 상술한 이온주입 공정으로 인해 손상받은 부위의 반도체기판(200)에는 기판의 실리콘성분과 선택산화 시에 공급된 산소성분이 서로 반응함으로써 제 3절연막(218)이 형성된다.
이 때, 제 3절연막(218)은 500 ∼ 1,000Å 두께범위로 형성되도록 한다. 그리고, 산화공정 시 가해지는 열로 인하여 매립이온층(218)은 도면에서 보듯이, 제 1절연막(210) 및 제 2절연막(214) 하부 측면으로 확산된다.
이 후, 제 1절연막(210)과 제 2절연막(214)을 제거한다.
상술한 바와 같이, 본 발명은 단순히 포토레지스트 패턴을 이용하여 절연막을 제조하고, 이 절연막을 이용하여 이온주입방법으로 매립이온층을 형성하는 방법에 비해, 상술한 절연막 측면에 절연 측벽을 형성한 후, 이 절연 측벽을 제거한 부위에 이온주입함으로써 이 후에 소오스/드레인으로 사용될 매립이온층을 형성한다.
본 발명의 절연 측벽을 이용할 경우에는 동일 면적 하에서 형성되는 매립이온층의 집적도가 향상된다. 따라서, 본 발명에서는 미세패턴 형성이 가능하여 동일 면적 하에서 많은 셀을 제조할 수 있다.
본 발명에서는 절연 측벽을 이용함으로써 미세패턴의 매립이온층을 형성시킬 수 있다. 따라서, 동일 면적 하에서 많은 셀을 형성할 수 있으므로 반도체 칩의 집적도를 향상시킬 수 있는 잇점이 있다.

Claims (3)

  1. 반도체기판에 일정간격으로 제 1절연막을 형성하는 공정과,
    상기 제 1절연막 측면에 절연 측벽을 형성하는 공정과,
    상기 절연 측벽을 포함한 제 1절연막 측면에 잔류되도록 제 2절연막을 형성하는 공정과,
    상기 절연 측벽을 제거하는 공정과,
    상기 제 1절연막과 상기 제 2절연막을 마스크로 상기 반도체기판에 매립이온층을 형성하는 공정과,
    상기 제 1절연막과 상기 제 2절연막을 마스크로 상기 반도체기판을 선택산화시킴으로써 상기 매립이온층 내에 제 3절연막을 형성하는 공정과,
    상기 제 1절연막과 상기 제 2절연막을 제거하는 공정을 포함한 셀 제조방법.
  2. 청구항 1에 있어서,
    상기 절연 측벽은 질화실리콘을 이용한 것이 특징인 셀 제조방법.
  3. 청구항 1에 있어서,
    상기 제 3절연막은 500 ∼ 1,000Å 두께범위로 형성한 것이 특징인 셀 제조방법.
KR1019980003780A 1998-02-10 1998-02-10 셀 제조방법 Expired - Fee Related KR100262017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003780A KR100262017B1 (ko) 1998-02-10 1998-02-10 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003780A KR100262017B1 (ko) 1998-02-10 1998-02-10 셀 제조방법

Publications (2)

Publication Number Publication Date
KR19990069493A KR19990069493A (ko) 1999-09-06
KR100262017B1 true KR100262017B1 (ko) 2000-07-15

Family

ID=19532783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003780A Expired - Fee Related KR100262017B1 (ko) 1998-02-10 1998-02-10 셀 제조방법

Country Status (1)

Country Link
KR (1) KR100262017B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421658B1 (ko) * 2001-12-31 2004-03-11 동부전자 주식회사 플랫 롬에서 비.엔(ｂｎ) 정션 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421658B1 (ko) * 2001-12-31 2004-03-11 동부전자 주식회사 플랫 롬에서 비.엔(ｂｎ) 정션 형성 방법

Also Published As

Publication number Publication date
KR19990069493A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100295929B1 (ko) 트렌치격리부형성및반도체디바이스제조방법
JPH05102427A (ja) 半導体記憶素子の製造方法
KR100345364B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100262017B1 (ko) 셀 제조방법
KR0179831B1 (ko) 반도체 소자의 웰 형성방법
KR100246691B1 (ko) 반도체 장치 제조 방법
KR100223736B1 (ko) 반도체 소자 제조 방법
US5994737A (en) Semiconductor device with bird's beak
KR100223277B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100267010B1 (ko) 반도체 장치의 제조 방법
US6169035B1 (en) Method of local oxidation using etchant and oxidizer
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
KR0172552B1 (ko) 반도체 소자의 제조방법
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법
KR0158943B1 (ko) 반도체 소자의 소자분리 절연막 형성방법
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
JPH0210729A (ja) フィールド絶縁膜の形成方法
KR100702309B1 (ko) 메모리 소자의 제조 방법
KR20030049851A (ko) 반도체 소자의 격리영역 형성방법
KR970003780A (ko) 반도체소자의 소자분리 산화막 제조방법
JPS59103357A (ja) 半導体装置の製造方法
KR19990026599A (ko) 반도체 메모리 장치용 소자분리막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100426

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100426

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000