KR100383003B1 - 멀티-핑거구조의 ｅｓｄ 보호회로 - Google Patents

Abstract

본 발명은 NMOS트랜지스터의 멀티-핑거구조를 이용하여 ESD보호뢰로를 설계할 때 2개의 게이트만이 하나의 액티브영역상에 형성된 NMOS트랜지스터를 병렬로 접속하여 모든 게이트핑거가 균일하게 기생 npn바이폴라 동작을 수행할 수 있도록 한다. 또한, 본 발명은 액티브영역사이에 n+ 또는 p+액티브영역을 배치하여 Vcc 또는 Vss 레퍼런스 ESD펄스를 더욱 효과적으로 방출한다.

Description

멀티-핑거구조의 ＥＳＤ 보호회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT HAVING MULTI-FINGER STRUCTURE}

본 발명은 ESD(Electrostatic discharge)보호회로에 관한 것으로서, 특히 멀티-핑거(Multi-Finger)구조를 갖는 MOS 타입의 ESD보호회로에 관한 것이다.

일반적으로 ESD특성은 ESD보호회로를 구성하고 있는 MOS트랜지스터가 외부로부터 입력된 ESD펄스를 어떻게 적절히 외부로 방출할 수 있는지에 의해 좌우된다. 따라서, 충분한 ESD펄스를 방출시키기 위하여 일반적으로 ESD보호회로는 하나의 액티브상에 다수의 게이트를 연속적으로 배치시키느 멀티-핑거(Multi-Finger)구조를 갖는다.

도 1은 종래 멀티-핑거구조의 ESD보호회로의 레이아웃이다.

100은 액티브영역(Active region)이고, 101은 n+타입의 소스영역이며, 102는 n+타입의 드레인영역이다. 또한, 103은 게이트이고, 104는 콘텍(contact)이며, 105는 벌크(기판) 바이어스용인 p+타입의 액티브영역이다.

도 1에 도시된 바와같이, 멀티-핑거 NMOS트랜지스터구조는 하나의 액티브영역(100)상에 다수의 게이트(게이트 핑거)(103)가 멀티-핑거로 연속하여 배치되며, 게이트(103)의 좌우에는 소스영역(101) 및 드레인영역(102)이 대칭적으로 배치된다.

이때, 드레인영역(102)은 입력 또는 출력패드에 접속되고, 소스영역(101)과 액티브영역(105)은 접지(Vss)에 접속된다. 그리고, 게이트(103)는 접지(Vss)에 접속되는데 해당 NMOS트랜지스터가 풀-다운 트랜지스터로 사용될 경우에는 풀-다운 인버터의 출력에 접속된다.

입/출력 패드를 통하여 Vcc 레퍼런스(reference)로서 양(+)의 ESD펄스가 인가되면 해당 ESD펄스는 소스영역(101)의 n+접합(Junction)과 드레인영역(102)의 n+접합(Jnction)간의 기생 npn 바이폴라 동작에 의해 방출된다.

반면에, 입/출력 패드를 통하여 Vss 레퍼런스로서 음(-)의 ESD펄스가 인가되면, 해당 ESD펄스는 드레인영역(102)의 n+접합과 액티브영역(105)의 p+접합사이의 순방향 np다이오드 동작에 의해 방출된다.

그리고, 도 1에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로는 도 2에 도시되어 있다.

상술한 바와같이 입/출력 패드로 Vcc 레퍼런스 ESD펄스가 인가되면 NMOS트랜지스터는 소스영역의 n+접합과 드레인영역의 n+접합간의 npn 바이폴라 동작을 통하여 ESD펄스를 방출한다.

그런데, 전형적인 멀티-핑거 NMOS트랜지스터 구조에서는 ESD펄스 인가시 일부 게이트 핑거가 턴온되지 않을 수 있다. 그 결과, 모든 게이트 핑거들에 대하여 균일한 npn바이폴라 동작이 이루어지지 않고 일부 게이트 핑거에 대한 기생 npn바이폴라 동작만이 국지적으로 일어나게 되어, 다른 게이트 핑거가 기생 npn 바이폴라동작을 하지 못하게 된다. 이러한 현상은 멀티-핑거 NMOS트랜지스터의 수가 증가될수록 더욱 심화되기 때문에 종래의 ESD 보호회로는 설계한대로 ESD 보호성능을 발휘하지 못하게 된다.

그리고, 입/출력 패드로 Vss 레퍼런스 ESD펄스가 인가되면 NMOS트랜지스터는 드레인영역의 n+접합과 액티브영역의 p+접합간의 순방향 np 다이오드동작을 통하여 ESD펄스를 방출한다. 그런데, 전형적인 멀티-핑거 NMOS트랜지스터 구조에서는 모든 드레인영역의 n+접합이 액티브영역의 p+접합에 대하여 균일한 저항을 가질 수 없기 때문에 종래의 ESD보호회로는 ESD펄스의 방출성능이 떨어지는 문제점이 있었다.

따라서, 본 발명의 목적은 멀티-핑거 NMOS트랜지스터구조의 ESD 보호회로에서 하나의 액티브영역상에 2개의 게이트만을 형성하여 ESD 보호성능을 향상시킬 수 있는 ESD보호회로를 제공하는데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 ESD보호회로는 NMOS트랜지스터의 멀티-핑거구조를 이용하여 ESD보호뢰로를 설계할 때 하나의 액티브상에 2개의 게이트만이 형성된 NMOS트랜지스터를 병렬로 접속하여 모든 게이트핑거가 균일하게 기생 npn바이폴라 동작을 수행할 수 있도록 한다. 또한, 본 발명은 액티브영역사이에 n+ 또는 p+액티브영역을 배치하여 Vcc 또는 Vss 레퍼런스 ESD펄스를 더욱 효과적으로 방출한다.

도 1은 종래의 멀티-핑거구조를 갖는 ESD 보호회로의 레이아웃.

도 2는 도 1에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로.

도 3은 본 발명에 따른 멀티-핑거 NMOS트랜지스터의 레이아웃을 나타낸 도면.

도 4는 도 3에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로.

*** 도면의 주요 부분에 대한 부호의 설명 ***

200,201 : 액티브 영역 202,205 : 드레인영역

203,204 : 게이트 206 : 소스영역

207 : 가드링

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.

도 3는 본 발명에 따른 ESD보호회로의 레이아웃이다.

도 3에 도시된 바와같이 본 발명에 따른 ESD보호회로는 하나의 액티브영역(200)상에 2개의 게이트(203),(204)를 형성하고, 액티브영역(200)의 양쪽 끝의 n+접합에 드레인영역(202),(205)들을 각각 형성한다.

또한, 두 게이트(203),(204)사이의 n+접합에는 소스영역(206)을 형성하고, 각 액티브영역(200)사이에는 소정 타입의(n+ 또는 p+)액티브영역)(201)이 배치된다. 또한, 멀티-핑거 NMOS트랜지스터의 외부에는 종래와 동일하게 가드링(guard ring)인 p+타입의 액티브영역(207)을 형성한다.

이때, 드레인영역(202),(205)들은 입력 또는 출력패드에 접속되고, 소스영역(206)은 접지(Vss)에 접속되며, 2개의 게이트(203),(204)는 접지(Vss) 또는 풀-다운 인버터의 출력(풀-다운 트랜지스터로 사용될 경우)에 접속된다. 또한, 액티브영역(200)사이에 형성된 n+액티브영역(201)은 Vcc에 접속된다(p+액티브영역일 경우는 Vss).

이와같이 구성된 본 발명에 따른 ESD보호회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.

① 각 액티브(200)사이에 n+액티브영역을 형성할 경우

입/출력 패드를 통하여 양(+)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)과 소스영역(206)의 n+접합(Junction)사이의 npn 바이폴라 동작을 통하여 방출되는 동시에 드레인영역(205)과 n+액티브영역(201)사이의 기생 npn바이폴라 동작에 의해 방출된다.

반면에 입/출력 패드를 통하여 음(-)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)의 n+접합과 액티브영역(207)의 p+접합사이의 np다이오드 동작을 통하여 방출된다.

② 각 액티브(200)사이에 p+액티브영역을 형성할 경우

입/출력 패드를 통하여 양(+)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)과 소스영역(206)의 n+접합(Junction)사이의 npn 바이폴라 동작을 통하여 방출된다.

반면에 입/출력 패드를 통하여 음(-)의 ESD펄스가 인가되면, 해당 ESD펄스는 드레인 영역(202)의 n+접합과 액티브영역(207)의 p+접합사이의 np다이오드 동작을 통하여 방출되는 동시에 드레인영역(202)과 p+액티브영역(201)사이의 순방향 np다이오드 동작에 의해 방출된다.

그리고, 도 3에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로는 도 4에 도시되어 있다.

상술한 바와같이 본 발명은 NMOS타입의 ESD보호회로를 설계할 때 모든 게이트 핑거가 균일하게 npn 바이폴라동작을 할 수 있도록 2개의 게이트만 하나의 액티브상에 형성한 후 상기 형태를 병렬로 구성한다. 또한, 본 발명은 각 액티브영역사이에 추가로 Vcc(또는 Vss)에 접속된 n+타입(또는 p+타입)의 액티브영역을 형성하여 ESD펄스를 효과적으로 방출한다.

또한, 본 발명은 하나의 액티브영역에 형성되는 게이트의 수를 2개로 한정하지 않으며, 하나의 액티브영역에 2개 이상의 게이트가 형성될 수도 있다.

그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.

상술한 바와같이, 본 발명은 종래와 같이 NMOS타입의 ESD보호회로를 설계할 때 하나의 액티브영역상에 모든 게이트를 형성하지 않고 하나의 액티브영역상에 2개의 게이트만을 형성한다. 따라서, 상기 NMOS타입의 ESD보호회로를 병렬로 연결하여 ESD보호회로를 구현할 때 본 발명은 각 드레인/소스간에 발생되는 기생 npn바이폴라 동작이 균일하게 유지할 수 있기 때문에 동일한 게이트핑거를 사용할 경우 종래보다 휠씬 우수한 ESD특성을 얻을 수 있는 효과가 있다.

또한, 본 발명은 2개의 게이트로 구성된 각 액티브영역사이에 n+접합(또는 P+접합)의 액티브영역을 추가로 형성하여 Vcc(또는 Vss)에 접속한다.

따라서, 본 발명은 패드에 연결되는 드레인영역의 n+접합과 추가 접속된 액티브영역의 n+접합사이의 기생 npn바이폴라 동작을 통하여 양의 ESD펄스를 효과적으로 방출할 수 있는 효과가 있다. 또한 본 발명은 패드에 연결되는 드레인영역의 n+접합과 추가 접속된 액티브영역의 p+접합사이의 기생 np다이오드동작을 통하여 음의 ESD펄스를 효과적으로 방출할 수 있는 효과가 있다.

Claims (14)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 반도체 기판과;

    상기 반도체 기판상에 분리 형성된 복수의 액티브 영역과'

    상기 각 액티브영역상에 형성된 2개의 게이트와;

    상기 각 액티브영역에서 양쪽 끝의 n+접합에 형성된 드레인영역과;

    상기 각 액티브영역에서 2개의 게이트사이에 형성된 소스영역과;

    상기 각 액티브영역사이에 형성된 소정 타입의 액티브영역으로 구성된 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
13. 제12항에 있어서, 상기 소정 타입의 액티브영역은

    Vcc에 접속되는 n+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
14. 제12항에 있어서, 상기 소정 타입의 액티브영역은

    Vss에 접속되는 P+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.