KR20110051160A - 딥 트렌치 라이너 제거 처리 - Google Patents

딥 트렌치 라이너 제거 처리 Download PDF

Info

Publication number
KR20110051160A
KR20110051160A KR1020100111090A KR20100111090A KR20110051160A KR 20110051160 A KR20110051160 A KR 20110051160A KR 1020100111090 A KR1020100111090 A KR 1020100111090A KR 20100111090 A KR20100111090 A KR 20100111090A KR 20110051160 A KR20110051160 A KR 20110051160A
Authority
KR
South Korea
Prior art keywords
liner
conformal
protective layer
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100111090A
Other languages
English (en)
Other versions
KR101713336B1 (ko
Inventor
빈 루옹
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110051160A publication Critical patent/KR20110051160A/ko
Application granted granted Critical
Publication of KR101713336B1 publication Critical patent/KR101713336B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

트렌치에 형성된 컨포멀 라이너의 잉여 부분이, 트렌치에서의 벌크 충전 재료에의 손상을 감소시키거나 최소화시키면서, 실질적으로 제거되는 라이너 제거 처리가 설명된다.

Description

딥 트렌치 라이너 제거 처리{DEEP TRENCH LINER REMOVAL PROCESS}
본 발명은 라이너(liner) 제거 처리에 관한 것이며, 보다 자세하게는, 트렌치(trench)에서의 벌크 충전 재료로의 손상을 감소하거나 최소화하면서, 트렌치에 형성된 컨포멀(conformal) 라이너의 잉여 부분을 실질적으로 제거하기 위한 라이너 제거 처리에 관한 것이다.
차세대 전자 장치에서 커패시터 유전체로서 사용하기 위하여 고 유전 상수(하이-k(high-k)) 재료가 바람직하다. 커패시터 유전체로서 사용되는 제1 하이-k 재료는 탄탈륨 산화물 및 알루미늄 산화물 재료였다. 현재, 게이트 유전체로서 하프늄계 유전체가 생산에 도입되는 것으로 예측되며, 이로써 현재의 실리콘 산화물과 실리콘 옥시니트라이드 재료들을 대체한다. 그러나, 현재의 하이-k 유전체 재료의 실제 집적화는, 현재 평가로는 다양한 문제점들을 겪는다. 예컨대, 커패시터 트렌치에서의 커패시터 유전체의 컨포멀 증착에 이어, 트렌치 외부로 및/또는 트렌치에서의 벌크 충전 재료를 너머 연장하는 커패시터 유전체의 임의의 잉여 부분을 제거하기 위한 에칭 처리를 수행할 때, 벌크 충전 재료에 바람직하지 않은 리세스(recess)가 형성된다. 바람직하지 않은 리세스의 형성은, 커패시터 유전체와 벌크 충전 재료 간의 불량한 에칭 선택도에 기인하여 발생한다.
본 발명은 라이너 제거 처리에 관한 것이며, 보다 자세하게는 트렌치에서의 벌크 충전 재료로의 손상을 감소하거나 최소화하면서, 트렌치에 형성된 컨포멀 라이너의 잉여 부분을 실질적으로 제거하기 위한 라이너 제거 처리에 관한 것이다.
일 실시예에 따라, 라이너 제거 처리를 설명한다. 라이너 제거 처리는, 기판에 트렌치를 형성하는 단계, 트렌치 내에 컨포멀 라이너를 증착시키는 단계, 및 트렌치를 벌크 충전 재료로 충전하는 단계를 포함한다. 또한, 라이너 제거 처리는, 벌크 충전 재료의 노출면 상에 보호층을 형성하고, 컨포멀 라이너를 에칭하는 것을 교대로 행함으로써, 컨포멀 라이너의 잉여 부분을 선택적으로 제거하는 단계를 포함한다.
다른 실시예에 따라, 라이너 제거 처리를 설명한다. 라이너 제거 처리는, 기판에 트렌치를 형성하는 단계, 트렌치 내에 컨포멀 하이-k 라이너를 증착시키는 단계, 및 트렌치를 폴리실리콘층으로 충전하는 단계를 포함한다. 또한, 라이너 제거 처리는, 트렌치에서의 폴리실리콘층의 노출면층을 산소 함유 플라즈마에 노출시킴으로써 트렌치에서의 폴리실리콘층의 노출면을 산화시키는 단계; 상기 산화에 이어, 할로겐 함유 가스를 갖는 처리 가스로 형성된 플라즈마를 사용하여 컨포멀 하이-k 라이너를 에칭하는 단계; 및 컨포멀 하이-k 라이너의 잉여 부분이 실질적으로 제거될 때까지, 상기 산화시키는 단계 및 상기 에칭하는 단계를 반복하는 단계를 행함으로써, 컨포멀 하이-k 라이너의 잉여 부분을 선택적으로 제거하는 단계를 포함한다.
본 발명의 라이너 제거 처리에 따르면, 트렌치에서의 벌크 충전 재료로의 손상을 감소하거나 최소화하면서, 트렌치에 형성된 컨포멀 라이너의 잉여 부분을 실질적으로 제거할 수 있다.
도 1a 내지 도 1e는 실시예에 따른 라이너 제거 처리의 개략도를 도시한다.
도 2는 다른 실시예에 따른 라이너 제거 처리를 수행하는 흐름도를 제공한다.
도 3은 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 4는 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 5는 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 6은 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 7은 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 8은 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
도 9는 다른 실시예에 따른 처리 시스템의 개략도를 도시한다.
다음 설명에서, 제한이 아닌 설명의 목적으로, 처리 시스템의 특정한 기하 구조, 여기서 사용되는 다양한 구성 요소들 및 처리들의 설명과 같은 특정한 상세들을 나타낸다. 그러나, 본 발명은 이들 특정한 상세로부터 벗어나는 다른 실시예들에서 실행될 수도 있다는 것이 이해되어야 한다.
유사하게는, 설명을 위하여, 본 발명을 완전히 이해하게 하기 위하여, 특정한 수, 재료 및 구성을 나타낸다. 그러나, 본 발명은 특정한 상세없이 실행될 수도 있다. 또한, 도면에 도시된 다양한 실시예들은 예시적으로 나타낸 것이며, 반드시 비율에 맞게 도시되지 않았다는 것으로 이해된다.
본 명세서 전체에 걸쳐 "일 실시예" 또는 "실시예" 또는 그 변형에 대한 참조는, 실시예와 연결되어 설명된 특정한 특징물(feature), 구조, 재료, 또는 특징이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미하나, 이들이 모든 실시예에 존재한다는 것은 의미하지 않는다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳에서의 "일 실시예에서" 또는 "실시예에서"와 같은 문구의 출현은 반드시 본 발명의 동일한 실시예를 참조하는 것이 아니다. 또한, 특정한 특징물, 구조, 재료 또는 특징은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수도 있다. 다양한 부가적인 층들 및/또는 구조들이 포함될 수도 있고, 및/또는 설명된 특징물들이 다른 실시예들에서 생략될 수도 있다.
본 발명을 이해하는 데 가장 유용한 방식으로, 다양한 동작들이 복수의 개별적인 동작으로서 차례로 설명될 것이다. 그러나, 설명의 순서가, 이들 동작들이 반드시 순서에 따르는 것을 의미하는 것으로 간주되어서는 안된다. 특히, 이들 동작들은 제시의 순서로 수행될 필요는 없다. 설명된 동작들은 설명된 실시예와는 상이한 순으로 수행될 수도 있다. 다양한 부가적인 동작들이 수행될 수도 있고, 및/또는 설명된 동작들은 부가적인 실시예들에서 생략될 수도 있다.
여기서 설명된 바와 같은 "기판"은 일반적으로 본 발명에 따라 처리되는 대상에 관한 것이다. 기판은 장치, 특히 반도체 또는 다른 전자 장치의 임의의 재료 부분 또는 구조를 포함할 수도 있고, 예컨대, 박막과 같은 베이스 기판 구조 상의 또는 베이스 기판 구조를 덮는 반도체 웨이퍼 또는 층과 같은 베이스 기판 구조일 수도 있다. 따라서, 기판은 임의의 특정 베이스 구조, 하지층(underlying layer) 또는 덮음층(overlying layer), 패터닝된 것 또는 패터닝되지 않은 것에 제한되고자 함이 아니라, 임의의 이러한 층 또는 베이스 구조, 및 층들 및/또는 베이스 구조들의 임의의 조합을 포함하는 것으로 고려된다. 이하의 설명은 특정 형태의 기판을 참조할 수도 있으나, 단지 예시적인 목적을 위한 것이며 제한적인 것은 아니다.
상술된 바와 같이, 라이너 제거 처리 동안, 라이너와 벌크 충전 재료 간의 불량한 에칭 선택도가 손상을 야기할 수 있고, 보다 자세하게는 벌크 충전 재료에서의 리세스의 형성을 야기할 수 있다. 따라서, 일부 실시예들에 따르면, 트렌치에서의 벌크 충전 재료에의 손상을 감소하거나 최소화하면서, 트렌치에 형성된 컨포멀 라이너의 잉여 부분을 실질적으로 제거하기 위한 라이너 제거 처리를 설명한다.
일부 도면들에 걸쳐 유사한 도면 부호는 동일하거나 대응하는 부분들을 나타내는 도면들을 참조하여, 도 1a 내지 도 1e 및 도 2는 실시예에 따른 라이너 제거 처리를 도시한다. 본 방법은 흐름도 200에 도시되어 있으며, 기판(110)에 트렌치(150)를 형성하는 210에서 시작한다. 트렌치는, 메모리 장치에서의 트렌치 커패시터 또는 매설된 커패시터와 같은, 전자 장치에서의 사용을 위한 트렌치를 포함할 수도 있다.
도 1a에 도시된 바와 같이, 트렌치(150)는 하나 이상의 층들(120, 130, 140)을 통과하여 기판(110)으로 형성되어 있다. 트렌치(150)의 형성은 하나 이상의 건식 에칭 처리들, 또는 하나 이상의 습식 에칭 처리들, 또는 그 조합을 포함할 수도 있다.
기판(110) 상에 형성된 하나 이상의 층들은 패드 산화물층(120), 중간층(130), 및 정지층(140)을 포함할 수도 있다. 예컨대, 패드 산화물층(120)은 실리콘 산화물(SiOx)을 포함할 수도 있고, 중간층(130)은 실리콘을 포함할 수도 있고, 정지층(140)은 실리콘 질화물(SiNy)을 포함할 수도 있다. 정지층(140)은 또한, 후속의 평탄화 및 에칭 동안 부식을 견디는 탄화물(예컨대, SiCx)층, 옥시니트라이드(예컨대, SiOxNy)층, 카본니트라이드(예컨대, SiCxNy)층, 또는 다른 유전체층을 포함할 수도 있다.
패드 산화물층(120)은, 예컨대 증착에 의하여 또는 산화 처리(들)에 의하여 기판(110)의 정상에 제공될 수도 있다. 산화 처리에서, 산화는, 산화물이 기판(110)의 표면 상에 형성될 때 까지, 고온(예컨대, 800℃ 내지 약 1100℃)에서 산소 분위기에서 기판(110)을 가열하는 단계를 포함할 수도 있다. 또한, 화학적 기상 증착(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma-enhanced CVD, PECVD), 원자층 증착(atomic layer depositin, ALD), 플라즈마 강화 ALD(PEALD), 또는 물리적 기상 증착(physical vapor deposition, PVD)과 같은(그러나 이들에 제한되지 않는) 종래의 증착 처리들에 의하여 패드 산화물층(120)을 형성할 수 있다.
중간층(130) 및 정지층(140)은, 화학적 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD), 또는 물리적 기상 증착(PVD)과 같은(그러나 이들에 제한되지 않는) 기상 증착 처리들을 사용하여 형성될 수도 있다.
220에서, 트렌치(150)가 기판(110)에 형성되면, 트렌치(150) 내에 컨포멀 라이너(160)가 증착된다. 컨포멀 라이너(160)는, 고 유전 상수(하이-k) 재료와 같은 유전체 재료를 포함할 수도 있다. 하이-k 유전체 재료는 4보다 큰 유전 상수를 가질 수도 있다. 예컨대, 하이-k 유전체 재료는, 금속 산화물과 같은 산화물을 포함할 수도 있다. 또한, 예컨대 하이-k 유전체 재료는, 산화 알루미늄(Al2O3), 산화 란타넘(La2O3), 산화 지르코늄(ZrO2), 산화 하프늄(HfO2), 하프늄 알루미네이트(HfAlO)와 같은 알루미네이트, 지르코늄 실리케이트(ZrSiO4), 하프늄 실리케이트(HfSiO4), 또는 하프늄 실리콘 옥시니트라이드(HfSiON)을 포함할 수도 있다. 또한, 예컨대 하이-k 유전체 재료는 하이-k 재료들의 혼합물을 포함할 수도 있다. 컨포멀 라이너(160)는, 화학적 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD), 또는 물리적 기상 증착(PVD)과 같은(그러나 이들에 제한되지 않는) 기상 증착 처리를 사용하여 증착될 수도 있다.
230에서, 트렌치(150)는 벌크 충전 재료(180)로 충전된다. 벌크 충전 재료(180)는 트렌치/매설된 커패시터에서 전극 또는 전극의 일부로서 기능할 수도 있다. 벌크 충전 재료(180)는 다결정 실리콘(폴리실리콘)을 포함할 수도 있다. 트렌치 충전 처리는 화학적 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 또는 물리적 기상 증착(PVD)과 같은(그러나 이들에 제한되지 않는) 기상 증착 처리를 포함할 수도 있다.
또한, 전극층(170)은 컨포멀 라이너(160)와 벌크 충전 재료(180) 사이에 배치될 수도 있다. 전극층(170)은, 도핑되지 않은 폴리실리콘, 도핑된 폴리실리콘, 탄탈룸(Ta), 탄탈룸 니트라이드(TaN), 탄탈룸 티타늄(TaTi), 탄탈룸 플래티넘(TaPt), 탄탈룸 실리콘 니트라이드(TaSiN), 티타늄(Ti), 티타늄 니트라이드(TiN), 티타늄 알루미나이드(Ti3Al), 티타늄 알루미늄 니트라이드(Ti2AlN), 텅스텐(W), 텅스텐 니트라이드(WN), 텅스텐 실리사이드(WSi), 하프늄(Hf), 하프늄 니트라이드(HfN), 니오븀(Nb), 몰리브덴(Mo), 몰리브덴 니트라이드(Mo2N), 루테늄(Ru), 루테늄 다이옥사이드(RuO2), 니켈 실리사이드(NiSi), 팔라듐(Pd), 이리듐(Ir), 플래티넘(Pt), 코발트(Co), 코발트 실리사이드(CoSi), 또는 알루미늄 실리사이드(AlSi), 또는 그 2 이상의 임의의 조합을 포함할 수도 있다. 전극층(170)은, 화학적 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD), 또는 물리적 기상 증착(PVD)과 같은(그러나 이들에 제한되지 않는) 기상 증착 처리를 사용하여 증착될 수도 있다.
벌크 충전 재료(180) 및 전극층(170)은, 벌크 충전 재료(180) 상의 노출면(182)을 남기고, 컨포멀 라이너(160)의 잉여 부분(162)을 노출시키도록, 에칭 및/또는 평탄화 처리들을 사용하여 트리밍될 수도 있다.
240에서 그리고 도 1b 내지 도 1e에 도시된 바와 같이, 컨포멀 라이너(160)의 잉여 부분(162, 162')은, 벌크 충전 재료(180)의 노출면(182, 182') 상에 보호층(190, 190')을 형성하고, 컨포멀 라이너(160)의 잉여 부분(162, 162')을 에칭하는 것을 교대로 행함으로써 제거된다. 보호층(190, 190')의 형성과 컨포멀 라이너(160)의 잉여 부분(162, 162')의 에칭은 중첩하여 또는 중첩되지 않고 순차적으로 수행될 수도 있다.
도 1b 및 도 1c에 도시된 바와 같이, 벌크 충전 재료(180)의 노출면(182) 상에 보호층(190)이 형성되고, 보호층(182)이 완전히 소모될 때까지 컨포멀 라이너(160)의 잉여 부분(162)이 에칭된다. 그러나, 보호층(182)이 부분적으로 소모될 때 까지 컨포멀 라이너(160)의 잉여 부분(162)이 에칭될 수도 있다. 그 후, 도 1b 및 도 1c에 도시된 바와 같이, 벌크 충전 재료(180)의 새로운 노출면(182') 상에 다른 보호층(190')이 형성되고, 보호층(182')이 부분적으로 또는 완전히 소모될 때 까지 컨포멀 라이너(160)의 잔존 잉여 부분(162')이 에칭된다. 도 1b 내지 도 1e에 도시된 바와 같이, 컨포멀 라이너(160)의 잉여 부분(162, 162')은 두개의 사이클들을 사용하여 트리밍되지만, 다소간의 사이클들이 사용될 수도 있거나 및/또는 요구될 수도 있다.
일 실시예에 따르면, 보호층(190, 190')은, 벌크 충전 재료(180)의 노출면(182, 182') 상에 재료의 박막을 증착시킴으로써, 또는 벌크 충전 재료(180)의 노출면(182, 182') 상에 재료의 박막을 성장시킴으로써, 또는 벌크 충전 재료(180)의 노출면(182, 182') 상에 재료의 박막을 증착시키고 성장시킴으로써 형성된다. 예컨대, 화학적 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD), 또는 물리적 기상 증착(PVD)과 같은 기상 증착 처리가 박막을 형성하는 데 사용될 수도 있다.
다른 실시예에 따르면, 보호층(190, 190')은 벌크 충전 재료(180)의 노출면(182, 182')을 산화시킴으로써 형성된다. 대안적으로, 보호층(190, 190')은 벌크 충전 재료(180)의 노출면(182, 182')을 질화시킴으로써 형성된다. 예컨대, 보호층(190, 190')의 형성은, O 라디칼, O2, 오존, CO, CO2, NO, N2O 또는 NO2로 구성된 그룹으로부터 선택된 산소 함유 가스에 기판(110)을 노출시키는 단계를 포함할 수도 있다.
또 다른 실시예에 따르면, 보호층(190, 190')은, 기판(110)을 비플라즈마 가스 환경에 노출시킴으로써 형성된다. 또 다른 실시예에 따르면, 보호층(190, 190')은 기판(110)을 플라즈마에 노출시킴으로써 형성된다. 또 다른 실시예에 따르면, 보호층(190, 190')은 기판(110)을 이온 빔 또는 가스 클러스터 이온 빔에 노출시킴으로써 형성된다.
일 실시예에 따르면, 컨포멀 라이너(160)의 잉여 부분(162, 162')은 습식 에칭 처리, 또는 건식 에칭 처리, 또는 양쪽 모두를 사용하여 트리밍된다. 건식 에칭 처리는 건식 플라즈마 에칭 처리를 포함할 수도 있다. 건식 플라즈마 에칭 처리는 할로겐 함유 가스와 선택적인 희가스(noble gas)를 갖는 처리 가스를 사용하는 플라즈마 에칭 처리를 포함할 수도 있다. 예컨대, 할로겐 함유 가스는 HBr, Cl2, 또는 BCl3로 구성된 그룹으로부터 선택될 수도 있다. 처리 가스는 탄화수소 가스를 더 포함할 수도 있다. 예컨대, 탄화수소 가스는, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 및 C6H12로 구성된 그룹으로부터 선택된 가스를 포함할 수도 있다.
보호층(190, 190')의 형성과 컨포멀 라이너의 잉여 부분(162, 162')의 에칭은 동일한 처리 시스템에서 실행될 수도 있다. 대안적으로, 보호층(190, 190')의 형성과 컨포멀 라이너의 잉여 부분(162, 162')의 에칭은 별도의 처리 시스템에서 실행될 수도 있다.
일 실시예에 따르면, 상기 설명된 처리 조건들을 수행하도록 구성된 처리 시스템(1a)은 도 3에 도시되어 있으며, 플라즈마 처리 챔버(10), 처리될 기판(25)이 부착되는 기판 홀더(20), 및 진공 펌핑 시스템(50)을 포함한다. 기판(25)은 반도체 기판, 웨이퍼, 평판 디스플레이, 또는 액정 디스플레이일 수 있다. 플라즈마 처리 챔버(10)는, 기판(25)의 표면 근방의 처리 영역(45)에서 플라즈마의 생성을 용이하게 하도록 구성될 수 있다. 이온화 가능한 가스 또는 처리 가스들의 혼합물이 가스 분배 시스템(40)을 경유하여 도입된다. 처리 가스의 주어진 흐름에 대하여, 진공 펌핑 시스템(50)을 사용하여 처리압이 조정된다. 미리 결정된 재료 처리에 특정한 재료들을 생성하기 위하여, 및/또는 기판(25)의 노출면으로부터의 재료의 제거를 돕기 위하여, 플라즈마가 이용될 수 있다. 플라즈마 처리 시스템(1a)은, 200mm 기판, 300mm 기판 또는 그보다 큰 임의의 희망하는 크기의 기판들을 처리하도록 구성될 수 있다.
기판(25)은, 기계적 클램핑 시스템 또는 전기적 클램핑 시스템(예컨대, 정전 클램핑 시스템)과 같은, 클램핑 시스템(28)을 통하여 기판 홀더(20)에 부착될 수 있다. 또한, 기판 홀더(20)는, 기판 홀더(20)와 기판(25)의 온도를 조정하고 및/또는 제어하도록 구성된 가열 시스템(미도시) 또는 냉각 시스템(미도시)을 포함할 수 있다. 가열 시스템 또는 냉각 시스템은, 냉각시 기판 홀더(20)로부터 열을 받아 이 열을 열 교환 시스템(미도시)으로 전달하고, 또는 가열시 열 교환 시스템으로부터 열을 기판 홀더(20)로 전달하는 열 전달 유체의 재순환 흐름을 포함할 수도 있다. 다른 실시예들에서, 저항성 가열 소자들과 같은 가열/냉각 소자들, 또는 열전기 히터/쿨러가, 플라즈마 처리 챔버(10)의 챔버 벽과 처리 시스템(1a) 내의 임의의 다른 구성 요소뿐만 아니라, 기판 홀더(20)에 포함될 수 있다.
또한, 기판(25)과 기판 홀더(20) 간의 가스-간극 열 전도성을 향상시키기 위하여, 열 전달 가스가 후면 가스 공급 시스템(26)을 경유하여 기판(25)의 후면에 전달될 수 있다. 이러한 시스템은, 기판의 온도 제어가 상승된 온도 또는 하강된 온도에서 요구될 때 이용될 수 있다. 예컨대, 후면 가스 공급 시스템은, 헬륨 가스-간극 압력이 기판(25)의 중심과 가장자리 간에서 독립적으로 변할 수 있는 투존(two-zone) 가스 분배 시스템을 포함할 수 있다.
도 3에 도시된 실시예에서, 기판 홀더(20)는 전극(22)을 포함할 수 있으며, 이 전극(22)을 통하여 RF 전력이 처리 영역(45)에서의 처리 플라즈마에 연결된다. 예컨대, 기판 홀더(20)는, RF 발생기(30)로부터 선택적 임피던스 정합 네트워크(32)를 통하여 기판 홀더(20)로의 RF 전력의 전송에 의하여 RF 전압에서 전기적으로 바이어스될 수 있다. RF 바이어스는 플라즈마를 형성하여 유지하기 위하여 전자들을 가열하도록 기능할 수 있다. 이 구성에서, 시스템은, 챔버와 상부 가스 주입 전극이 접지면들로서 기능하는 반응성 이온 에칭(reactive ion etch, RIE) 반응기로서 동작할 수 있다. RF 바이어스를 위한 통상적인 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위일 수 있다. 플라즈마 처리를 위한 RF 시스템은 당업자에게 공지되어 있다.
대안적으로, RF 전력은 다중 주파수에서 기판 홀더 전극에 인가된다. 또한, 임피던스 정합 네트워크(32)는, 반사 전력을 감소시킴으로써 플라즈마 처리 챔버(10)에서의 플라즈마로의 RF 전력의 전달을 향상시킬 수 있다. 정합 네트워크 토폴로지(예컨대, L형, π형, T형 등) 및 자동 제어 방법이 당업자에게 공지되어 있다.
가스 분배 시스템(40)은 처리 가스들의 혼합물을 도입하기 위한 샤워헤드 설계를 포함할 수도 있다. 대안적으로, 가스 분배 시스템(40)은, 처리 가스들의 혼합물을 도입하고, 기판(25) 위로 처리 가스들의 혼합물의 분배를 조정하기 위한 멀티존 샤워헤드 설계를 포함할 수도 있다. 예컨대, 멀티존 샤워헤드 설계는, 기판(25) 위의 실질적인 중앙 영역으로의 처리 가스 흐름의 양 또는 조성에 대한, 기판(25) 위의 실질적인 주변 영역으로의 처리 가스 흐름 또는 조성을 조정하도록 구성될 수도 있다.
진공 펌핑 시스템(50)은, 약 5000 초당리터(liters per second)(및 그 이상)까지 펌핑 속도가 가능한 터보 분자 진공 펌프(TMP), 및 챔버압을 스로틀링(throttling)하기 위한 게이트 밸브를 포함할 수 있다. 건식 플라즈마 에칭용으로 사용되는 종래의 플라즈마 처리 장치에서, 1000 내지 3000 초당리터 TMP가 채용될 수 있다. TMP는 저압 처리, 통상적으로는 약 50 mTorr 미만의 처리에 유용하다. 고압 처리(즉, 약 100 mTorr 보다 큰)에 대하여는, 기계적 부스터 펌프 및 건식 러핑 펌프가 사용될 수 있다. 또한, 챔버압을 모니터링하는 장치(미도시)가 플라즈마 처리 챔버(10)에 연결될 수 있다. 압력 측정 장치는, 예컨대 MKS Instruments, Inc.(미국 메사츄세츠주 앤도버)로부터 시판되는 Type 628B 바라트론 절대 용량 압력계(Baratron absolute capacitance manometer)일 수 있다.
제어기(55)는 마이크로프로세서, 메모리, 및 플라즈마 처리 시스템(1a)으로부터의 출력들을 모니터링하는 것은 물론, 플라즈마 처리 시스템(1a)으로의 입력과 통신하고 이 입력을 활성화시키는 데 충분한 제어 전압들을 생성시킬 수 있는 디지털 I/O 포트를 포함한다. 또한, 제어기(55)는, 기판 가열/냉각 시스템(미도시), 후면 가스 전달 시스템(26), 및/또는 정전 클램핑 시스템(28)은 물론, RF 발생기(30), 임피던스 정합 네트워크(32), 가스 분배 시스템(40), 진공 펌핑 시스템(50)에 연결되어, 이들과 정보를 교환할 수 있다. 예컨대, 메모리 내에 기억된 프로그램은, 기판(25)에 비 플라즈마 또는 플라즈마 원조 처리를 수행하기 위하여, 처리 레시피에 따라 플라즈마 처리 시스템(1a)의 상술된 구성 요소들에의 입력들을 활성화시키는 데 이용될 수 있다.
제어기(55)는 처리 시스템(1a)에 관하여 국부적으로 위치될 수 있고, 또는 처리 시스템(1a)에 관하여 원격으로 위치될 수 있다. 예컨대, 제어기(55)는 직접 접속, 인트라넷 및/또는 인터넷을 사용하여 처리 시스템(1a)과 데이터를 교환할 수 있다. 제어기(55)는 고객측(즉, 장치 제조자 등)에서 인트라넷에 연결될 수 있고, 또는 판매자측(즉, 기기 제조업체)에서 인트라넷에 연결될 수 있다. 대안적으로 또는 부가적으로, 제어기(55)는 인터넷에 연결될 수 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가 직접 접속, 인트라넷, 및/또는 인터넷을 통하여 데이터를 교환하기 위하여 제어기(55)에 액세스할 수 있다.
도 4에 도시된 실시예에서, 처리 시스템(1b)은 도 3의 실시예와 유사할 수 있고, 도 2를 참조하여 설명된 구성 요소들 외에, 플라즈마 밀도를 잠정적으로 증가시키고 및/또는 플라즈마 처리 균일성을 증가시키기 위하여, 정지의 또는 기계적 또는 전기적 회전 자계 시스템(60)을 더 포함할 수 있다. 또한, 제어기(55)는 회전 속도 및 자계 강도를 조절하기 위하여 자계 시스템(60)에 연결될 수 있다. 회전 자계의 설계 및 실행은 당업자에게 공지되어 있다.
도 5에 도시된 실시예에서, 처리 시스템(1c)은 도 3 또는 도 4의 실시예와 유사할 수 있고, 상부 전극(70)을 더 포함할 수 있으며, 이 상부 전극(70)에 RF 전력이 RF 발생기(72)로부터 선택적 임피던스 정합 네트워크(74)를 통하여 연결될 수 있다. 상부 전극으로의 RF 전력의 인가를 위한 주파수는 약 0.1 MHz 내지 약 200 MHz의 범위일 수 있다. 부가적으로, 하부 전극에의 전력의 인가를 위한 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위일 수 있다. 또한, 제어기(55)는 상부 전극(70)에의 RF 전력의 인가를 제어하기 위하여, RF 발생기(72)와 임피던스 정합 네트워크(74)에 연결된다. 상부 전극의 설계와 실행은 당업자에게 공지되어 있다. 상부 전극(70) 및 가스 분배 시스템(40)은, 도시된 바와 같이, 동일한 챔버 어셈블리 내에 설계될 수 있다.
도 6에 도시된 실시예에서, 처리 시스템(1c')은 도 5의 실시예와 유사할 수 있고, 기판(25)에 마주보는 상부 전극(70)에 연결된 직류(DC) 전력 공급 장치(90)를 더 포함할 수 있다. 상부 전극(70)은 전극판을 포함할 수도 있다. 전극판은 실리콘 함유 전극판을 포함할 수도 있다. 또한, 전극판은 도핑된 실리콘 전극판을 포함할 수도 있다. DC 전력 공급 장치(90)는 가변 DC 전력 공급 장치를 포함할 수 있다. 또한, DC 전력 공급 장치는 바이폴라 DC 전력 공급 장치를 포함할 수 있다. DC 전력 공급 장치(90)는, DC 전력 공급 장치(90)의 극성, 전류, 전압 또는 온/오프 상태를 모니터링하고, 조정하고, 또는 제어하는 것 중 적어도 하나를 수행하도록 구성된 시스템을 더 포함할 수 있다. 플라즈마가 형성되면, DC 전력 공급 장치(90)는 탄도성(ballistic) 전자 빔의 형성을 용이하게 한다. RF 전력을 DC 전력 공급 장치(90)로부터 연결 해제하기 위하여 전기 필터(미도시)가 이용될 수도 있다.
예컨대, DC 전력 공급 장치(90)에 의하여 상부 전극(70)에 인가된 DC 전압은 약 -2000 볼트(V) 내지 약 1000 V의 범위일 수도 있다. 바람직하게는, DC 전압의 절대값은 약 100 V 이상의 값을 갖고, 보다 바람직하게는 DC 전압의 절대값은 약 500 V 이상의 값을 갖는다. 또한, DC 전압은 음 극성을 갖는 것이 바람직하다. 또한, DC 전압은, 상부 전극(70)의 표면 상에 생성된 자기 바이어스(self-bias) 전압보다 큰 절대값을 갖는 음 전압인 것이 바람직하다. 기판 홀더(20)와 마주보는 상부 전극(70)의 표면은 실리콘 함유 재료로 구성될 수도 있다.
도 7에 도시된 실시예에서, 처리 시스템(1d)은 도 3 및 도 4의 실시예와 유사할 수 있고, 유도 코일(80)을 더 포함할 수 있으며, 이 유도 코일(80)에 RF 전력이 RF 발생기(82)를 통하여 선택적 임피던스 정합 네트워크(84)를 통하여 연결된다. RF 전력은 유전체 윈도우(미도시)를 통하여 유도 코일(80)로부터 플라즈마 처리 영역(45)에 유도 결합된다. 유도 코일(80)에의 RF 전력의 인가를 위한 주파수는 10 MHz 내지 약 100 MHz의 범위일 수 있다. 유사하게는, 척 전극으로의 전력의 인가를 위한 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위일 수 있다. 또한, 유도 코일(80)과 처리 영역(45)에서의 플라즈마 간의 용량 결합을 감소시키기 위하여 슬롯형 패러데이 실드(미도시)가 채용될 수 있다. 또한, 제어기(55)는, 유도 코일(80)로의 전력의 인가를 제어하기 위하여, RF 발생기(82)와 임피던스 정합 네트워크(84)에 연결될 수 있다.
대안적인 실시예에서, 도 8에 도시된 바와 같이, 처리 시스템(1e)은 도 7의 실시예와 유사할 수 있고, 트랜스포머 결합 플라즈마(TCP) 반응기에서와 같이 위로부터 플라즈마 처리 영역(45)과 연통하는, "나선" 코일 또는 "팬케이크(pancake)" 코일인 유도 코일(80')을 더 포함할 수 있다. 유도 결합 플라즈마(ICP) 소스 또는 트랜스포머 결합 플라즈마(TCP) 소스의 설계 및 실행은 당업자에게 공지되어 있다.
대안적으로, 플라즈마는 전자 사이클로트론 공명(ECR)을 사용하여 형성될 수 있다. 또 다른 실시예에서, 플라즈마는 헬리컨파의 개시(launching)로부터 형성된다. 또 다른 실시예에서, 플라즈마는 진행 표면파로부터 형성된다. 상술된 각 플라즈마 소스는 당업자에게 공지되어 있다.
도 9에 도시된 실시예에서, 처리 시스템(1f)은 도 3의 실시예와 유사할 수 있고, 표면파 플라즈마(surface wave plasma, SWP) 소스(80")를 더 포함할 수 있다. SWP 소스(80")는 RLSA(radial line slot antenna)와 같은 슬롯 안테나를 포함할 수 있고, 이 슬롯 안테나에 마이크로파 전력이 선택적 임피던스 정합 네트워크(84')를 통하여 마이크로파 발생기(82')를 경유하여 연결된다.
다음 논의에서, 라이너 제거 방법이 제시된다. 예컨대, 처리 시스템은 도 3 내지 도 9에 설명된 바와 같은 다양한 소자들 및 그 조합들을 포함할 수 있다.
일 예에 따르면, 하이-k 라이너(하프늄 옥사이드(HfO2) 라이너와 같은)와 금속/폴리실리콘 전극(TiN/폴리실리콘 전극과 같은)을 갖는 트렌치 커패시터가 준비된다. 여기서, 하이-k 라이너(예컨대, HfO2)가 컨포멀하게 도포된 후, 금속(TiN)층의 컨포멀 증착 및 잔존하는 트렌치의 폴리실리콘으로의 충전이 행해진다. 하이-k 라이너의 잉여 부분은, 폴리실리콘층의 노출면층을 산소 함유 플라즈마에 노출시킴으로써 트렌치에서의 폴리실리콘층의 노출면을 산화시키고; 상기 산화에 이어, 할로겐 함유 가스를 갖는 처리 가스로 형성된 플라즈마를 사용하여 컨포멀 하이-k 라이너를 에칭하고; 컨포멀 하이-k 라이너의 잉여 부분이 실질적으로 제거될 때 까지 상기 산화와 상기 에칭을 반복함으로써 제거된다.
산화 처리는. 약 1000 mtorr(밀리토르)까지 범위의 챔버압(예컨대, 약 10 mtorr), 약 2000 sccm(standard cubic centimeters per minute)까지 범위의 O2 처리 가스 유속(예컨대, 약 200 sccm), 약 2000 W(watts)까지 범위의 상부 전극(예컨대, 도 5의 소자(70)) RF 바이어스(예컨대, 약 400 W), 및 약 1000 W까지 범위의 하부 전극(예컨대, 도 6의 소자(20)) RF 바이어스(예컨대, 약 0 W)를 포함하는 처리 파라미터 스페이스를 포함할 수도 있다. 또한, 상부 전극 바이어스 주파수는 약 0.1 MHz 내지 약 200 MHz의 범위, 예컨대 약 60 MHz일 수 있다. 또한, 하부 전극 바이어스 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위, 예컨대 약 2 MHz일 수 있다.
에칭 처리는, 약 1000 mtorr(밀리토르)까지 범위의 챔버압(예컨대, 약 10 mtorr), 약 2000 sccm(standard cubic centimeters per minute)까지 범위의 BCl3 처리 가스 유속(예컨대, 약 150 sccm), 약 2000 sccm까지의 범위인 He 처리 가스 유속(예컨대, 약 150 sccm), 약 2000 sccm까지 범위의 C2H2 처리 가스 유속(예컨대, 약 1 sccm), 약 2000 W(watts)까지 범위의 상부 전극(예컨대, 도 4의 소자(70)) RF 바이어스(예컨대, 약 600 W), 및 약 1000 W까지 범위의 하부 전극(예컨대, 도 5의 소자(20)) RF 바이어스(예컨대, 약 0 W)를 포함하는 처리 파라미터 스페이스를 포함할 수도 있다. 또한, 상부 전극 바이어스 주파수는 약 0.1 MHz 내지 약 200 MHz의 범위, 예컨대 약 60 MHz일 수 있다. 또한, 하부 전극 바이어스 주파수는 약 0.1 MHz 내지 약 100 MHz의 범위, 예컨대 약 2 MHz일 수 있다.
상술된 조건들을 사용하여, 본 발명자들은, 하이-k 라이너와 폴리실리콘 재료의 에칭 간의 에칭 선택도는, 상술된 처리 조건들을 사용하여 SiOx 층을 형성하기 위하여 폴리실리콘의 노출면층을 산화하고, 하이-k 라이너를 에칭함으로써 증가될 수도 있다는 것을 관찰하였다. 그 결과, 에칭 선택도는 30:1(하이-k 라이너와 폴리실리콘 재료 간)보다 크게 증가될 수도 있다. 또한, 결과로서, 에칭 선택도는 40:1보다 크게 증가될 수도 있다. 또한, 결과로서, 에칭 선택도는 50:1보다 크게 증가될 수도 있다.
일 실시예에서, RF 전력은 상부 전극에 공급되고, 하부 전극에는 공급되지 않는다. 다른 대안적인 실시예에서, RF 전력은 하부 전극에는 공급되고, 상부 전극에는 공급되지 않는다. 또 다른 실시예에서, RF 전력은 하부 전극과 상부 전극에 공급된다.
라이너를 제거하는 시간은 실험 계획(design of experiment, DOE)법을 이용하여 결정될 수 있으나, 종점(endpoint) 검출 또는 그 일부 조합을 이용하여 또한 결정될 수 있다. 종점 검출의 하나의 가능한 방법은, 기판으로부터 라이너의 제거가 실질적으로 거의 완료한 것에 기인하여 플라즈마 화학 반응에서의 변화가 발생할 때를 나타내는 플라즈마 영역으로부터의 출사광 스펙트럼의 부분을 모니터링하는 것이다.
다른 예로서, 폴리실리콘층에서의 리세스는, 다음의 표 1의 처리 레시피를 사용하여 실질적으로 감소되고 및/또는 최소화되는 것으로 알려져 있다. 하이-k 라이너를 제거하기 위한 처리 레시피는, 보호층을 형성하는 것(즉, 폴리실리콘 재료의 산화)을 포함하지 않는 참조 조건과 비교된다.
산화/에칭
조건		 압력
(mtorr)		 UEL 전력
(W)		 LEL 전력
(W)		 O2 유속
(sccm)		 BCl3 유속
(sccm)		 C2H4 유속
(sccm)		 He 유속
(sccm)		 시간
(sec)
참조 20 600 0 0 150 0 150 180
1 (산화)
2 (에칭)		 10 400 0 200 0 0 0 60
10 600 0 0 150 1 150 173.4
본 발명의 특정 실시예만으로 상기에 상세히 설명되었으나, 본 발명의 신규한 교시 및 이점으로부터 실질적으로 벗어나지 않고 많은 변형이 본 실시예들에서 가능하다는 것을 당업자는 용이하게 이해할 것이다. 따라서, 이러한 모든 변형들은 본 발명의 범위내에 포함되고자 한다.

Claims (20)

  1. 라이너(liner) 제거 처리로서,
    기판에 트렌치(trench)를 형성하는 단계;
    상기 트렌치 내에 컨포멀(conformal) 라이너를 증착시키는 단계;
    상기 트렌치를 벌크 충전 재료로 충전하는 단계; 및
    상기 벌크 충전 재료의 노출면 상에 보호층을 형성하는 것과, 상기 컨포멀 라이너를 에칭하는 것을 교대로 행함으로써 상기 컨포멀 라이너의 잉여 부분을 선택적으로 제거하는 단계
    를 포함하는 라이너 제거 처리.
  2. 제 1 항에 있어서, 상기 벌크 충전 재료는 다결정 실리콘을 포함하는 것인 라이너 제거 처리 방법.
  3. 제 1 항에 있어서, 상기 컨포멀 라이너는 고 유전 상수(하이-k)층을 포함하는 것인 라이너 제거 처리 방법.
  4. 제 1 항에 있어서, 상기 컨포멀 라이너는 하프늄을 포함하는 것인 라이너 제거 처리 방법.
  5. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 벌크 충전 재료의 상기 노출면 상에 상기 보호층을 증착시키는 단계, 또는 상기 벌크 충전 재료의 상기 노출면 상에 상기 보호층을 성장시키는 단계, 또는 상기 벌크 충전 재료의 상기 노출면 상에 상기 보호층을 증착시키는 단계와 성장시키는 단계 모두를 포함하는 것인 라이너 제거 처리 방법.
  6. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 벌크 충전 재료의 상기 노출면을 산화시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  7. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, O 라디칼, O2, 오존, CO, CO2, NO, N2O, 또는 NO2로 구성된 그룹으로부터 선택된 산소 함유 가스에 상기 기판을 노출시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  8. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 기판을 비플라즈마 가스 환경에 노출시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  9. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 기판을 플라즈마에 노출시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  10. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 기판을 이온 빔 또는 가스 클러스터 이온 빔에 노출시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  11. 제 1 항에 있어서, 상기 보호층을 형성하는 것은, 상기 보호층을 기상 증착 처리를 사용하여 상기 기판 상에 증착시키는 단계를 포함하는 것인 라이너 제거 처리 방법.
  12. 제 1 항에 있어서, 상기 컨포멀 라이너를 에칭하는 것은, 습식 에칭 처리, 또는 건식 에칭 처리, 또는 양쪽 모두를 수행하는 단계를 포함하는 것인 라이너 제거 처리 방법.
  13. 제 1 항에 있어서, 상기 컨포멀 라이너를 에칭하는 것은, 할로겐 함유 가스와 선택적인 희가스(noble gas)를 갖는 처리 가스를 사용하여 플라즈마 에칭 처리를 수행하는 단계를 포함하는 것인 라이너 제거 처리 방법.
  14. 제 13 항에 있어서, 상기 할로겐 함유 가스는 HBr, Cl2, 또는 BCl3로 구성된 그룹으로부터 선택되는 것인 라이너 제거 처리 방법.
  15. 제 13 항에 있어서, 상기 처리 가스는 탄화수소 가스를 더 포함하는 것인 라이너 제거 처리 방법.
  16. 제 15 항에 있어서, 상기 탄화수소 가스는, C2H4, CH4, C2H2, C2H6, C3H4, C3H6, C3H8, C4H6, C4H8, C4H10, C5H8, C5H10, C6H6, C6H10 및 C6H12로 구성된 그룹으로부터 선택되는 것인 라이너 제거 처리 방법.
  17. 제 1 항에 있어서, 상기 보호층을 형성하는 것은 상기 컨포멀 라이너를 에칭하는 것에 선행하고, 상기 에칭은 상기 보호층을 실질적으로 소모하는 데 충분한 기간동안 수행되는 것인 라이너 제거 처리 방법.
  18. 라이너 제거 처리로서,
    기판에 트렌치를 형성하는 단계;
    상기 트렌치 내에 컨포멀 하이-k 라이너를 증착시키는 단계;
    상기 트렌치를 폴리실리콘층으로 충전하는 단계; 및
    상기 트렌치 내의 상기 폴리실리콘층의 노출면층을 산소 함유 플라즈마에 노출시킴으로써 상기 폴리실리콘층의 노출면을 산화시키는 단계,
    상기 산화시키는 단계에 이어, 할로겐 함유 가스를 갖는 처리 가스로 형성된 플라즈마를 사용하여 상기 컨포멀 하이-k 라이너를 에칭하는 단계, 및
    상기 컨포멀 하이-k 라이너의 잉여 부분이 실질적으로 제거될 때까지 상기 산화시키는 단계와 상기 에칭하는 단계를 반복하는 단계
    를 수행함으로써 상기 컨포멀 하이-k 라이너의 잉여 부분을 선택적으로 제거하는 단계
    를 포함하는 라이너 제거 처리.
  19. 제 18 항에 있어서, 상기 컨포멀 하이-k층은 하프늄을 포함하고, 상기 처리 가스는 BCl3 및 탄화수소 가스를 포함하는 것인 라이너 제거 처리 방법.
  20. 제 18 항에 있어서, 상기 컨포멀 하이-k 라이너의 상기 잉여 부분을 선택적으로 제거하는 단계를 위한 에칭 선택도는 약 30:1보다 크며, 상기 에칭 선택도는 상기 폴리실리콘층의 에칭률에 대한 상기 컨포멀 하이-k 라이너의 에칭률의 비를 나타내는 것인 라이너 제거 처리 방법.
KR1020100111090A 2009-11-09 2010-11-09 라이너의 제거 처리 방법 Expired - Fee Related KR101713336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/614,496 2009-11-09
US12/614,496 US8313661B2 (en) 2009-11-09 2009-11-09 Deep trench liner removal process

Publications (2)

Publication Number Publication Date
KR20110051160A true KR20110051160A (ko) 2011-05-17
KR101713336B1 KR101713336B1 (ko) 2017-03-07

Family

ID=43973372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111090A Expired - Fee Related KR101713336B1 (ko) 2009-11-09 2010-11-09 라이너의 제거 처리 방법

Country Status (5)

Country Link
US (1) US8313661B2 (ko)
JP (1) JP5633928B2 (ko)
KR (1) KR101713336B1 (ko)
CN (1) CN102087974B (ko)
TW (1) TWI433263B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025145A (ko) * 2011-09-01 2013-03-11 세메스 주식회사 안테나 유닛 및 이를 포함하는 기판 처리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US20130075831A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having tialn blocking/wetting layer
CN107431028A (zh) * 2015-04-29 2017-12-01 英特尔公司 微电子导电路径和制作所述微电子导电路径的方法
US10290739B2 (en) 2017-09-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer
US10170300B1 (en) * 2017-11-30 2019-01-01 Tokyo Electron Limited Protective film forming method
US20250259891A1 (en) * 2024-02-14 2025-08-14 Tokyo Electron Limited Protection structure for liner removal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177071A (ja) * 1999-12-16 2001-06-29 Toshiba Corp 半導体装置および半導体装置の製造方法
KR20060028636A (ko) * 2003-05-30 2006-03-30 동경 엘렉트론 주식회사 고-ｋ 유전성 재료 에칭 방법 및 시스템
JP2006303010A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187221A (ja) * 1989-12-15 1991-08-15 Sharp Corp ドライエッチング装置
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6239476B1 (en) * 1998-10-21 2001-05-29 Advanced Micro Devices, Inc. Integrated circuit isolation structure employing a protective layer and method for making same
US6080637A (en) * 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US20030222296A1 (en) * 2002-06-04 2003-12-04 Applied Materials, Inc. Method of forming a capacitor using a high K dielectric material
JP2005039015A (ja) * 2003-07-18 2005-02-10 Hitachi High-Technologies Corp プラズマ処理方法および装置
JP2005045126A (ja) * 2003-07-24 2005-02-17 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7285433B2 (en) * 2003-11-06 2007-10-23 General Electric Company Integrated devices with optical and electrical isolation and method for making
US7015113B2 (en) * 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
JP5607881B2 (ja) * 2008-12-26 2014-10-15 東京エレクトロン株式会社 基板処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177071A (ja) * 1999-12-16 2001-06-29 Toshiba Corp 半導体装置および半導体装置の製造方法
KR20060028636A (ko) * 2003-05-30 2006-03-30 동경 엘렉트론 주식회사 고-ｋ 유전성 재료 에칭 방법 및 시스템
JP2006303010A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025145A (ko) * 2011-09-01 2013-03-11 세메스 주식회사 안테나 유닛 및 이를 포함하는 기판 처리 장치

Also Published As

Publication number Publication date
JP2011101017A (ja) 2011-05-19
TW201126646A (en) 2011-08-01
TWI433263B (zh) 2014-04-01
US8313661B2 (en) 2012-11-20
CN102087974A (zh) 2011-06-08
US20110108517A1 (en) 2011-05-12
KR101713336B1 (ko) 2017-03-07
JP5633928B2 (ja) 2014-12-03
CN102087974B (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
TWI888341B (zh) 用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法
US9111746B2 (en) Method for reducing damage to low-k gate spacer during etching
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
US8664125B2 (en) Highly selective spacer etch process with reduced sidewall spacer slimming
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
KR101713336B1 (ko) 라이너의 제거 처리 방법
TWI838267B (zh) 薄膜及沉積薄膜的方法
US10777456B1 (en) Semiconductor back end of line (BEOL) interconnect using multiple materials in a fully self-aligned via (FSAV) process
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
US20060068603A1 (en) A method for forming a thin complete high-permittivity dielectric layer
US8501628B2 (en) Differential metal gate etching process
TWI423324B (zh) 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法
US11749532B2 (en) Methods and apparatus for processing a substrate

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20210218

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20220204

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230301

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000