KR20120134020A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20120134020A
KR20120134020A KR1020120054514A KR20120054514A KR20120134020A KR 20120134020 A KR20120134020 A KR 20120134020A KR 1020120054514 A KR1020120054514 A KR 1020120054514A KR 20120054514 A KR20120054514 A KR 20120054514A KR 20120134020 A KR20120134020 A KR 20120134020A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
substrate
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120054514A
Other languages
English (en)
Other versions
KR101488379B1 (ko
Inventor
예 로버트
Original Assignee
에버라이트 일렉트로닉스 컴패니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버라이트 일렉트로닉스 컴패니 리미티드 filed Critical 에버라이트 일렉트로닉스 컴패니 리미티드
Publication of KR20120134020A publication Critical patent/KR20120134020A/ko
Application granted granted Critical
Publication of KR101488379B1 publication Critical patent/KR101488379B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판과 발광 다이오드 칩을 포함하는 플립 칩 타입 발광 다이오드를 제시한다. 기판은 몸체, 다수개의 제3 패드들, 제4 패드, 제1 전극, 제2 전극, 다수개의 제1 비어들 그리고 제2 비어를 포함한다. 몸체는 제1 표면과 제1 표면의 반대쪽으로 제2 표면을 포함한다. 제1 전극과 제2 전극은 몸체의 제2 표면 위에 배치된다. 제1 비어들은 몸체를 가로질러 관통하여 각각 제3 패드들 중 하나와 제1 전극을 전기적으로 연결시킨다. 제2 비어는 몸체를 가로질러 관통하여 제4 패드와 제2 전극을 전기적으로 연결시킨다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 출원은 2011년 5월 30일자로 출원된 미국 특허 출원 No. 61/491,307 호 및 2011년 8월 25일자로 출원된 미국 특허 출원 NO. 61/527,586호를 우선권으로 주장하여 청구한다. 위 특허 출원들은 여기에 참조로 포함되며 본 명세서의 일부를 형성한다.
본 발명은 발광 다이오드 및 이를 제조하는 방법에 관한 것이며, 구체적으로는 플립 칩 타입의 발광 다이오드 및 그 제조 방법에 관한 것이다.
종래의 발광 다이오드(LED; Light emitting diode) 제조 방법은 일반적으로 기판의 전극들 위에 다수개의 골드 볼들(gold balls)을 배치시고, 플립 칩 타입 LED 칩들을 기판의 대응하는 전극들에 전기적으로 연결시키기 위해 공융 본딩(eutectic bonding)을 이용한다. 그런 다음, 반사율을 증가시키기 위해 LED 칩들과 기판 사이의 공간을 전기 절연 콜로이드(이하 "언더필;underfill"로 지칭한다)를 제공하여 채운다. 따라서, 플립 칩(flip chip) 방법으로, 낮은 조명 효율이라는 결과를 가져오는 수평 타입 칩 전극으로 광을 차단하는 문제는 피할 수 있을 것이다. 그러나 플립 칩 방법으로 LED 칩들을 기반에 본딩할 때 정렬 불량이 존재할 수 있고 이는 조명이 비균질 해지는 문제를 야기시킨다. 더욱이 LED 칩들과 기판 사이를 언더필 코팅하는 것은 원치않는 반사율 이외에도 제조 비용이 높아지는 것을 야기한다.
종래의 필립 칩 타입 LED는 일반적으로 N-타입 반도체 층, P-타입 반도체 층 그리고 발광 층을 포함한다. 다수개의 금속성 도전 플러그들(metallic conductive plugs)이 P-타입 반도체 층에서 발광 층을 지나 N-타입 반도체 층까지 플립 칩 타입 LED를 가로질러 관통한다. 플립 칩 타입 LED의 바닥면에 있는 N-타입 전극은 다수개의 금속성 도전 플러그들에 연결된다. 플립 칩 타입 LED의 바닥면에 있는 P-타입 전극은 P-타입 반도체 층에 연결된다. 그런 다음, 전기적 연결을 위한 골드 볼을 이용하지 않고도 플립 칩 타입 LED는 공융 본딩(eutetic bonding) 또는 리플로우(reflow) 중 하나를 통해 기판의 전극에 전기적으로 연결된다. 이러한 방식은 LED 칩들을 플립 칩 방법으로 기판에 본딩시킬 때 정렬 불량의 문제를 처리할 뿐만 아니라, 언더필의 필요성도 피할 수 있게 한다. 그러나 이러한 방식 하에서 필립 칩 타입 LED와 기판의 전기적 연결은, 반도체 층들(메사(mesa) 또는 에피(epi)) 및 기판 전극들 사이가 매우 가까움에 따라, 공융 본딩이나 리플로우 후에 역 전류 발생 문제나 단락 발생 문제가 생길 수 있다.
종래의 LED들을 패키징하는 과정에서 생기는 잠재적 문제점들을 해결하기 위해, 본 발명은 실리콘 기판 또는 전기적 절연 기판을 포함하는 LED 칩을 제공하는 내용을 개시한다.
이 LED 칩은 투명 기판 및 상기 투명 기판의 표면에 순차적으로 형성된 N-타입 반도체 층, 발광 층 및 P-타입 반도체 층을 포함하는 반도체 층을 포함한다. 상기 LED 칩은 P-타칩 반도체 층과 실리콘 기판 또는 전기적 절연 기판 사이에 컨택 층(contact layer)를 더 포함한다. 상기 LED 칩은 상기 실리콘 기판 또는 상기 전기적 절연 기판의 바닥면에서부터 N-타입 반도체 층으로 가로질러 관통하는 다수개의 제1 금속성 도전 플러그들, 상기 실리콘 기판 또는 상기 전기적 절연 기판의 바닥면에서부터 P-타입 반도체 층으로 가로질러 관통하는 다수개의 제2 금속성 도전 플러그들, 상기 실리콘 기판 또는 상기 전기적 절연 기판의 바닥면 위에 배치되고 상기 제1 금속성 도전 플러그들에 전기적으로 연결된 N-타입 전극, 및 상기 실리콘 기판 또는 상기 전기적 절연 기판의 바닥면 위에 배치되고, 상기 제2 금속성 도전 플러그들에 전기적으로 연결된 P-타입 전극을 포함한다. 상기 LED 칩은 상기 플립 칩 타입 방법에 의해 상기 실리콘 기판에 전기적으로 연결된다. 따라서 상기 실리콘 기판 또는 전기적 절연 기판은 상기 LED 플립-칩 구조를 향상시키고 역 전류(reverse current)나 단락(short circuit)이 발생되는 현상을 방지한다. 또한, 상기 실리콘 기판 또는 전기적 절연 기판은 높은 전기 전류에 의해 발생되는 LED 플립-칩 구조의 파괴(breakdown)를 방지하기 위한 제너 다이오드(Zener diode)일 수 있다.
상술한 본 발명의 실시예에서, 다수개의 금속성 도전 플러그들은 다마신 공정(damascene process)를 통해 상기 실리콘 기판 또는 상기 전기적 절연 기판에 형성된다. 그런 다음, 상기 실리콘 기판 또는 상기 전기적 절연 기판은 공융 본딩(eutetic bonding)을 통해 상기 LED 칩의 반도체 층에 연결된다.
상술한 본 발명의 실시예에서, 상기 실리콘 기판 또는 전기적 절연 기판은 상기 LED 칩의 반도체 층에 연결된다. 포토리소그래피(photolithography) 및 메탈(금속) 증착(metal deposition)을 통해, 다수개의 제1 금속성 도전 플러그들과 다수개의 제2 금속성 도전 플러그들인이 상기 LED 칩에 형성된다. 상기 금속성 도전 플러그들의 측면 주위로 절연 층이 형성되어 전기적 연결로 인한 단락을 방지한다.
상술한 본 발명의 실시예에서, 상기 LED 칩의 상기 투명 기판은 상기 투명 기판의 타측면 위에서 상기 반도체 층에 배치된 패턴 구조를 더 포함한다. 상기 패턴 구조는 조명을 향상시키기 위한 규칙적인 패턴이나 불규칙적인 패턴을 포함한다.
상술한 본 발명의 실시예에서, 상기 LED 칩의 상기 P-타입 전극과 상기 N-타입 전극은 공융 본딩 또는 리플로우에 의해 기판 위의 전극들에 전기적으로 연결될 수 있다.
상술한 본 발명의 실시예에서, 광학 변환 물질(optical conversion material)이 상기 LED 플립-칩 구조 위에 배치될 수 있다. 상기 광학 변환 물질은 상기 LED 플립-칩 구조에 의해 활성화될 수 있고 광 혼합으로 백색광을 만들 수 있다.
본 발명의 특징에 따르면, 플립 칩 타입 LED는 기판 및 LED 칩을 포함한다. 상기 기판은: 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 갖는 몸체; 상기 제1 표면 위에 배치된 다수개의 제3 패드들; 상기 제1 표면 상에 배치된 제4 패드; 상기 제2 표면 위에 배치된 제1 전극; 상기 제2 표면 위에 배치된 제2 전극; 상기 몸체를 가로질러 관통하고, 상기 제3 패드들과 상기 제1 전극을 전기적으로 연결하는 다수개의 제1 비어들(vias); 상기 몸체를 가로질러 관통하고, 상기 제4 패드와 상기 제2 전극을 전기적으로 연결하는 제2 비어(via)를 포함한다. 상기 LED 칩은 상기 기판과 플립-칩 본딩 결합할 수 있고, 투명 기판; 상기 투명 기판 상에 배치된 제1 타입 반도체 층; 상기 제1 타입 반도체 층 상에 배치된 제2 타입 반도체 층; 상기 제1 타입 반도체 층과 상기 제2 타입 반도체 층 사이에 배치된 액티브 반도체 층; 상기 제1 타입 반도체 층 위에 배치되고 상기 제3 패드들과 전기적으로 연결된 제1 패드; 및 상기 제2 타입 반도체 층 위에 배치되고 상기 제4 패드와 전기적으로 연결된 제2 패드를 포함한다.
본 발명의 다른 특징에 의하면, 플립 칩 타입 LED는 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 갖는 몸체를 포함하는 기판을 포함할 수 있다. 상기 플립 칩 타입 LED는 상기 제2 표면 위에 배치된 제1 전극; 상기 제2 표면 위에 배치된 제2 전극을 더 포함할 수 있다. 상기 플립 칩 타입 LED는 투명 기판; 상기 투명 기판 상에 배치된 제1 타입 반도체 층; 상기 제1 타입 반도체 층 위에 배치된 제2 타입 반도체 층; 상기 제1 타입 반도체 층과 상기 제2 타입 반도체 층 사이에 배치된 액티브 반도체 층; 상기 제2 타입 반도체 층과 상기 기판의 제1 표면 사이에 배치된 접착층; 상기 기판의 몸체, 상기 접착층, 상기 제2 타입 반도체 층 및 상기 액티브 반도체 층을 가로질러 관통하는 다수개의 제1 비어들; 및 상기 기판의 몸체를 가로질러 관통하는 제2 비어(via)를 더 포함할 수 있다. 상기 제1 비어들은 상기 제1 타입 반도체 층과 상기 제1 전극을 전기적으로 연결시킬 수 있다. 상기 제2 비어는 상기 제2 타입 반도체 층과 상기 제2 전극을 전기적으로 연결시킬 수 있다.
본 발명의 또 다른 특징에 의하면, 제1 표면 및 제1 표면에 대향하는 제2 표면을 갖는 몸체를 포함하는 기판; 상기 제1 표면 위에 배치된 다수개의 제3 패드들; 상기 제1 표면 위에 배치된 제4 패드; 상기 제2 표면 위에 배치된 제1 전극; 상기 제2 표면 위에 배치된 제2 전극; 상기 몸체를 가로질러 관통하고, 각각이 상기 제3 패드들 각각과 상기 제1 전극을 전기적으로 연결하는 다수개의 제1 비어들; 상기 몸체를 가로질러 관통하고, 상기 제4 패드와 상기 제2 전극을 전기적으로 연결하는 제2 비어를 포함하는 플립 칩 타입 LED 제조 방법이 개시된다. 또한, 상기 방법은 투명 기판; 상기 투명 기판 상에 배치된 제1 타입 반도체 층; 상기 제1 타입 반도체 층 위에 배치된 제2 타입 반도체 층; 상기 제1 타입 반도체 층과 상기 제2 타입 반도체 층 사이에 배치된 액티브 반도체 층; 상기 제1 타입 반도체 층 위에 배치된 제1 패드; 및 상기 제2 타입 반도체 층 위에 배치된 제2 패드를 포함하는 LED 칩을 제공한다. 상기 방법은 상기 제1 패드와 상기 제2 패드가 각각 제3 패드들과 제4 패드와 전기적으로 연결될 수 있도록 상기 기판과 상기 LED 칩을 본딩하는 단계를 더 포함한다.
본 발명의 또 다른 특징에 의하면, 플립 칩 타입 LED를 제조하는 방법이, 투명 기판을 제공하는 단계; 상기 투명 기판 상에 제1 타입 반도체 층을 형성하는 단계; 상기 제1 타입 반도체 층 상에 액티브 반도체 층을 형성하는 단계; 상기 액티브 반도체 층 상에 제2 타입 반도체 층을 형성하는 단계; 상기 제2 타입 반도체 층 상에 접착층을 형성하는 단계; 제1 표면과 상기 제1 표면에 대향하는 제2 표면을 갖는 몸체를 포함하는 기판을 형성하는 단계; 상기 기판의 몸체, 상기 접착층, 상기 제2 타입 반도체 층, 상기 액티브 반도체 층을 가로질러 관통하는 다수개의 제1 비어들을 형성하는 단계; 상기 기판의 몸체를 가로질러 관통하는 제2 비어를 형성하는 단계; 상기 기판의 몸체의 제2 표면 상에서, 상기 제1 비어들과 전기적으로 연결되는 제1 전극을 형성하는 단계; 및 상기 기판 몸체의 상기 제2 표면 상에서 상기 제2 비어와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
다양한 실시예에서 상기 기판은 실리콘 기판 또는 전기적 절연 기판일 수 있다. 실리콘 기판인 경우, 상기 비어들과 상기 실리콘 기판 표면의 벽에 전기적 절연 층이 제공될 필요가 있다. 전기적 절연 기판의 경우에는 이러한 것들이 불필요하다.
본 발명에 개시된 다양한 실시예들의 이점과 효과를 좀 더 이해하기 위해서, 더 구체적인 상세한 설명이 첨부된 도면을 참조로 아래의 실시예들을 통해 제시된다.
본 발명에 따른 LED 칩은 종래 LED의 패키징과 관련된 문제점들을 해결한다.
본 발명에 따른 LED 칩은 플립 칩 타입 방식으로 기판에 전기적으로 연결되어, 실리콘 기판 또는 전기적 절연 기판은 LED 플립-칩 구조를 단락이 발생하는 현상을 피할 수 있도록 향상시킨다.
본 발명에 따른 LED 칩의 전기 절연층이 금속 도전 플러그들의 측면 주위에 형성되어 전기적 연결에 따른 단락을 방지한다.
개시된 본 발명은 아래의 상세한 설명과 첨부된 도면이 만드는 참조되는 예들을 파악함으로써 좀 더 완전하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 LED 칩의 구조와 제조 과정을 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 실리콘 기판의 구조 및 제조 과정을 나타낸다.
도 3은 본 발명의 제1 실시예에 따른 플립 칩 타입 LED 칩의 구조 및 제조 과정을 나타낸다.
도 4-5는 본 발명의 제2 실시예에 따른 플립 칩 타입 LED 칩의 구조 및 제조 과정을 나타낸다.
도 6은 본 발명의 제3 실시예에 따른 실리콘 기판의 구조 및 제조 과정을 나타낸다.
도 7은 본 발명의 제3 실시예에 따른 플립 칩 타입 LED 칩의 구조 및 제조 과정을 나타낸다.
도 8-9는 본 발명의 제4 실시예에 따른 플립 칩 타입 LED 칩의 구조 및 제조 과정을 나타낸다.
제 1 실시예
도 1 내지 3을 참조하면, 제시되는 본 발명은 실리콘 기판(20)과 LED 칩(10)을 포함하는 플립 칩 타입 LED(30)을 제공한다. 상기 실리콘 기판(20)은 몸체(43), 다수개의 제3 패드들(23), 제4 패드(24), 제1 전극(25), 제2 전극(26) 다수개의 제1 비어들(21), 및 제2 비어(22)를 포함한다. 실리콘 기판(20)의 몸체(43)는 제1 표면(20a)과 제1 표면(20a)에 대향하는 제2 표면(20b)을 갖는다. 제3 패드들(23)은 상기 제1 표면(20a) 상에 배치된다. 제4 패드(24)는 제1 표면(20a) 상에 배치된다. 제1 전극(25)은 제2 표면(20b) 아래에 배치된다. 제2 전극(26)은 제2 표면(20b) 아래에 배치된다. 제1 비어들(21)은 실리콘 기판(20)의 몸체(43)을 가로질러 하나 이상의 제3 패드(23)와 제1 전극(25)과 전기적으로 연결된다. 제2 비어(22)는 실리콘 기판(20)의 몸체(43)를 가로질러 제4 패드(24)와 제2 전극(26)과 전기적으로 연결된다.
또한, 실리콘 기판(20)은, 제1 비어들(21)과 몸체(43) 사이, 제2 비어(22)와 몸체(43) 사이, 몸체(43)의 측면, 그리고 제1 표면(20a) 및 제2 표면(20b) 중 제1 비어들(21)과 제2 비어(22)에 의해 가로질러 관통되지 않는 영역들에 배치된 전기적 절연 층(28)을 포함한다.
상기 LED 칩(10)은 플립 칩 방법에 의해 실리콘 기판(20) 위에 배치되고, 투명 기판(11), 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b), 하나 이상의 제1 패드(14), 및 하나 이상의 제2 패드(15)를 포함한다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b)이 에피 스택(epi stack; 12)을 형성한다. 상기 에피 스택(12)에서, 제1 타입 반도체 층(12c)은 상기 투명 기판(11) 상에 배치되고, 상기 제2 타입 반도체 층(12a)은 상기 제1 타입 반도체 층(12c) 상에 배치되고, 상기 액티브 반도체 층(12b)은 상기 제1 타입 반도체 층(12c)과 상기 제2 타입 반도체 층(12a) 사이에 배치된다. 제1 패드(14)는 상기 에피 스택(12)의 제2 타입 반도체 층(12a) 상에 배치되고, 상기 제3 패드들(23)에 전기적으로 연결된다. 제2 패드(15)는 상기 에피 스택(12)의 제2 타입 반도체 층(12a) 상에 배치되고, 제4 패드(24)와 전기적으로 연결된다.
일 실시예에서, LED 칩(10)은 상기 에피 스택(12)의 제2 타입 반도체 층(12a) 상에 배치되어 제1 패드(14)와 제2 패드(15)를 분리하기 위한 전기적 절연 층(16)을 더 포함한다. 일 실시예에서, 균일 전류 분배 층 또는 전류 스프레딩(spreading) 층(17)이 제2 패드(15)와 제2 타입 반도체 층(12a) 사이와 전기적 절연 층(16)과 제2 타입 반도체 층(12a) 사이에 배치될 수 있다. 이러한 균일 전류 분배 층 또는 전류 스프레딩 층(17)은, 예를 들어, 금속성 전기 도전 층 또는 투명 전기 도전 층일 수 있다. 또한, 상기 실리콘 기판(20) 몸체(43)의 주변 측면은 대체로 상기 제2 표면(20b)에 수직이다. 일 실시예에서,제1 패드(14)와 제2 패드(15) 사이의 거리(d1), 제3 패드들(23)과 제4 패드(24) 사이의 거리(d2), 그리고 제1 전극(25)과 제2 전극(26) 사이의 거리(d3)는 대체로 동일하다. 이와 다르게, 제1 패드(14)와 제2 패드(15) 사이의 거리(d1)가 제3 패드들(23)과 제4 패드(24) 사이의 거리(d2)와 제1 전극(25)과 제2 전극(26) 사이의 거리(d3) 보다 더 클 수 있다. 일 실시예에서, LED 칩의 주변 측면은 상기 기판(20) 몸체(43)의 주변 측면에 대응하거나 또는 정렬되어 동일 평면이 된다. 상기 실리콘 기판(20)은 상기 플립 칩 타입 LED(30)의 전체적인 방열(heat dissipation)을 향상시킨다.
일 실시예에서, 상기 제1 타입 반도체 층(12c)은 P-타입 반도체 층이고, 상기 제2 타입 반도체 층(12a)은 N-타입 반도체 층이다. 상기 제1 패드(14)와 상기 제2 패드(15)는 각각 P-타입 컨택 층(contact layer)과 N-타입 컨택 층이다. 다른 한편, 상기 제1 타입 반도체 층(12c)이 N-타입 반도체 층이고, 상기 제2 타입 반도체 층(12a)이 P-타입 반도체 층일 수 있다. 이 경우, 제1 패드(14)와 제2 패드(15)는 각각 N-타입 컨택 층과 P-타입 컨택 층이 된다. 투명 기판(11)은 사파이어(sapphire) 일 수 있다. 플립 칩 타입 LED(30)는 LED 칩(10)과 실리콘 기판(20) 사이에 배치된 접착층을 더 포함할 수 있다. 상기 접착층은 적어도 저항층, 반사층, 본딩층, 배리어층 또는 이들의 결합층을 포함할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면(regular profile roughened surface) 또는 비균질 프로파일 거칠기를 갖는 표면(irregular profile roughened surface)를 포함할 수 있다. LED 칩(10)은 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 제1 패드(14)와 에피 스택(12)의 제1 타입 반도체 층(12c)에 전기적으로 연결되는 다수개의 제3 비어들(13)을 더 포함할 수 있다. 다수의 제3 비어들(13)은 제1 비어들(21)의 수와 같을 수 있고, 이러한 경우 전류 스프레딩(current spreading) 효과가 향상될 수 있다. 제3 패드들(23), 제1 전극(25), 및 제1 패드(14)의 배치(arrangement)는 적용에 따라 다양하게 변형될 수 있고, 단일 패드, 다수의 패드, 단일 전극, 다수의 전극, 단일 컨택층, 또는 다수의 컨택층들의 조합을 포함할 수 있다. 패드, 전극, 컨택층들의 수는 제3 패드들(13)의 수 또는 제1 비어들(21)의 수와 각각 동일하다. 또한, LED 칩(10)은 제3 비어들(13), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b) 사이에 배치된 전기적 절연 층(13a)을 더 포함하여, 제3 비어들(13), 제2 타입 반도체 층(12a) 및 액티브 반도체 층(12b)을 분리시킬 수 있다. 또한, LED 칩(10) 내에, 예를 들어 제1 패드(14) 또는 제2 패드(15) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 LED 칩(10)을 투과해 나갈 수 있게 하고, 이를 통해 LED 칩(10)의 조도 효율을 향상시킬 수 있게 할 수 있다.
도 1 내지 도 3을 참조하면, 아래에 설명되는 바와 같이 플립 칩 타입 LED(30)의 제조 방법을 추가적으로 제시한다.
먼저, 몸체(43)을 포함하는 실리콘 기판(20)이 제공된다. 상기 실리콘 기판(20)의 몸체(43)는 제1 표면(20a)과 제1 표면(20a)에 반대쪽에 있는 제2 표면(20b)을 포함한다.
그런 다음, 다수개의 관통 홀(27)이 실리콘 기판(20)의 몸체(43)를 가로지르도록 형성된다. 이 단계는 레이저, 기계적 수단 또는 에칭 방법을 통해 실리콘 기판(20)을 뚫는 방법으로 행해질 수 있다.
그리고 나서, 전기 절연층(28)이 실리콘 기판(20)의 몸체(43)와 상기 관통 홀(27) 상에 형성된다. 상기 전기 절연층(28)은 상기 관통 홀들(27)의 벽과 상기 실리콘 기판(20)의 몸체(43)의 측면에 배치된다. 또한, 전기 절연층(28)은 제1 표면(20a)과 제2 표면(20b)의 상기 관통 홀(27)이 지나가지 않는 영역에 배치된다. 이 단계는 증착 방법으로 달성될 수 있다.
그런 다음, 메탈(금속)층(29)가 실리콘 기판(20)의 몸체(43) 위에 형성되어 상기 관통 홀(27)을 채운다. 이 방법은 전기도금(electroplating) 또는 증착(deposition) 방법으로 달성될 수 있다.
그런 다음, 상기 메탈(금속)층(29)은 평탄화 단계를 거쳐 다수의 제1 비어들(21)과 제2 비어(22)를 형성한다. 이 단계는 화학적 기계적 연마(CMP; chemical mechanical polishing) 또는 에칭(etching) 방법으로 달성될 수 있다.
그런 다음, 다수개의 제3 패드들(23), 제4 패드(24), 제1 전극(25) 및 제2 전극(26)이 형성된다. 제3 패드들(23)은 제1 비어들(21)을 통해 제1 전극(25)과 전기적으로 연결된다. 제4 패드(24)는 제2 비어(22)를 통해 제2 전극(26)과 전기적으로 연결된다. 이 단계는 레이저 전기 도금(또는 증착)과 (CMP 또는 에칭을 통한) 평탄화 작업으로 달성될 수 있다.
이로써, 실리콘 기판(20)의 작업 공정이 완성된다. 상기 실리콘 기판(20)은 몸체(43), 다수개의 제3 패드들(23), 제4 패드(24), 제1 전극(25), 제2 전극(26), 다수개의 제1 비어들(21)과 제2 비어(22)를 포함한다. 상기 실리콘 기판(20)의 몸체(43)는 제1 표면(20a)과 제1 표면(20a)의 반대편에 있는 제2 표면(20b)을 포함한다. 제3 패드들(23)과 제4 패드(24)는 제1 표면(20a) 위에 배치된다. 제1 전극(25)과 제2 전극(26)은 제2 표면(20b) 위에 배치된다. 제1 비어들(21)은 실리콘 기판(20)의 몸체(43)를 가로질러(관통하여) 제3 패드들(23)과 제1 전극(25)에 전기적으로 연결된다. 제2 비어는 실리콘 기판(20)의 몸체(43)를 가로질러(관통하여) 제3 패드(24)와 제2 전극(26)에 전기적으로 연결된다. 또한, 실리콘 기판(20)은 전기 절연층(28)을 더 포함한다. 상기 전기 절연층(28)은 제1 비어들(21)과 몸체(43) 사이, 제2 비어(22)와 몸체(43) 사이, 그리고 제1 표면(20a)과 제2 표면(20b)의 관통홀(27)에 의해 관통되지 않는 영역과 같은 몸체(43)의 측면에 배치된다.
그런 다음, 투명 기판(11), 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b), 제1 패드(14) 그리고 제2 패드(15)를 포함하는 LED 칩(10)이 제공된다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)은 에피 스택(epi stack; 12)을 형성한다. 이 에피 스택(12)에서, 제1 타입 반도체 층(12c)은 투명 기판(11) 위에 배치되고, 제2 타입 반도체 층(12a)은 제1 타입 반도체 층 위에 배치되고, 액티브 반도체 층(12b)은 제1 타입 반도체 층(12c)과 제2 타입 반도체 층(12a) 사이에 배치된다. 제1 패드(14)는 에피 스택(12)의 제1 타입 반도체 층(12c) 위에 배치되고, 제2 패드(15)는 에피 스택(12)의 제2 타입 반도체 층(12a) 위에 배치된다.
그런 다음, 실리콘 기판(20)과 LED 칩(10)이 함께 본딩 결합된다. 이를 통해, 제1 패드(14)와 제2 패드(15)가 각각 제3 패드들(23)과 제4 패드(24)에 전기적으로 결합되게 된다.
LED 칩(10)은 에피 스택(12)의 제2 타입 반도체 층(12a) 위에 배치되는 전기 절연층(16)을 더 포함하여 제1 패드(14)와 제2 패드(15)를 분리시킬 수 있다.
일 실시예에서, 플립-칩 본딩 구조를 형성하기 위해 하나의 큰 크기의 실리콘 기판과 하나의 LED 웨이퍼 사이의 얼라인먼트 타입(alignment type) 플립-칩 본딩이 먼저 수행된다. 일 실시예에서, 큰 크기의 실리콘 기판은 다수개의 실리콘 기판들(20)을 포함하고, LED 웨이퍼는 다수개의 LED 칩들(10)을 포함한다. 그런 다음, 플립-칩 본딩 구조는 다수개의 개별적인 플립 칩 타입 LED들(30)로 잘려진다.
다른 실시예에서, 하나의 큰 크기의 실리콘 기판과 다수개의 LED 칩들(10) 사이의 얼라인먼트 타입 플립-칩 본딩이 먼저 수행된다. 일 실시에에서, 상기 큰 크기의 실리콘 기판은 다수개의 실리콘 기판들(20)을 포함한다. 그리고 상기 큰 크기의 실리콘 기판은 다수개의 개별적인 플립 칩 타입 LED들(30)로 잘려진다.
또 다른 실시예에서, 다수개의 실리콘 기판들(20)과 하나의 LED 웨이퍼 사이의 얼라인먼트 타입 플립-칩 본딩이 먼저 수행된다. 일 실시예에서, 상기 LED 웨이퍼는 다수개의 LED 칩들(10)을 포함한다. 그런 다음, 상기 LED 웨이퍼는 다수개의 개별적인 플립 칩 타입 LED들(30)로 잘려진다.
또 다른 실시예에서, 하나의 실리콘 기판(20)과 하나의 LED 칩(10) 사이에 얼라인먼트 타입 플립-칩 본딩이 수행된다. 이 경우, 플립 타입 LED(30)은 커팅 공정 없이 형성된다.
일 실시예에서, 제1 타입 반도체 층(12c)은 P-타입 반도체 층이며, 제2 타입 반도체 층(12a)은 N-타입 반도체 층이고, 제1 패드(14) 및 제2 패드(15)는 각각 P-타입 컨택 층과 N-타입 컨택 층이다. 다른 한편으로는, 제1 타입 반도체 층(12c)은 N-타입 반도체 층이며, 제2 타입 반도체 층(12a)은 P-타입 반도체 층이고, 제1 패드(14) 및 제2 패드(15)는 각각 N-타입 컨택 층과 P-타입 컨택 층이다. 투명 기판(11)은 사파이어(sapphire)일 수 있다. 일 실시예에서, 본딩 단계는 LED 칩(10)과 실리콘 기판(20) 사이에 접착층을 형성하는 것을 포함할 수 있다. 상기 접착층은 적어도 저항층, 반사층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 조합을 포함할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함할 수 있다. LED 칩(10)은 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로지르는 다수개의 제3 비어들(13)을 더 포함할 수 있고, 제3 비어는 에피 스택(12)의 제1 타입 반도체 층(12c)와 제1 패드(14)를 전기적으로 연결할 수 있다. 또한, LED 칩(10)은 전기 절연층(13a)을 더 포함할 수 있다. 상기 전기 절연층(13a)은 제3 비어들(13), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b) 사이에 배치되어 상기 제3 비이들(13), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)을 분리시킨다. 한편, LED 칩(10) 내에, 예를 들어 제1 패드(14) 또는 제2 패드(15) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 LED 칩(10)을 투과해 나갈 수 있게 하고, 이를 통해 LED 칩(10)의 조도 효율을 향상시킬 수 있게 할 수 있다.
제 2 실시예
도 4 및 도 5를 참조하면, 실리콘 기판(20), 투명 기판(11), 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b) 접착층, 다수개의 제1 비어들(44), 제2 비어(45), 제1 전극(25), 및 제2 전극(26)을 포함하는 플립 칩 타입 LED(50)을 더 제시한다.
실리콘 기판(20)은 몸체(43)를 포함한다. 상기 실리콘 기판(20)의 몸체(43)는 제1 표면(20a)과 제1 표면(20a)의 반대편에 있는 제2 표면(20b)을 포함한다. 제1 전극(25) 및 제2 전극(26)은 제2 표면(20b) 위에 배치된다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)은 에피 스택(epi stack; 12)을 형성한다. 이 에피 스택(12)에서, 제1 반도체 층(12c)은 투명 기판(11) 위에 배치되고, 제2 타입 반도체 층(12a)은 제1 타입 반도체 층(12c) 위에 배치되고, 액티브 반도체 층(12b)은 제1 타입 반도체 층(12c)과 제2 타입 반도체 층(12a) 사이에 배치된다. 상기 접착층은 상기 제2 타입 반도체 층(12a)과 실리콘 기판(20)의 제1 표면(20a) 사이에 배치되고, 배리어 층(41)과 본딩 층(42)을 포함한다. 배리어 층(41)은 에피 스택(12)의 제1 타입 반도체 층(12a)에 접촉하고, 본딩 층(42)은 실리콘 기판(20)의 제1 표면(20a)과 접촉한다. 제1 비어들(44)은 실리콘 기판(20)의 몸체(43), 접착 층(즉, 배리어 층(41)과 본딩 층(42)), 그리고 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 관통한다. 제1 비어들(44)는 에피 스택(12)의 제1 타입 반도체 층(12c)과 제1 전극(25)을 전기적으로 연결한다. 제2 비어(45)는 실리콘 기판(20)의 몸체(43)를 가로질러 관통하여 에피 스택(12)의 제2 타입 반도체 층(12a)과 제2 전극(26)을 전기적으로 연결한다. 일 실시예에서, 제2 비어(45)는 실리콘 기판(20)의 몸체(43)와 접착 층(즉, 배리어 층(41)과 본딩 층(42))을 가로질러 관통한다. 또한, 실리콘 기판(20)의 몸체(43)의 주변 측면은 대체로 제2 표면(20b)에 수직이다. 실리콘 기판(20)은 플립 칩 타입 LED(50)의 전체적인 방열을 향상시킨다.
일 실시예에서, 상기 제1 타입 반도체 층(12c)은 P-타입 반도체 층이고, 상기 제2 타입 반도체 층(12a)은 N-타입 반도체 층이다. 다른 한편, 상기 제1 타입 반도체 층(12c)이 N-타입 반도체 층이고, 상기 제2 타입 반도체 층(12a)이 P-타입 반도체 층일 수 있다. 투명 기판(11)은 사파이어일 수 있다. 접착층은 적어도 저항 컨택 층, 반사 층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 조합을 포함할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면(regular profile roughened surface) 또는 비균질 프로파일 거칠기를 갖는 표면(irregular profile roughened surface)를 포함할 수 있다. 제1 전극(25)은 단일 전극 또는 다수개의 전극들을 포함할 수 있고, 제1 전극의 개수는 제1 비어들(44)의 수와 같다.
일 실시예에서, 플립 칩 타입 LED(50)는 전기 절연층(44a)을 더 포함할 수 있다. 상기 전기 절연층(44a)은 제1 비어들(44)과 실리콘 기판(20)의 몸체(43) 사이, 제1 비어들(44)와 접착층(즉, 배리어 층(41)과 본딩 층(42)) 사이, 제1 비어들(44)과 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b) 사이, 제2 비어(45)와 실리콘 기판(20)의 몸체(43) 사이, 그리고 실리콘 기판(20)의 몸체(43)의 측면 위에 배치될 수 있다. 또한, 전기 절연 층(44a)은 제2 표면(20b)에서 제1 비어들(44)과 제2 비어(45)가 관통하지 않는 영역에 배치될 수 있다. 또한, 전기 절연층은 본딩 층(42)과 실리콘 기판(20)의 몸체(43) 사이에 배치될 수 있다. 또한, 플립 칩 타입 LED (50) 내에, 예를 들어 제1 전극(25) 또는 제2 전극(26) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 플립 칩 타입 LED (50)을 투과해 나갈 수 있게 하고, 이를 통해 플립 칩 타입 LED(50)의 조도 효율을 향상시킬 수 있게 할 수 있다.
도 4 및 도 5를 참조하여, 본 발명은 아래 설명되는 플립 칩 LED(50)을 제조하는 과정을 더 제시한다.
먼저, 투명 기판(11)이 제공된다.
그리고 제1 타입 반도체 층(12c)이 투명 기판(11) 위에 형성된다.
그런 다음, 액티브 반도체 층(12b)이 제1 타입 반도체 층(12c) 위에 형성된다.
그럼 다음, 제2 타입 반도체 층(12a)이 액티브 반도체 층(12b) 위에 형성된다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)이 에피 스택(12)을 형성한다.
그런 다음, 접착층이 에피 스택(12)의 제2 타입 반도체 층(12a) 위에 형성된다.
그런 다음, 실리콘 기판(20)이 접착층 위에 형성된다. 이 실리콘 기판(20)은 제1 표면(20a)과 제1 표면(20a)에 반대편에 있는 제2 표면(20b)을 포함하는 몸체(43)를 포함한다. 제1 표면(20a)은 상기 접착층에 접촉한다. 접착층은 배리어 층(41)과 본딩 층(42)을 포함한다. 상기 배리어 층(41)은 에피 스택(12)의 제2 타입 반도체 층(12a)에 접촉하고, 본딩 층(42)는 실리콘 기판(20)의 제1 표면(20a)에 접촉한다.
그런 다음, 다수개의 제1 관통홀(47)과 제2 관통홀(48)이 형성된다. 제1 관통홀(47)은 실리콘 기판(20)의 몸체(43), 본딩 층(42), 배리어 층(41), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)을 가로질러 관통한다. 제2 관통홀(48)은 실리콘 기판(20)의 몸체(43)를 가로질러 관통한다. 이 단계는 레이저, 기계적 수단 또는 에칭 방법으로 실리콘 기판(20)을 뚫는 방법으로 행해질 수 있다.
그런 다음 전기 절연층(44a)이 실리콘 기판(20)의 몸체(43), 제1 관통홀(47) 그리고 제2 관통홀(48) 위에 형성된다. 특히, 상기 전기 절연층(44a)은 제1 관통홀(47)과 제2 관통홀(48)의 벽(wall; 측면)에 배치된다. 전기 절연층(44a)은, 제2 표면(20b)의 제1 관통홀(47)과 제2 관통홀(48)이 관통하지 않는 영역 등과 같은, 실리콘 기판(20) 몸체(43)의 측면에도 배치된다.
그런 다음, 다수개의 제1 비어들(44)이 형성되고, 이 제1 비어들(44)은 실리콘 기판(20)의 몸체(43), 접착층(즉, 배리어 층(41)과 본딩 층(42)), 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 관통한다. 이 단계는 메탈 레이저 전기도금(또는 증착) 및 (CMP 또는 에칭을 통한) 평탄화 작업으로 달성될 수 있다.
그런 다음, 제2 비어(45)가 형성되고, 이 제2 비어(45)는 실리콘 기판(20)의 몸체(43)와 접착층(즉, 배리어 층(41)과 본딩 층(42))을 가로질러 관통한다.
그런 다음, 실리콘 기판(20)의 제2 표면(20b) 위에 제1 전극(25)을 형성하고, 이 제1 전극(25)는 제1 비어들(44)과 전기적으로 연결된다.
그런 다음, 실리콘 기판(20)의 제2 표면(20b) 위에 제2 전극(26)을 형성하고, 이 제2 전극(26)은 제2 비어(45)와 전기적으로 연결된다.
일 실시예에서, 반도체 웨이퍼 공정이 먼저 수행된다. 그런 다음, 커팅 공정이 수행되어 다수개의 개별적인 플립 칩 타입 LED들(50)을 형성한다.
일 실시예에서, 제1 타입 반도체 층(12c)은 P-타입 반도체 층이고, 제2 타입 반도체 층(12a)은 N-타입 반도체 층이다. 한편, 제1 타입 반도체 층(12a)이 N-타입 반도체 층이고, 제2 타입 반도체 층(12a)이 P-타입 반도체 층일 수 있다. 투명 기판(11)은 사파이어일 수 있다. 접착층은 하나 이상의 저항 층, 반사 층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 결합들을 포함할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함할 수 있다. 또한, 전기 절연층(44a)이 제1 비어들(44)과 실리콘 기판(20)의 몸체(43) 사이, 제1 비어들(44)과 접착층(즉, 배리어 층(41)과 본딩 층(42)) 사이, 제1 비어들(44)과 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b) 사이, 그리고 제2 비어(45)와 실리콘 기판(20)의 몸체(43) 사이에 배치된다. 전기 절연층(44a)은 제2 표면(20b)의 제1 비어들(44)과 제2 비어(45)가 관통하지 않는 영역과 같은, 실리콘 기판(20)의 몸체(43)의 측면 위에 배치된다. 또한, 전기 절연층은 본딩 층(42)과 실리콘 기판(20)의 몸체(43) 사이에 배치될 수 있다. 추가적으로, 플립 칩 타입 LED (50) 내에, 예를 들어 제1 전극(25) 또는 제2 전극(26) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 플립 칩 타입 LED (50)을 투과해 나갈 수 있게 하고, 이를 통해 플립 칩 타입 LED(50)의 조도 효율을 향상시킬 수 있게 할 수 있다.
제 3 실시예
도 1, 도 6 및 도 7을 참조하여, 본 발명은 실리콘 기판 또는 전기적 절연 기판(60) 그리고 LED 칩(10)을 포함하는 플립 칩 타입 LED(70)을 더 제시한다. 설명을 간략하게 하기 위해, LED 칩(10)의 상세한 설명은 반복해서 설명하지 않는다. 전기 절연 기판(60)은 몸체(69), 다수개의 제1 패드들(63), 제2 패드(64), 제1 전극(65), 제2 전극(66), 다수개의 제1 비어들(61), 제2 비어(62)를 포함한다. 전기 절연 기판(60)의 몸체(69)는 제1 표면(60a)과 제1 표면(60a)의 반대면에 있는 제2 표면(60b)을 포함한다. 제1 패드들(63)과 제2 패드(64)는 제1 표면(60a) 위에 배치된다. 제1 전극(65)과 제2 전극(66)은 제2 표면(60b) 위에 배치된다. 제 비어들(61)은 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하여 제1 패드들(63)과 제1 전극(65)을 전기적으로 연결시킨다. 제2 비어(62)는 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하여 제2 패드들(64)과 제2 전극(66)을 전기적으로 연결시킨다. 일 실시예에서, 전기 절연 기판(60)의 몸체(69)의 주변 측면은 대체로 제2 표면(60b)에 수직이다. 일 실시예에서, 제1 패드(14)와 제2 패드(15) 사이의 거리(d1), 제1 패드들(63) 및 제2 패드(64) 사이의 거리(d4), 제1 전극(65)와 제2 전극(66) 사이의 거리(d5)는 실질적으로 동일하다. 한편, 제1 패드(14)와 제2 패드(15) 사이의 거리(d1)는 제1 패드들(63)과 제2 패드(64) 사이의 거리(d4)와 제1 전극(65)과 제2 전극(66) 사이의 거리(d5)보다 더 크다. 일 실시예에서, LED 칩(10)의 주변 측면은 전기 절연 기판(60)의 몸체(69)의 주변 측면에 대응하거나 정렬되어 동일 평면이 된다.
전기 절연 기판(60)은 전기적으로 비-도전성이나 열 전도성이 있는 기판일 수 있다. 플립 칩 타입 LED(70)는 LED 칩(10)과 전기 절연 기판(60) 사이에 배치된 접착층을 더 포함할 수 있다. 상기 접착층은 저항 컨택 층, 반사 층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 조합을 포함할 수 있다. 제3 비어들(13)의 수는 제1 비어들(61)의 수와 동일할 수 있다. 제1 패드들(63), 제1 전극(65) 및 제1 패드(14)의 배치는 적용에 따라 다양하게 변형될 수 있고, 단일 패드, 다수의 패드, 단일 전극, 다수의 전극, 단일 컨택 층 또는 다수의 컨택 층들의 조합을 포함할 수 있다. 패드, 전극, 컨택 층들의 수는 각각 제3 비어들(13)의 수 또는 제1 비어들(61)의 수와 동일할 수 있다. 전기 절연 기판(60)은 플립 칩 타입 LED(70)의 전체적 방열을 향상시킨다.
도 1, 도 6 및 도 7을 참조하여, 본 발명은 아래에 설명된 바와 같이, 플립 칩 타입 LED(70)의 제조 방법을 더 제시한다.
먼저, 전기 절연 기판(60)이 제공된다. 상기 전기 절연 기판(60)은 제1 표면(60a)과 제1 표면(60a)의 반대쪽에 있는 제2 표면(60b)를 포함하는 몸체(69)를 포함한다.
그런 다음, 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하는 관통홀(67)이 형성된다. 이 단계는 레이저, 기계적 수단 또는 에칭을 통해 전기 절연 기판(60)을 뚫는 방법으로 행해질 수 있다.
그런 다음, 메탈 층(69a)이 전기 절연 기판(60)의 몸체(69) 위에 형성되어 관통홀(67)을 매운다. 이 과정은 전기 도금 또는 증착 방법으로 행해질 수 있다.
그런 다음, 상기 메탈 층(69a)은 평탄화 작업을 거쳐 제1 비어들(61)과 제2 비어(62)이 형성된다. 이 과정은 CMP 또는 에칭 방법으로 행해질 수 있다.
그런 다음, 제1 패드(63), 제2 패드(64), 제1 전극(65) 및 제2 전극(66)이 형성된다. 제1 비어들(61)은 제1 패드들(63)과 제1 전극(65)을 전기적으로 연결시킨다. 제2 비어(62)는 제2 패드(64)와 제2 전극(66)을 전기적으로 연결시킨다. 이 과정은 메탈 전기도금(또는 증착) 및 (CMP 나 에칭을 통한) 평탄화 과정을 통해 달성될 수 있다.
위에 설명된 전기 절연 기판(60)의 제작 과정은 전기 절연 기판(60)을 제공하게 된다. 상기 전기 절연 기판(60)은 몸체(69), 다수개의 제1 패드들(63), 제2 패드(64), 제1 전극(65), 제2 전극(66), 다수개의 제1 비어들(61) 및 제2 비어(62)를 포함한다. 상기 몸체(69)는 제1 표면(60a)과 제1 표면(60a)의 반대쪽에 있는 제2 표면(60b)를 포함하며, 제1 패드들(63)과 제2 패드(64)는 제1 표면(60a) 위에 배치되고, 제1 전극(65)과 제2 전극(66)은 제2 표면(60b) 위에 배치된다. 제1 비어들은 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하여, 제1 패드들(63)과 제1 전극(65)을 전기적으로 연결시킨다. 제2 비어(62)는 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하여 제2 패드(64)와 제2 전극(66)을 전기적으로 연결시킨다.
그런 다음, LED 칩(10)이 제공된다. 상기 LED 칩(10)은 투명 기판(11), 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b), 제1 패드(14) 그리고 제2 패드(15)를 포함한다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b)는 에피 스택(12)을 형성한다. 이 에피 스택(12)에서, 제1 타입 반도체 층(12c)은 투명 기판(11) 위에 배치되고, 제2 타입 반도체 층(12a)은 제1 타입 반도체 층(12c) 위에 배치되고, 액티브 반도체 층(12b)은 제1 타입 반도체 층(12c)과 제2 타입 반도체 층(12a) 사이에 배치된다. 제1 패드(14)는 에피 스택(12)의 제1 타입 반도체 층(12c) 위에 배치된다. 제2 패드(15)는 에피 스택(12)의 제2 타입 반도체 층(12a) 위에 배치된다.
그런 다음, 전기 절연 기판(60)과 LED 칩(10)은 제1 패드(14)와 제2 패드(15)가 각각 제1 패드들(63)과 제2 패드(64)와 전기적으로 연결되도록 본딩 결합된다.
일 실시예에서, 플립-칩 본딩 구조를 형성하기 위해 하나의 큰 크기의 전기 절연 기판과 하나의 LED 웨이퍼 사이의 얼라인먼트 타입 플립-칩 본딩 결합이 먼저 수행된다. 일 실시예에서, 이 큰 크기의 전기 절연 기판은 다수개의 전기 절연 기판(60)을 포함하며, 이 LED 웨이퍼는 다수개의 LED 칩들(10)을 포함한다. 그런 다음, 플립-칩 본딩 구조는 커팅되어 다수개의 개별적인 플립 칩 타입 LED들(70)이 만들어진다.
다른 실시예에서, 하나의 큰 크기의 전기 절연 기판과 다수개의 LED 칩들(10) 사이의 얼라인먼트 타입 플립-칩 본딩이 먼저 수행된다. 일 실시예에서, 상기 큰 크기의 전기 절연 기판은 다수개의 전기 절연 기판들(60)을 포함한다. 그리고 상기 큰 크기의 전기 절연 기판은 다수개의 개별적인 플립 칩 타입 LED들(70)로 잘려진다.
또 다른 실시예에서, 다수개의 전기 절연 기판들(60)과 하나의 LED 웨이퍼 사이의 얼라인먼트 타입 플립-칩 본딩이 먼저 수행된다. 일 실시예에서, 상기 LED 웨이퍼는 다수개의 LED 칩들(10)을 포함한다. 그런 다음, 상기 LED 웨이퍼는 다수개의 개별적인 플립 칩 타입 LED들(70)로 잘려진다.
또 다른 실시예에서, 하나의 전기 절연 기판(60)과 하나의 LED 칩(10) 사이에 얼라인먼트 타입 플립-칩 본딩이 수행된다. 이 경우, 플립 타입 LED(70)은 커팅 공정 없이 형성된다.
제 4 실시예
도 8 및 도 9를 참조하여, 본 발명은 전기 절연 기판(60), 투명 기판(11), 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a), 액티브 반도체 층(12b), 접착층, 다수개의 제1 비어들(84), 제2 비어(85), 제1 전극(65), 제2 전극(66)을 포함하는 플립 칩 타입 LED(80)를 더 제시한다. 전기 절연 기판(60)은 몸체(69)를 포함한다. 전기 절연 기판(60)의 상기 몸체(69)는 제1 표면(60a)과 제1 표면(60a)의 반대쪽에 있는 제2표면(60b)을 포함한다. 제1 전극(65)과 제2 전극(66)은 제2 표면(60b) 위에 배치된다. 일 실시예에서, 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)은 에피 스택(12)을 형성한다. 이 에피 스택(12)에서, 제1 타입 반도체 층(12c)은 투명 기판(11) 위에 배치되고, 제2 타입 반도체 층(12a)은 제1 타입 반도체 층(12c) 위에 배치되고, 액티브 반도체 층(12b)은 제1 타입 반도체 층(12c)과 제2 타입 반도체 층(12a) 사이에 배치된다. 접착층이 제2 타입 반도체 층(12a)과 실리콘 기판(20)의 제1 표면(60a) 사이에 배치되고, 이 접착층은 배리어 층(41)과 본딩 층(42)을 포함한다. 배리어 층(41)은 에피 스택(12)의 제2 타입 반도체 층(12a)과 접촉하고, 본딩 층(42)은 전기 절연 기판(60)의 제1 표면(60a)에 접촉한다. 제1 비어들(84)은 전기 절연 기판(60)의 몸체(69), 접착층(즉, 배리어 층(41)과 본딩 층(42)), 그리고 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 관통한다. 제1 비어들(84)은 에피 스택(12)의 제1 타입 반도체 층(12c)과 제1 전극(65)을 전기적으로 연결시킨다. 제2 비어(85)는 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하여, 에피 스택(12)의 제2 타입 반도체 층(12a)과 제2 전극(66)을 전기적으로 연결시킨다. 일 실시예에서, 제2 비어(85)는 전기 절연 기판(60)의 몸체(69)와 접착층(즉, 배리어 층(41)과 본딩 층(42))을 가로질러 관통한다. 또한, 전기 절연 기판(60)의 몸체(69)의 주변 측면은 제2 표면(60b)과 대체로 수직이다. 전기 절연 기판(60)은 플립 칩 타입 LED(80)의 전체적 방열을 향상시킨다.
플립 칩 타입 LED(80)은 전기 절연층(84a)을 더 포함한다. 상기 전기 절연층(84a)은 제1 비어들(84)과 몸체(69) 중 접착층(즉, 배리어 층(41)과 본딩 층(42))에 인접하는 일부 영역 사이, 제1 비어들(84)과 접착층 사이, 그리고 제1 비어들(84)과 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b) 사이에 배치된다. 또한 전기 절연 층(84a)은 제2 비어(85)와 몸체(69) 중 접착층(즉, 배리어 층(41)과 본딩 층(42))에 인접하는 일부 영역 사이, 그리고 제2 비어(85)와 접착층 사이에 배치된다.
일 실시예에서, 제1 타입 반도체 층(12c)은 P-타입 반도체 층이고, 제2 타입 반도체 층(12a)은 N-타입 반도체 층이다. 또한, 제1 타입 반도체 층(12c)이 N-타입 반도체 층이고, 제2 타입 반도체 층(12a)이 P-타입 반도체 층일 수 있다. 투명 기판(11)은 사파이어일 수 있다. 접착층은 적어도 저항층, 반사 층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 조합을 포함할 수 있다. 제1 전극(65)은 단일 전극 또는 다수의 전극들을 포함할 수 있다. 제1 전극의 수는 제1 비어들(84)의 수와 동일할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함할 수 있다. 또한, LED 칩(80) 내에, 예를 들어, 제1 전극(65) 또는 제2 전극(66) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 LED 칩(80)을 투과해 나갈 수 있게 하고, 이를 통해 LED 칩(80)의 조도 효율을 향상시킬 수 있게 할 수 있다.
도 8 및 도 9를 참조하여, 본 발명은 아래에 설명되는 바와 같이 플립 칩 타입 LED(80)의 제조 과정을 더 제시한다.
먼저, 투명 기판(11)이 제공된다.
그런 다음, 제1 타입 반도체 층(12c)이 투명 기판 위에 형성된다.
그런 다음, 액티브 반도체 층(12b)이 제1 타입 반도체 층(12c) 위에 형성된다.
그런 다음, 제2 타입 반도체 층(12a)이 액티브 반도체 층(12b) 위에 형성된다. 제1 타입 반도체 층(12c), 제2 타입 반도체 층(12a) 그리고 액티브 반도체 층(12b)은 에피 스택(12)을 형성한다.
그런 다음, 접착층이 에피 스택(12)의 제2 타입 반도체 층(12a) 위에 형성된다.
그런 다음, 전기 절연 기판(60)이 접착층에 본딩 결합된다. 전기 절연 기판(60)은 제1 표면(60a)과 제1 표면(60a)의 반대쪽에 있는 제2 표면(60b)을 포함하는 몸체(69)를 포함한다. 제1 표면(60a)은 접착층에 접촉한다. 접착층은 배리어 층(41)과 본딩 층(42)을 포함할 수 있다. 배리어 층(41)은 에피 스택(12)의 제2 타입 반도체 층(12a)에 접촉하고, 본딩 층(42)은 전기 절연 기판(60)의 제1 표면(60a)에 접촉한다.
그런 다음, 다수개의 제1 관통홀(87)과 제2 관통홀(88)이 형성된다. 제1 광통홀(87)은 전기 절연 기판(60)의 몸체(69), 본딩 층(42), 배리어 층(41), 제1 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 관통한다. 제2 관통홀(88)은 전기 절연 기판(60)의 몸체(69)를 가로질러 관통하다. 이 과정은 레이저, 기계적 수단, 에칭 등의 방법으로 전기 절연 기판(60)을 뚫는 방법으로 행해질 수 있다.
그런 다음, 전기 절연층(84a)이 제1 관통홀(87)과 제2 관통홀(88)에 부분적으로 형성된다. 전기 절연층(84a)은 제1 관통홀(87)과 제2 관통홀(88)의 측면(wall; 벽)에 배치된다. 전기 절연층(84a)은 에피 스택(12)과 접착층 내에 있는 제1 관통홀(87)의 측면을 커버하고, 적어도 접착층과 이 접착층에 인접하는 몸체(69)의 일부 내에 있는 제1 관통홀(87)과 제2 관통홀(88) 측면의 일부분을 커버한다. 이 과정은 증착 방법을 통해 달성될 수 있다.
그런 다음, 다수개의 제1 비어들(84)이 형성된다. 이 제1 비어들(84)은 전기 절연 기판(60)의 몸체(69), 접착층(즉, 배리어 층(41)과 본딩 층(42)), 그리고 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b)을 가로질러 관통한다. 이 과정은 메탈 전기 도금(또는 증착) 방법과 (CMP 또는 에칭을 이용한) 평탄화 과정을 거쳐 달성될 수 있다.
그런 다음, 제2 비어(85)가 형성된다. 제2 비어(85)는 전기 절연 기판(60)의 몸체(69)를 가로질러 관통한다. 일 실시예에서, 제2 비어(85)는 전기 절연 기판(60)의 몸체(69)와 접착층(즉, 배리어 층(41))과 본딩 층(42))을 가로질러 관통한다.
그런 다음, 제1 전극(65)이 전기 절연 기판(60)의 제2 표면(60b) 위에 형성된다. 제1 전극(65)는 제1 비어들(84)과 전기적으로 연결된다.
그런 다음, 제2 전극(66)이 전기 절연 기판(60)의 제2 표면(60b) 위에 형성된다. 제2 전극(66)은 제2 비어(85)와 전기적으로 연결된다.
일 실시예에서, 반도체 웨이퍼 공정이 먼저 수행된다. 그런 다음, 커팅 공정이 수행되어 다수개의 개별적인 플립 칩 타입 LED들(80)을 형성한다.
일 실시예에서, 제1 타입 반도체 층(12c)은 P-타입 반도체 층이고, 제2 타입 반도체 층(12a)은 N-타입 반도체 층이다. 또한, 제1 타입 반도체 층(12c)이 N-타입 반도체 층이고, 제2 타입 반도체 층(12a)이 P-타입 반도체 층일 수 있다. 투명 기판(11)은 사파이어일 수 있다. 접착층은 적어도 저항층, 반사층, 본딩 층, 배리어 층, 또는 이들의 하나 이상의 조합을 포함할 수 있다. 투명 기판(11)은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함할 수 있다. 전기 절연층(84a)은 제1 비어들(84)과 몸체(69) 중 접착층에 인접하는 일부 영역 사이, 제1 비어들(84)과 접착층(즉, 배리어 층(41)과 본딩 층(42)) 사이, 그리고 제1 비어들(84)과 에피 스택(12)의 제2 타입 반도체 층(12a)과 액티브 반도체 층(12b) 사이에 배치된다. 또한, 전기 절연층은 본딩 층(42)과 전기 절연 기판(60) 사이에 배치될 수 있다. 또한, LED 칩(80) 내에, 예를 들어, 제1 전극(65) 또는 제2 전극(66) 근처에, 반사 층이 배치되어, 액티브 반도체 층(12b)에서 생성되는 광을 반사시켜 상기 광이 투명 기판(11)의 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 통해 LED 칩(80)을 투과해 나갈 수 있게 하고, 이를 통해 LED 칩(80)의 조도 효율을 향상시킬 수 있게 할 수 있다.
결론
종래 LED의 패키징과 관련된 잠재적인 문제점들을 해결하기 위해, 본 발명은 실리콘 기판 또는 전기 절연 기판을 포함하는 LED 칩을 제시한다. 이 LED 칩은 투명 기판과 상기 투명 기판의 표면 위에 순차적으로 형성되는 N-타입 반도체 층, 발광 층, P-타입 반도체 층을 포함한다. 상기 LED 칩은 컨택 층과 실리콘 기판 또는 전기 절연 기판을 더 포함한다. 상기 컨택 층은 P-타입 반도체 층과 실리콘 기판 또는 전기 절연 기판 사이에 배치된다. 상기 LED 칩은, 실리콘 기판 또는 전기 절연 기판의 바닥면에서부터 N-타입 반도체 층까지 가로질러 관통하는 다수개의 제1 금속 도전 플러그들, 실리콘 기판 또는 전기 절연 기판의 바닥면에서부터 P-타입 반도체 층까지 가로질러 관통하는 다수개의 제2 금속 도전 플러그들, 실리콘 기판 또는 전기 절연 기판의 바닥면 위에 배치되고 제1 금속 도전 플러그들에 전기적으로 연결되는 N-타입 전극, 실리콘 기판 또는 전기 절연 기판의 바닥면 위에 배치되고 제2 금속 도전 플러그들에 전기적으로 연결되는 P-타입 전극을 포함한다. LED 칩은 플립 칩 타입 방식으로 기판에 전기적으로 연결된다. 따라서 실리콘 기판 또는 전기 절연 기판은 LED 플립-칩 구조를 단락이 발생하는 현상을 피할 수 있도록 향상시킬 수 있다. 또한, 실리콘 기판 또는 전기 절연 기판은 고 전기 전류에 의한 LED 플립-칩 구조의 파괴(breakdown)을 방지하는 제너 다이오드(Zener diode) 일 수 있다.
상술한 본 발명의 실시예들에서, 다수개의 금속 도전 플러그들이 포토레지스트 에칭(photoresist etching) 또는 다마신 공정(damascene process)을 통해 실리콘 기판 또는 전기 절연 기판 위에 형성된다. 그런 다음, 이 실리콘 기판 또는 전기 절연 기판은 공융 본딩을 통해 LED 칩의 반도체 층에 본딩 결합된다.
상술한 본 발명의 실시예들에서, 실리콘 기판 또는 전기 절연 기판은 LED 칩의 반도체 층에 본딩 결합된다. 포토리소그래피(photolithography)와 메탈 증착을 통해, 다수개의 제1 금속 도전 플러그들과 다수개의 제2 금속 도전 플러그들이 LED 칩 안에 형성된다. 전기 절연층이 금속 도전 플러그들의 측면 주위에 형성되어 전기적 연결에 따른 단락을 방지한다.
상술한 본 발명의 실시예들에서, LED 칩의 투명 기판은 상기 투명 기판의 타측면 위에서 반도체 층에 배치된 패턴 구조를 더 포함한다. 이 패턴 구조는 조명을 향상시키는 규칙적이 패턴 또는 불규칙적인 패턴을 포함할 수 있다.
상술한 본 발명의 실시예에서, LED 칩의 P-타입 전극과 N-타입 전극은 공융 본딩 또는 리플로우를 통해 기판 위의 전극들과 전기적으로 연결될 수 있다.
상술한 본 발명의 실시예에서, 광학 변환 물질이 상기 LED 플립-칩 구조 위에 배치될 수 있다. 상기 광학 변환 물질은 LED 플립-칩 구조에 의해 활성화될 수 있고 광 혼합으로 백색광을 만들 수 있다.
상술한 기판은 실리콘 기판 또는 전기 절연 기판일 수 있다. 실리콘 기판인 경우, 비어들과 실리콘 기판의 표면의 벽(wall)에 전기적 절연 층이 제공될 필요가 있다. 전기 절연 기판의 경우에는 이러한 것들이 불필요하다.
제시된 본 발명은 예시나 바람직한 실시예를 위한 것으로 설명되었으며, 본 발명의 범위를 개시된 실시예들로 제한해서는 안 된다. 이와 반대로, 제시된 본 발명은 (당업계의 기술자들에게 명백한 정도의) 다양한 변형과 유사한 배치를 포함하는 의도로 제시된다. 따라서 첨부된 청구범위의 범위는 이러한 모든 변형과 유사한 배치를 망라하도록 가장 넓게 해석되어야 한다.

Claims (20)

  1. 발광 다이오드(LED)에 있어서,
    기판과, 상기 기판에 플립-칩 본딩 결합하는 LED 칩을 포함하며,
    상기 기판은:
    제 1 표면 및 상기 제1 표면에 대향하는 제 2 표면을 포함하는 몸체;
    상기 제 1 표면 위에 배치된 다수개의 제 3 패드들;
    상기 제 1 표면 위에 배치된 제 4 패드;
    상기 제 2 표면 위에 배치된 제 1 전극;
    상기 제 2 표면 위에 배치된 제 2 전극;
    상기 몸체를 가로질러 관통하여 상기 제 3 패드들과 상기 제 1 전극을 전기적으로 연결하는 다수개의 제1 비어들;
    상기 몸체를 가로질러 관통하여 상기 제 4 패드와 상기 제 2 전극을 전기적으로 연결하는 제 2 비어; 및
    다수개의 제 3 비어;
    를 포함하고,
    상기 LED 칩은:
    투명 기판;
    상기 투명 기판 상에 배치된 제 1 타입 반도체 층;
    상기 제 1 타입 반도체 층 위에 배치된 액티브 반도체 층;
    상기 액티브 반도체 층 위에 배치된 제 2 타입 반도체 층;
    상기 제 2 타입 반도체 층 위에 배치되고 상기 제 3 패드들과 전기적으로 연결된 제 1 패드; 및
    상기 제 2 타입 반도체 층 위에 배치되고 상기 제 4 패드와 전기적으로 연결된 제 2 패드;
    를 포함하며,
    상기 다수개의 제 3 비어들은 상기 제 2 타입 반도체 층과 상기 액티브 반도체 층을 가로질러 관통하고, 상기 다수개의 제 3 비어들은 상기 제 1 패드와 상기 제 1 타입 반도체 층을 전기적으로 연결시키는 것을 특징으로 하는 LED.
  2. 제 1 항에 있어서,
    상기 기판은 실리콘 기판 또는 전기 절연 기판을 포함하는 것을 특징으로 하는 LED.
  3. 제 1 항에 있어서,
    상기 제 1 타입 반도체 층과 상기 제 2 타입 반도체 층은 N-타입 반도체 층과 P-타입 반도체 층의 조합을 포함하는 것을 특징으로 하는 LED.
  4. 제 1 항에 있어서,
    상기 투명 기판은 사파이어를 포함하는 것을 특징으로 하는 LED.
  5. 제 1 항에 있어서,
    상기 LED는,
    상기 LED 칩과 상기 기판 사이에 배치된 접착층을 더 포함하고,
    상기 접착층은 적어도 저항 컨택 층, 반사 층, 본딩 층, 배리어 층, 또는 이들의 하나 이상의 조합을 포함하는 것을 특징으로 하는 LED.
  6. 제 1 항에 있어서,
    상기 투명 기판은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함하는 것을 특징으로 하는 LED.
  7. 제 1 항에 있어서,
    상기 제 3 비어들의 수는 상기 제 1 비어들의 수와 동일한 것을 특징으로 하는 LED.
  8. 제 1 항에 있어서,
    상기 제 1 패드와 상기 제 2 패드 사이의 거리는, 상기 제 3 패드들과 상기 제 4 패드 사이의 거리와 상기 제 1 전극과 상기 제 2 전극 사이의 거리보다 각각 더 크거나 상기 두 거리와 동일한 것을 특징으로 하는 LED.
  9. 제 1 항에 있어서,
    상기 LED 칩의 주변 측면은 상기 기판 몸체의 주변 측면과 동일한 평면에 있는 것을 특징으로 하는 LED.
  10. 제 1 항에 있어서,
    상기 제 3 패드들, 상기 제 1 전극 및 상기 제 1 패드의 배치는 단일 패드, 다수개의 패드들, 단일 전극, 다수개의 전극들, 단일 컨택 층 또는 다수개의 컨택 층들의 조합을 포함하는 것을 특징으로 하는 LED.
  11. 제 1 항에 있어서,
    상기 LED는,
    상기 제 3 비어들, 상기 제 2 타입 반도체 층 그리고 상기 액티브 반도체 층 사이에 배치되어, 상기 제 3 비어들, 상기 제 2 타입 반도체 층 그리고 상기 액티브 반도체 층을 분리시키는 제 1 전기 절연 층을 더 포함하는 LED.
  12. 제 1 항 또는 제 11 항에 있어서,
    상기 LED는,
    상기 제 1 비어들과 상기 몸체 사이, 상기 제 2 비어와 상기 몸체 사이, 상기 몸체의 측면, 그리고 상기 몸체의 제 1 표면과 제 2 표면 중 상기 제 1 비어들과 상기 제 2 비어에 의해 관통되지 않는 영역 위에 배치된 제 2 전기 절연 층을 더 포함하는 것을 특징으로 하는 LED.
  13. 제 1 항에 있어서,
    상기 LED는,
    상기 제 2 패드와 상기 제 2 타입 반도체 층 사이, 그리고 상기 전기 절연 층과 상기 제 2 타입 반도체 층 사이에 배치된 전류 분배 층(current distribution layer)을 더 포함하는 것을 특징으로 하는 LED.
  14. LED(발광 다이오드)에 있어서
    제 1 표면과 상기 제 1 표면의 반대편에 제 2 표면을 갖는 몸체를 포함하는 기판;
    투명 기판;
    상기 투명 기판 위에 배치된 제 1 타입 반도체 층;
    상기 제 1 타입 반도체 층 위에 배치된 액티브 반도체 층;
    상기 액티브 반도체 층 위에 배치된 제 2 타입 반도체 층;
    상기 기판의 몸체, 상기 제 2 타입 반도체 층 그리고 액티브 반도체 층을 가로질러 관통하는 다수개의 제 1 비어들; 및
    상기 기판의 몸체를 가로질러 관통하는 제 2 비어;
    를 포함하는 것을 특징으로 하는 LED.
  15. 제 14 항에 있어서,
    상기 기판은 실리콘 기판 또는 전기 절연 기판을 포함하며, 싱기 투명 기판은 사파이어를 포함하는 것을 특징으로 하는 LED.
  16. 제 14 항에 있어서,
    상기 제 1 타입 반도체 층과 상기 제 2 타입 반도체 층은 N-타입 반도체 층과 P-타입 반도체 층의 조합을 포함하는 것을 특징으로 하는 LED.
  17. 제 14 항에 있어서,
    상기 LED는,
    상기 제 2 타입 반도체 층과 상기 기판의 제 1 표면 사이에 배치된 접착층을 더 포함하며, 상기 접착층은 적어도 저항 컨택 층, 반사 층, 본딩 층, 배리어 층 또는 이들의 하나 이상의 조합을 포함하는 것을 특징으로 하는 LED.
  18. 제 17 항에 있어서,
    상기 LED는,
    상기 제 1 비어들과 상기 기판의 몸체 사이, 상기 제 1 비어들과 상기 접착층 사이, 상기 제 1 비어들과 상기 제 2 타입 반도체 층 및 상기 액티브 반도체 층 사이, 상기 제 2 비어와 상기 기판의 몸체 사이, 그리고 상기 기판의 몸체의 측면 위에 배치된 전기 절연 층을 더 포함하는 것을 특징으로 하는 LED.
  19. 제 14 항에 있어서,
    상기 투명 기판은 균질 프로파일 거칠기를 갖는 표면 또는 비균질 프로파일 거칠기를 갖는 표면을 포함하는 것을 특징으로 하는 LED.
  20. 제 14 항에 있어서,
    상기 LED는,
    상기 몸체의 제 2 표면 위에 배치된 제 1 전극; 및
    상기 몸체의 제 2 표면 위에 배치된 제 2 전극을 더 포함하고,
    상기 제 1 비어들은 상기 제 1 타입 반도체 층과 상기 제 1 전극을 전기적으로 연결시키고, 상기 제 2 비어는 상기 제 2 타입 반도체 층과 상기 제 2 전극을 전기적으로 연결시키는 것을 특징으로 하는 LED.
KR20120054514A 2011-05-30 2012-05-23 발광 다이오드 Expired - Fee Related KR101488379B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161491307P 2011-05-30 2011-05-30
US61/491,307 2011-05-30
US201161527586P 2011-08-25 2011-08-25
US61/527,586 2011-08-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144689A Division KR101647000B1 (ko) 2011-05-30 2014-10-24 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20120134020A true KR20120134020A (ko) 2012-12-11
KR101488379B1 KR101488379B1 (ko) 2015-01-30

Family

ID=46178445

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20120054514A Expired - Fee Related KR101488379B1 (ko) 2011-05-30 2012-05-23 발광 다이오드
KR1020140144689A Expired - Fee Related KR101647000B1 (ko) 2011-05-30 2014-10-24 발광 다이오드

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140144689A Expired - Fee Related KR101647000B1 (ko) 2011-05-30 2014-10-24 발광 다이오드

Country Status (6)

Country Link
US (1) US9171995B2 (ko)
EP (2) EP3133651A1 (ko)
JP (2) JP5887638B2 (ko)
KR (2) KR101488379B1 (ko)
CN (1) CN102810619B (ko)
TW (1) TWI488338B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015190722A1 (ko) * 2014-06-11 2015-12-17 엘지이노텍(주) 발광 소자 및 조명 장치
KR20160003739A (ko) * 2013-04-23 2016-01-11 코닌클리케 필립스 엔.브이. 발광 장치를 위한 측면 상호접속부
KR20190104968A (ko) * 2019-09-03 2019-09-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624281B2 (ja) 1988-02-03 1997-06-25 松下電子工業株式会社 電球形蛍光灯
JP6102408B2 (ja) * 2013-03-27 2017-03-29 豊田合成株式会社 発光装置、及びその製造方法
DE102013109316A1 (de) * 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法
DE102014103828A1 (de) * 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
CN105591009A (zh) * 2014-10-24 2016-05-18 展晶科技(深圳)有限公司 发光二极管封装结构
TWI578581B (zh) * 2014-11-18 2017-04-11 錼創科技股份有限公司 發光元件
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
DE102017117414A1 (de) 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN107910407A (zh) * 2017-11-10 2018-04-13 江苏新广联半导体有限公司 一种大功率倒装led芯片的制作方法
DE102018111954B4 (de) 2018-05-17 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend
CN109524526B (zh) * 2018-11-19 2020-07-31 华中科技大学鄂州工业技术研究院 深紫外发光二极管芯片及其制备方法
TWI744194B (zh) * 2021-02-23 2021-10-21 晶呈科技股份有限公司 發光二極體封裝結構及其製作方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW465123B (en) 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP2002368263A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005079551A (ja) * 2003-09-03 2005-03-24 Toyoda Gosei Co Ltd 半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法。
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TWI422044B (zh) 2005-06-30 2014-01-01 克立公司 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP5073946B2 (ja) 2005-12-27 2012-11-14 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP4996096B2 (ja) * 2006-01-06 2012-08-08 新光電気工業株式会社 発光装置及びその製造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US7902564B2 (en) * 2006-12-22 2011-03-08 Koninklijke Philips Electronics N.V. Multi-grain luminescent ceramics for light emitting devices
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2008300501A (ja) 2007-05-30 2008-12-11 Panasonic Corp 半導体発光素子、半導体発光装置およびその製造方法
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2009007974A2 (en) 2007-07-12 2009-01-15 Hi-G-Tek Inc. Valve cover lock
KR20090010623A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
JP2009134965A (ja) * 2007-11-29 2009-06-18 Stanley Electric Co Ltd 照明装置及び照明装置の製造方法
US20090173956A1 (en) 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR20110008550A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 발광 소자 및 그 제조 방법
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
JP5326957B2 (ja) * 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
DE102009053064A1 (de) 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
CN102194947B (zh) * 2010-03-17 2015-11-25 Lg伊诺特有限公司 发光器件和发光器件封装
JP4657374B1 (ja) * 2010-06-16 2011-03-23 有限会社ナプラ 発光ダイオード、発光装置、照明装置及びディスプレイ
US8492788B2 (en) * 2010-10-08 2013-07-23 Guardian Industries Corp. Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003739A (ko) * 2013-04-23 2016-01-11 코닌클리케 필립스 엔.브이. 발광 장치를 위한 측면 상호접속부
WO2015190722A1 (ko) * 2014-06-11 2015-12-17 엘지이노텍(주) 발광 소자 및 조명 장치
KR20150142327A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US10186639B2 (en) 2014-06-11 2019-01-22 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus
US10333031B2 (en) 2014-06-11 2019-06-25 Lg Innotek Co., Ltd. Light emitting element and lighting device
US10411166B2 (en) 2014-06-11 2019-09-10 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus
US11094850B2 (en) 2014-06-11 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
KR20190104968A (ko) * 2019-09-03 2019-09-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
EP2533313A3 (en) 2016-02-17
CN102810619A (zh) 2012-12-05
US20120305967A1 (en) 2012-12-06
JP5887638B2 (ja) 2016-03-16
JP2014239247A (ja) 2014-12-18
US9171995B2 (en) 2015-10-27
EP2533313B1 (en) 2020-03-18
KR101488379B1 (ko) 2015-01-30
KR20140130661A (ko) 2014-11-11
JP2012248833A (ja) 2012-12-13
TW201248924A (en) 2012-12-01
TWI488338B (zh) 2015-06-11
JP6103601B2 (ja) 2017-03-29
KR101647000B1 (ko) 2016-08-09
EP2533313A2 (en) 2012-12-12
EP3133651A1 (en) 2017-02-22
CN102810619B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
KR20120134020A (ko) 발광 다이오드
US12107195B2 (en) Light emitting diode package and method of manufacturing the same
CN102339913B (zh) 高压led器件及其制造方法
TWI384641B (zh) 發光二極體封裝件
US10269776B2 (en) Light emitting device
CN101517758A (zh) 可安装于表面的晶片
CN105304807B (zh) 发光二极管、发光装置及其制造方法
US20130175560A1 (en) Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods
TWI517442B (zh) 發光二極體裝置及其製作方法
JP6829797B1 (ja) 半導体発光素子及び半導体発光装置
CN102104037B (zh) 一种具有集成电路的发光器件及其制造方法
CN201904337U (zh) 一种具有集成电路的发光器件
CN104112815B (zh) 发光二极管装置及其制作方法
JP2018530161A (ja) 発光素子、発光素子の製造方法及び発光モジュール
TW201332155A (zh) 電極共平面之發光二極體元件、覆晶式發光二極體封裝結構及光反射結構
CN100433381C (zh) 倒装芯片式发光二极管封装结构与发光二极管芯片
TWM499651U (zh) 發光二極體

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

A107 Divisional application of patent
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20190111

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230127

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230127

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000