KR20140046148A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20140046148A
KR20140046148A KR1020120112210A KR20120112210A KR20140046148A KR 20140046148 A KR20140046148 A KR 20140046148A KR 1020120112210 A KR1020120112210 A KR 1020120112210A KR 20120112210 A KR20120112210 A KR 20120112210A KR 20140046148 A KR20140046148 A KR 20140046148A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120112210A
Other languages
English (en)
Inventor
정세연
추성호
최병연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120112210A priority Critical patent/KR20140046148A/ko
Publication of KR20140046148A publication Critical patent/KR20140046148A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자 패키지는 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및 상기 발광소자를 포위하는 몰딩부;를 포함하고, 상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고, 상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고, 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁으며 측면에 경사면을 포함한다.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1은 종래의 발광소자 패키지에서 발광소자 부근을 확대하여 도시한 도면이다.
종래의 발광소자 패키지는 리드 프레임(10) 위에 발광소자(20)가 배치되며, 발광소자(20)를 포위하도록 몰딩부(30)가 형성된다.
몰딩부(30)는 형광체 등을 포함한 실리콘 수지를 발광소자(20)의 상부에서 디스펜싱(Dispensing)함으로써 형성된다. 그러나, 디스펜싱 과정에서 실리콘 수지와 발광소자(20)의 계면에서 보이드(V)가 형성될 수 있고, 이러한 보이드(V)는 발광소자(20)의 활성층(22)에서 생성된 빛의 전반사를 초래하여 발광소자 패키지의 광속(luminous flux)을 저하시키며 열 발생을 가속시키는 문제점이 있다.
실시예는 발광소자 패키지의 광속을 향상시키고자 한다.
실시예에 따른 발광소자 패키지는 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및 상기 발광소자를 포위하는 몰딩부;를 포함하고, 상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고, 상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고 측면에 경사면을 포함한다.
상기 광추출층은 1um 내지 300um의 두께를 가질 수 있다.
상기 광추출층은 산화물 또는 질화물을 포함하여 이루어질 수 있다.
상기 광추출층은 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁을 수 있다.
상기 광추출층은 수직 방향의 절단면이 사다리꼴 형상을 가질 수 있다.
상기 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상의 제1 전극, 및 상기 제2 도전형 반도체층 상의 제2 전극을 포함할 수 있다.
상기 발광소자는 수평형 발광소자이고, 상기 광추출층은 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 노출시킬 수 있다.
상기 발광소자는 상기 제2 도전형 반도체층과 상기 광추출층 사이에 위치하는 도전층을 더 포함할 수 있다.
상기 발광소자는 수직형 발광소자이고, 상기 광추출층은 상기 제1 전극의 적어도 일부를 노출시킬 수 있다.
상기 광추출층은 상기 몰딩부와 접하는 표면에 러프니스 패턴을 포함할 수 있다.
상기 발광소자는 상기 제2 도전형 반도체층과 상기 광추출층 사이에 위치하는 패시베이션층을 더 포함할 수 있다.
패키지 몸체를 더 포함하고, 상기 패키지 몸체는 바닥면 및 측벽으로 이루어진 캐비티를 가지며, 상기 발광소자는 상기 캐비티의 바닥면에 위치할 수 있다.
상기 캐비티의 측벽은 경사면으로 이루어질 수 있다.
상기 광추출층은 상기 발광소자의 제2 도전형 반도체층과 접할 수 있다.
상기 광추출층은 상기 발광소자의 제1 도전형 반도체층의 상부에 배치될 수 있다.
실시예에 따르면 발광소자와 몰딩부의 계면에서 존재 가능한 보이드를 활성층으로부터 소정 간격 이격시킴으로써 보이드에 의한 전반사를 최소화시켜 광속을 향상시킬 수 있다.
도 1은 종래의 발광소자 패키지에서 발광소자 부근을 확대하여 도시한 도면.
도 2는 발광소자 패키지의 일 예시를 나타낸 단면도.
도 3은 발광소자 패키지의 다른 예시를 나타낸 단면도.
도 4는 발광소자 패키지의 또 다른 예시를 나타낸 단면도.
도 5는 제1 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도.
도 6은 제2 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도.
도 7은 제3 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도.
도 8은 제4 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도.
도 9는 제5 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도.
도 10은 실시예들에 따른 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면.
도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 발광소자 패키지의 일 예시를 나타낸 단면도이다.
도 2를 참조하면, 발광소자 패키지(100)는 전기적으로 분리된 제1 리드 프레임(111)과 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함한다.
제1,2 리드 프레임(111, 112)은 서로 전기적으로 분리되며, 발광소자(200)에 전류를 공급한다. 제1 리드 프레임(111) 및 제2 리드 프레임(112)은 발광소자(200)에서 생성된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(200)에서 발생된 열을 외부로 방출할 수도 있다.
발광소자(200)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED 또는 백색 LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
제1 리드 프레임(111) 및 제2 리드 프레임(112)은 패키지 몸체(130)에 배치될 수 있다.
패키지 몸체(130)는 실리콘 재질 또는 합성수지 재질을 포함하여 형성될 수 있으며, 일 예로서 EMC(Epoxy Molding Compound)로 형성될 수 있다.
패키지 몸체(130)는 바닥면과 측벽으로 이루어진 캐비티(132)를 가질 수 있으며, 상기 캐비티(132)의 바닥면에 발광소자(200)가 배치된다. 일 예로서, 캐비티(132)의 측벽은 경사면으로 이루어질 수 있으며, 측벽이 반사면의 역할을 하여 발광소자(200)에서 생성된 빛을 반사시켜 발광소자 패키지(100)의 상면을 향하도록 할 수 있다. 캐비티(132)의 측벽과 바닥면에는 반사 물질이 도포될 수도 있다.
발광소자(200)는 제1 리드 프레임(111) 또는 제2 리드 프레임(112) 상에 배치되어 제1 리드 프레임(111) 또는 제2 리드 프레임(112)과 직접 통전될 수도 있고, 패키지 몸체(130) 상에 배치되고 와이어(140)를 이용하여 제1 리드 프레임(111) 및 제2 리드 프레임(112)과 전기적으로 연결될 수도 있다.
발광소자(200)를 포위하도록 몰딩부(120)가 형성된다. 패키지 몸체(130)가 캐비티(132)를 갖는 경우, 상기 캐비티(132)를 채우도록 몰딩부(120)가 형성될 수 있다.
몰딩부(120)는 발광소자(200) 및 이의 연결 수단 등을 보호하며, 발광소자(200)의 분리 또는 이탈을 방지할 수 있다. 몰딩부(120)는 투광성을 가지며, 실리콘 수지 등으로 형성될 수 있다.
몰딩부(120)는 형광체(122)를 포함하여 발광소자(200)에서 생성된 빛의 파장을 변화할 수 있다.
형광체(122)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있으나, 이에 한정하지 않는다.
발광소자(200)에서 생성된 제1 파장 영역의 광이 형광체(122)를 여기시켜 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광이 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
몰딩부(120)와 접하는 발광소자(200)의 상부에 광추출층이 위치한다. 이에 대해서는 도 5 내지 도 9를 참조하여 후술한다.
도 3은 발광소자 패키지의 다른 예시를 나타낸 단면도이다. 상술한 예시와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 3에 도시된 발광소자 패키지(100)가 도 2에 도시된 발광소자 패키지(100)와 다른 점은, 제1,2 리드 프레임(111, 112)의 하부에 패키지 몸체(130)가 존재하지 않는다는 점이다. 제1,2 리드 프레임(111, 112)의 하부에 패키지 몸체(130)가 존재하지 않고, 제1,2 리드 프레임(111, 112)이 발광소자(200)와 상부 몸체(130)를 지지함으로써 얇은 두께의 발광소자 패키지(100)를 제작할 수 있다.
도 4는 발광소자 패키지의 또 다른 예시를 나타낸 단면도이다. 상술한 예시들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 4에 도시된 발광소자 패키지(100)가 도 2에 도시된 발광소자 패키지(100)와 다른 점은, 패키지 몸체(130)에 캐비티가 존재하지 않는다는 점이다.
발광소자(200)는 캐비티를 갖지 않는 패키지 몸체(130) 상에 배치되며, 실시예에 따라 제1 리드 프레임(111) 또는 제2 리드 프레임(112) 상에 직접 배치될 수도 있다. 패키지 몸체(130)의 상부에는 발광소자(200)를 포위하도록 몰딩부(120)가 형성된다. 몰딩부(120)는 렌즈 형상을 가질 수 있으며, 일 예로서 돔 형상을 가질 수 있다.
도 2 내지 도 4와 관련하여 상술한 발광소자 패키지의 형태 및 내용은 일 예시에 불과하며, 발광소자 패키지의 형태는 실시예에 따라 얼마든지 달라질 수 있다.
이하에서는 도 2 내지 도 4의 A 부분을 확대하여 도시한 도 5 내지 도 9를 참조하여, 몰딩부(120)와 접하는 발광소자(200)의 상부에 위치하는 광추출층에 대하여 자세히 설명하기로 한다.
도 5는 제1 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도이다.
제1 실시예에 따른 발광소자 패키지(100A)는 전기적으로 분리된 제1 리드 프레임(111) 및 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함하고, 상기 발광소자(200)는 몰딩부(120)와 접하는 상부면의 적어도 일부에 광추출층(260)을 포함한다.
도 5에는 일 예로서, 제1 리드 프레임(111) 상에 발광소자(200)가 위치하는 것으로 도시하였으나, 실시예에 따라, 제2 리드 프레임(111) 상에 위치하거나, 패키지 몸체(130)와 접하여 위치할 수도 있다.
발광소자(200)는 수평형(Lateral) 발광소자일 수 있다. 발광소자(200)는 기판(210), 제1 도전형 반도체층(222), 활성층(224), 제2 도전형 반도체층(226), 제1 도전형 반도체층(222) 상의 제1 전극(230), 및 제2 도전형 반도체층(226) 상의 제2 전극(240)을 포함한다.
기판(210)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(210)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(210)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
기판(210) 상에 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)이 위치한다. 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 합하여 발광 구조물(220)이라 칭할 수 있다.
발광 구조물(20)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(222)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(222)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다. 제1 도전형 반도체층(222)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(222)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(222)은 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 제2 도전형 반도체층(226)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.
제2 도전형 반도체층(226)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(226)은 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(226) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 활성층(224)이 위치한다.
활성층(224)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(222)이 n형 반도체층이고 제2 도전형 반도체층(226)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(222)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(226)으로부터 정공이 주입될 수 있다.
활성층(224)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(224)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(224)이 우물 구조로 형성되는 경우, 활성층(224)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드갭을 갖는 물질로 형성될 수 있다.
활성층(224)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 큰 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
기판(210)과 발광 구조물(220) 사이에 버퍼층(215)이 위치할 수 있다. 버퍼층(215)은 기판(210)과 발광 구조물(220) 물질 사이의 격자 부정합 및 열패창 계수의 차이를 완화하기 위한 것이다. 버퍼층(215)은 3족-5족 또는 2족-6족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
도시하지는 않았으나, 기판(210)과 제1 도전형 반도체층(222) 사이에 언도프트 반도체층이 위치할 수 있다. 언도프트 반도체층은 제1 도전형 반도체층(222)의 결정성 향상을 위해 형성되는 층으로, 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(222)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(222)과 같을 수 있다.
제1 도전형 반도체층(222) 상에 제1 전극(230)이 위치하고, 제2 도전형 반도체층(226) 상에는 제2 전극(240)이 위치한다.
제1 전극(230)은 제2 도전형 반도체층(226)과 활성층(224) 및 제1 도전형 반도체층(222)의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층(222) 상에 위치한다. 그리고, 식각되지 않은 제2 도전형 반도체층(226) 상에 제2 전극(240)이 위치한다.
제1 전극(230) 및 제2 전극(240)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있으나, 이에 한정하지 않는다.
발광소자(200)를 포위하도록 몰딩부(120)가 형성되고, 몰딩부(120)와 접하는 발광소자(200)의 상부면의 적어도 일부에 광추출층(260)이 위치한다.
광추출층(260)은 디스펜싱(Dispensing) 공정에 의해 몰딩부(120)를 형성할 때 발광소자(200)와 몰딩부(120)의 계면에서 존재할 수 있는 보이드를 광추출층(260)의 두께만큼 상부로 이격시킴으로써, 활성층(224)에서 생성된 빛이 상기 보이드에서 전반사되는 것을 최소화시켜 광추출 효율을 향상시킬 수 있다. 즉, 광추출층(260)이 형성되지 않은 종래의 발광소자 패키지는 발광소자와 몰딩부의 계면에서 존재할 수 있는 보이드가 활성층에 가까워 보이드에 의한 전반사에 의해 광속이 저하될 우려가 있었으나, 실시예에 따르면, 몰딩부(120) 계면의 보이드가 광추출층(260)의 두께만큼 활성층에서 이격됨으로써 보이드에 의한 전반사를 최소화시켜 광속을 향상시킬 수 있다.
광추출층(260)은 몰딩부(120) 계면에 존재할 수 있는 보이드를 활성층(224)으로부터 충분히 이격시킬 수 있도록 수 마이크로미터 내지 수백 마이크로미터 범위의 두께(D)를 가질 수 있다. 광추출층(260)의 두께가 너무 얇으면 몰딩부(120) 계면의 보이드에 의한 전반사를 감소시키는 효과가 미미할 수 있다. 일 예로서, 광추출층(260)의 두께(D)는 1um 내지 300um일 수 있다.
광추출층(260)은 제2 도전형 반도체층(226)과 접할 수 있다.
광추출층(260)은 전류를 공급받을 수 있도록 제2 전극(240)의 적어도 일부분을 남겨두고 제2 도전형 반도체층(226)의 상부에 배치될 수 있다.
도시하지는 않았으나, 광추출층(260)은 제1 전극(230)의 적어도 일부분을 남겨두고, 노출된 제1 도전형 반도체층(222)의 상부 또는 노출된 발광 구조물(220)의 측면에도 배치될 수 있다.
광추출층(260)의 측면은 경사면을 포함할 수 있다. 광추출층(260)의 측면을 수직면이 아닌 각도를 갖는 경사면으로 형성함으로써, 광추출층(260)의 측면에서 빛의 내부 반사를 줄여서 광추출 효율을 향상시킬 수 있다.
광추출층(260)은 몰딩부(120)와 접하는 상부면의 면적이 하부면의 면적보다 좁을 수 있다. 즉, 광추출층(260)은 측면이 발광소자(200)의 중심 방향으로 기울어진 경사면을 포함하여, 몰딩부(120)와 접하는 상부면의 면적이 하부면의 면적보다 좁을 수 있다. 또한, 광추출층(260)은 수직 방향의 절단면이 사다리꼴 형상을 가질 수 있다.
실시예에 따라, 광추출층(260)은 몰딩부(120)와 접하는 표면에 러프니스 패턴(R)이 형성되어 외부로의 광 추출 효과를 더욱 더 향상시킬 수 있다. 러프니스 패턴(R)은 광추출층(260)의 상면 또는 측면에 형성되거나, 상면과 측면 모두에 형성될 수 있다.
광추출층(260)은 산화물 또는 질화물을 포함하여 이루어질 수 있으며, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으나 이에 한정하지 않는다.
광추출층(260)은 습식 에칭 또는 건식 에칭에 의해 형성될 수 있다.
도 6은 제2 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제2 실시예에 따른 발광소자 패키지(100B)는 전기적으로 분리된 제1 리드 프레임(111) 및 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함하고, 상기 발광소자(200)는 몰딩부(120)와 접하는 상부면의 적어도 일부에 광추출층(260)을 포함한다.
광추출층(260)과 제2 도전형 반도체층(226) 사이에 도전층(250)이 위치할 수 있다. 광추출층(260)은 상기 도전층(250)과 접하여 위치할 수 있다.
도전층(250)은 제2 도전형 반도체층(226)의 전기적 특성을 향상시키고 제2 전극(240)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다. 도전층(250)은 발광소자(200)의 상부 영역에 위치하므로 투명한 전극층으로 형성될 수 있다.
도전층(250)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.
도 6에 도시된 바와 같이, 도전층(250)은 일부가 오픈되어 제2 전극(240)이 도전층(250)을 관통하여 제2 도전형 반도체층(240)과 접하게 할 수 있다. 또는, 도시하지는 않았으나, 제2 전극(240)이 도전층(250)을 관통하지 않고 도전층(250)을 통해 제2 도전형 반도체층(226)과 전기적으로 연결되게 할 수도 있다.
광추출층(260)은 전류를 공급받을 수 있도록 제2 전극(240)의 적어도 일부분을 남겨두고 도전층(250)의 상부에 배치될 수 있다.
도시하지는 않았으나, 광추출층(260)은 제1 전극(230)의 적어도 일부분을 남겨두고, 노출된 제1 도전형 반도체층(222)의 상부 또는 노출된 발광 구조물(220)의 측면에도 배치될 수 있다.
광추출층(260)의 그 밖의 내용은 제1 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 7은 제3 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제3 실시예에 따른 발광소자 패키지(100C)는 전기적으로 분리된 제1 리드 프레임(111) 및 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함하고, 상기 발광소자(200)는 몰딩부(120)와 접하는 상부면의 적어도 일부에 광추출층(260)을 포함한다.
광추출층(260)가 제2 도전형 반도체층(226) 사이에 패시베이션층(270)이 위치할 수 있다. 발광소자(200)가 도전층(250)을 포함하는 경우, 패시베이션층(270)은 광추출층(260)과 도전층(250) 사이에 위치할 수 있다. 광추출층(260)은 패시베이션층(270)과 접하여 위치할 수 있다.
패시베이션층(270)은 발광소자(200)의 상면 또는 측면의 적어도 일부에 형성되어 발광 구조물(220)을 보호할 수 있다. 패시베이션층(270)은 산화물 또는 질화물로 이루어질 수 있으며, 예를 들어, 실리콘 산화물(SiO2)층, 실리콘 질화물층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있으나, 이에 한정하지 않는다.
광추출층(260)은 전류를 공급받을 수 있도록 제2 전극(240)의 적어도 일부분을 남겨두고 패시베이션층(270) 상에 배치될 수 있다.
도시하지는 않았으나, 광추출층(260)은 제1 전극(230)의 적어도 일부분을 남겨두고, 노출된 제1 도전형 반도체층(222)의 상부 또는 노출된 발광 구조물(220)의 측면에도 배치될 수 있다.
광추출층(260)의 그 밖의 내용은 제1 실시예 또는 제2 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 8은 제4 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제4 실시예에 따른 발광소자 패키지(100D)는 전기적으로 분리된 제1 리드 프레임(111) 및 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함하고, 상기 발광소자(200)는 몰딩부(120)와 접하는 상부면의 적어도 일부에 광추출층(260)을 포함한다.
광추출층(260)은 전류를 공급받을 수 있도록 제1 전극(230) 및 제2 전극(240)의 적어도 일부분을 남겨두고, 제2 도전형 반도체층(226)과 노출된 제1 도전형 반도체층(222)의 상부 및 노출된 발광 구조물(220)의 측면에 배치될 수 있다.
몰딩부(120) 형성시, 제2 도전형 반도체층(226)과 제2 전극(240)의 경계선(L1) 또는 발광 구조물(220)의 선택적 식각에 의해 형성된 제1 도전형 반도체층(222)의 경계선(L2)에서 보이드가 존재할 가능성이 높으므로, 이러한 경계선(L1, L2)을 커버하도록 광추출층(260)을 형성하여, 광추출층(260)의 두께만큼 보이드를 상부로 이격시켜 보이드에 의한 전반사를 최소화시킬 수 있다.
실시예에 따라, 광추출층(260)은 제2 도전형 반도체층(226)과 접할 수 있다. 또는, 광추출층(260)과 제2 도전형 반도체층(226) 사이에 도전층이나 패시베이션층이 위치할 수도 있다.
광추출층(260)의 그 밖의 내용은 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 9는 제5 실시예에 따른 발광소자 패키지의 일부분을 확대하여 도시한 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제5 실시예에 따른 발광소자 패키지(100E)는 전기적으로 분리된 제1 리드 프레임(111) 및 제2 리드 프레임(112), 상기 제1,2 리드 프레임(111, 112)과 전기적으로 연결된 발광소자(200), 상기 발광소자(200)를 포위하는 몰딩부(120)를 포함하고, 상기 발광소자(200)는 몰딩부(120)와 접하는 상부면의 적어도 일부에 광추출층(260)을 포함한다.
발광소자(200)는 수직형(Vertical) 발광소자일 수 있다. 발광소자(200)는 기판(310), 제1 도전형 반도체층(222), 활성층(224), 제2 도전형 반도체층(226), 제1 도전형 반도체층(222) 상의 제1 전극(230) 및 제2 도전형 반도체층(226)과 기판(310) 사이의 제2 전극층(320)을 포함한다.
기판(310)은 발광 구조물(220)을 지지하며, 전기 전도성과 열 전도성이 높을 물질로 형성될 수 있다. 기판(310)은 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
제2 도전형 반도체층(226)과 기판(310) 사이에는 제2 전극층(320)이 위치한다. 제2 전극층(320)은 도전층(322) 또는 반사층(324) 중 적어도 어느 하나를 포함할 수 있다.
수평형 발광소자와 달리 수직형 발광소자의 경우 활성층(224)의 하부에 도전층(322)이 위치하므로, 도전층(322)은 투명 전극층이 아닌 불투명 전극층으로 형성될 수도 있다. 도전층(322)은 제2 도전형 반도체층(226)의 전기적 특성을 개선하기 위한 것으로, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
반사층(324)은 활성층(224)에서 생성된 빛을 반사시켜 발광소자(200)의 내부에서 소멸되는 빛의 양을 줄임으로써, 발광소자(200)의 외부양자효율을 향상시킬 수 있다.
반사층(324)은 우수한 반사도를 가진 물질로 형성되며, 예를 들어, Ag, Ti, Ni, Cr 또는 AgCu 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정하지 않는다.
반사층(324)이 제2 도전형 반도체층(226)과 오믹 접촉하는 물질로 이루어진 경우, 도전층(322)은 별도로 형성하지 않을 수 있다.
발광 구조물(220)과 기판(310)은 본딩층(315)에 의해 서로 본딩될 수 있다. 본딩층(315)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
본딩층(315)은 발광 구조물(220)에 인접하여 확산 방지층(미도시)을 포함하여, 본딩층(315)에 사용된 금속 등이 상부의 발광 구조물(220) 내부로 확산되는 것을 방지할 수도 있다.
발광 구조물(220)의 하부 둘레에 채널층(330)이 위치할 수 있다. 채널층(330)은 발광 구조물(220)을 보호하며, 발광소자(200)의 제작 과정 중 아이솔레이션 에칭시 에칭의 스톱 레이어(stop layer)로서 작용할 수 있다.
채널층(330)은 발광 구조물(220)의 제2 도전형 반도체층(226) 하부 둘레에 루프 형상, 고리 형상 또는 프레임 형상 등의 패턴으로 형성될 수 있다.
채널층(330)은 발광 구조물의 외벽이 습기에 노출되더라도 서로 쇼트가 발생하는 것을 방지하여 고습에 강한 발광소자를 제공할 수 있다.
채널층(330)은 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tinoxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
발광 구조물(220) 상부의 제1 도전형 반도체층(222)의 일면은 러프니스 패턴(R)을 포함할 수 있다. 발광 구조물(220)의 측면 및 상면의 적어도 일부에는 패시베이션층(270)이 위치하며, 발광 구조물(220)의 상면을 덮도록 패시베이션층(270)이 형성된 경우, 상기 패시베이션층(270)에 러프니스 패턴(미도시)이 형성될 수도 있다.
발광소자(200)를 포위하도록 몰딩부(120)가 형성되고, 몰딩부(120)와 접하는 발광소자(200)의 상부면의 적어도 일부에 광추출층(260)이 위치한다.
광추출층(260)은 전류를 공급받기 위하여 제1 전극(230)의 적어도 일부분을 남겨두고 제1 도전형 반도체층(2220)의 상부의 적어도 일부에 배치될 수 있다.
몰딩부(120) 형성시, 제1 도전형 반도체층(222)과 제1 전극(230)의 경계선(L3)에서 보이드가 존재할 가능성이 높으므로, 이러한 경계선(L3)을 커버하도록 광추출층(260)을 형성하여, 광추출층(260)의 두께만큼 보이드를 상부로 이격시켜 보이드에 의한 전반사를 최소화시킬 수 있다.
광추출층(260)은 제1 도전형 반도체층(222)과 접할 수 있으며, 패시베이션층(270)이 제1 도전형 반도체층(222)의 상부에 존재하는 경우 패시베이션층(270)과도 접할 수 있다.
광추출층(260)의 그 밖의 내용은 제1 실시예 내지 제4 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 10은 실시예들에 따른 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 10을 참조하면, 실시예들에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 11을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 상술한 실시예들과 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 패키지 111, 112: 제1,2 리드 프레임
120: 몰딩부 130: 패키지 몸체
140: 와이어 200: 발광소자 패키지
210, 310: 기판 220: 발광 구조물
222: 제1 도전형 반도체층 224: 활성층
226: 제2 도전형 반도체층 230: 제1 전극
240: 제2 전극 250: 도전층
260: 광추출층 315: 본딩층
320: 제2 전극층 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (14)

  1. 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임;
    상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및
    상기 발광소자를 포위하는 몰딩부;를 포함하고,
    상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고,
    상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고, 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁으며 측면에 경사면을 포함하는 발광소자 패키지.
  2. 제 1 항에 있어서,
    상기 광추출층은 1um 내지 300um의 두께를 갖는 발광소자 패키지.
  3. 제 1 항에 있어서,
    상기 광추출층은 산화물 또는 질화물을 포함하여 이루어진 발광소자 패키지.
  4. 제 1 항에 있어서,
    상기 광추출층은 수직 방향의 절단면이 사다리꼴 형상을 갖는 발광소자 패키지.
  5. 제 1 항에 있어서,
    상기 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상의 제1 전극, 및 상기 제2 도전형 반도체층 상의 제2 전극을 포함하는 발광소자 패키지.
  6. 제 5 항에 있어서,
    상기 발광소자는 수평형 발광소자이고, 상기 광추출층은 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 노출시키는 발광소자 패키지.
  7. 제 5 항에 있어서,
    상기 발광소자는 상기 제2 도전형 반도체층과 상기 광추출층 사이에 위치하는 도전층을 더 포함하는 발광소자 패키지.
  8. 제 5 항에 있어서,
    상기 발광소자는 수직형 발광소자이고, 상기 광추출층은 상기 제1 전극의 적어도 일부를 노출시키는 발광소자 패키지.
  9. 제 1 항에 있어서,
    상기 광추출층은 상기 몰딩부와 접하는 표면에 러프니스 패턴을 포함하는 발광소자 패키지.
  10. 제 1 항에 있어서,
    상기 발광소자는 상기 제2 도전형 반도체층과 상기 광추출층 사이에 위치하는 패시베이션층을 더 포함하는 발광소자 패키지.
  11. 제 1 항에 있어서,
    패키지 몸체를 더 포함하고, 상기 패키지 몸체는 바닥면 및 측벽으로 이루어진 캐비티를 가지며, 상기 발광소자는 상기 캐비티의 바닥면에 위치하는 발광소자 패키지.
  12. 제 11 항에 있어서,
    상기 캐비티의 측벽은 경사면으로 이루어진 발광소자 패키지.
  13. 제 1 항에 있어서,
    상기 광추출층은 상기 발광소자의 제2 도전형 반도체층과 접하는 발광소자 패키지.
  14. 제 1 항에 있어서,
    상기 광추출층은 상기 발광소자의 제1 도전형 반도체층의 상부에 배치되는 발광소자 패키지.
KR1020120112210A 2012-10-10 2012-10-10 발광소자 패키지 Ceased KR20140046148A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120112210A KR20140046148A (ko) 2012-10-10 2012-10-10 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120112210A KR20140046148A (ko) 2012-10-10 2012-10-10 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20140046148A true KR20140046148A (ko) 2014-04-18

Family

ID=50653199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120112210A Ceased KR20140046148A (ko) 2012-10-10 2012-10-10 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20140046148A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090371A (ko) * 2010-02-03 2011-08-10 (주)디나옵틱스 발광다이오드 칩 및 그 제조방법
JP2011223002A (ja) * 2010-04-09 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ及び照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090371A (ko) * 2010-02-03 2011-08-10 (주)디나옵틱스 발광다이오드 칩 및 그 제조방법
JP2011223002A (ja) * 2010-04-09 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ及び照明装置

Similar Documents

Publication Publication Date Title
KR101941033B1 (ko) 발광소자
KR101827975B1 (ko) 발광소자
KR20140059985A (ko) 발광소자
KR101908657B1 (ko) 발광소자
KR20140147236A (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR101941032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR20140046162A (ko) 발광소자
KR20140092090A (ko) 발광소자 패키지
KR20140056930A (ko) 발광소자
KR20130138416A (ko) 발광소자
KR101883844B1 (ko) 발광소자
KR20140092092A (ko) 발광소자
KR20140080992A (ko) 발광소자
KR101911865B1 (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR20140056929A (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR102006370B1 (ko) 발광소자 패키지
KR20140088695A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121010

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170927

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121010

Comment text: Patent Application

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20181210

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190424

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181210

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20180615

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I