KR20190103201A - 간극 충전 유전체 재료 - Google Patents

간극 충전 유전체 재료 Download PDF

Info

Publication number
KR20190103201A
KR20190103201A KR1020197020559A KR20197020559A KR20190103201A KR 20190103201 A KR20190103201 A KR 20190103201A KR 1020197020559 A KR1020197020559 A KR 1020197020559A KR 20197020559 A KR20197020559 A KR 20197020559A KR 20190103201 A KR20190103201 A KR 20190103201A
Authority
KR
South Korea
Prior art keywords
poly
composition
silsesquioxane
weight
methyl silsesquioxane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020197020559A
Other languages
English (en)
Other versions
KR102554660B1 (ko
Inventor
야미니 팬디
헬렌 시아오 위
조셉 티. 케네디
Original Assignee
허니웰 인터내셔날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔날 인코포레이티드 filed Critical 허니웰 인터내셔날 인코포레이티드
Publication of KR20190103201A publication Critical patent/KR20190103201A/ko
Application granted granted Critical
Publication of KR102554660B1 publication Critical patent/KR102554660B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H01L21/76837—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20—Diluents or solvents
    • H01L21/02118—
    • H01L21/76819—
    • H01L21/76828—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6926—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/134—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being in grooves in the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/476—Organic materials comprising silicon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Polymers (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

반도체 디바이스 표면을 평탄화하기 위한 조성물은 폴리(메틸 실세스퀴옥산) 수지, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나, 및 적어도 하나의 용매를 포함한다. 폴리(메틸 실세스퀴옥산) 수지는 조성물의 1 중량% 내지 40 중량%의 범위이다. 폴리(메틸 실세스퀴옥산) 수지는 중량 평균 분자량이 500 Da 내지 5,000 Da이다. 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나는 조성물의 0.01 중량% 내지 0.20 중량%의 범위이다. 적어도 하나의 용매는 조성물의 잔부를 구성한다.

Description

간극 충전 유전체 재료
관련 출원의 상호 참조
본 출원은 2017년 1월 20일자로 출원된 미국 가특허 출원 제62/448,488호에 대한 우선권을 주장하며, 이의 개시 내용은 전체적으로 본 명세서에 참고로 명백히 포함된다.
기술분야
본 발명은 유전체 재료에 관한 것이며, 특히 반도체 제조를 위한 간극 충전 유전체 재료에 관한 것이다.
첨단 반도체 제조에서, 반도체 디바이스의 표면 상에 스핀-코팅되어 디바이스 구조체들 사이의 좁은 공간 또는 간극을 충전하여 후속 디바이스 층 가공에 적합한 비교적 평면인 표면을 제공할 수 있는 유전체 재료에 대한 필요성이 존재한다.
폭이 약 20 나노미터 이하인 간극을 갖는 첨단 반도체 디바이스에 평탄화(planarization)를 제공하기 위해서는 평탄화 유전체 재료의 개선이 필요하다. 그러한 유전체 재료는 공극(void)이 없고 유전체 재료를 통한 전류 유동(누설 전류)을 실질적으로 억제할 수 있는 것이 중요하다.
반도체 디바이스 표면을 평탄화하기 위한 조성물은 폴리(메틸 실세스퀴옥산) 수지, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나, 및 적어도 하나의 용매를 포함한다. 폴리(메틸 실세스퀴옥산) 수지는 조성물의 1 중량% 내지 40 중량%의 범위이다. 폴리(메틸 실세스퀴옥산) 수지는 중량 평균 분자량이 500 Da 내지 5,000 Da이다. 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나는 조성물의 0.01 중량% 내지 0.20 중량%의 범위이다. 적어도 하나의 용매는 조성물의 잔부를 구성한다.
다양한 실시 형태가 반도체 디바이스 표면을 평탄화하기 위한 조성물에 관련된다. 본 조성물은 폴리(메틸 실세스퀴옥산) 수지, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나, 및 적어도 하나의 용매를 포함한다. 폴리(메틸 실세스퀴옥산) 수지는 조성물의 1 중량% 내지 40 중량%의 범위이다. 폴리(메틸 실세스퀴옥산) 수지는 중량 평균 분자량이 500 Da 내지 5,000 Da이다. 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나는 조성물의 0.01 중량% 내지 0.20 중량%의 범위이다. 적어도 하나의 용매는 조성물의 잔부를 구성한다. 일부 실시 형태에서, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나는 아미노프로필트라이에톡시실란 트라이플레이트를 포함한다. 일부 실시 형태에서, 적어도 하나의 용매는 프로필렌 글리콜 메틸 에테르 아세테이트 및 n-부틸 아세테이트를 포함하는 용매 혼합물이며, 이때 프로필렌 글리콜 메틸 에테르 아세테이트 대 n-부틸 아세테이트의 중량비는 0.5:1 내지 2:1의 범위이다. 일부 특정 실시 형태에서, 본 조성물은 조성물의 0.05 중량% 내지 5 중량% 범위의 고비점 용매를 추가로 포함하며, 고비점 용매는 비점이 154℃ 내지 274℃의 범위이다. 일부 추가의 실시 형태에서, 고비점 용매는 1-옥탄올, 벤질 알코올, 헥실 알코올, 에틸렌 글리콜, 다이프로필렌 글리콜, 다이프로필렌 글리콜 메틸 에테르, 다이프로필렌 글리콜 n-프로필 에테르, 트라이프로필렌 글리콜 n-부틸 에테르, 아니솔, 및 프로필렌 카르보네이트 중 적어도 하나를 포함한다. 일부 실시 형태에서, 본 조성물은 조성물의 0.05 중량% 내지 8 중량% 범위의 페닐 실세스퀴옥산을 추가로 포함한다. 일부 실시 형태에서, 본 조성물은 조성물의 0.25 중량% 내지 1 중량% 범위의 계면활성제를 추가로 포함한다. 일부 특정 실시 형태에서, 계면활성제는 폴리에테르-개질된 폴리다이메틸실록산 계면활성제를 포함한다. 일부 실시 형태에서, 폴리(메틸 실세스퀴옥산)은 중량 평균 분자량이 1,200 Da 내지 4,300 Da이다.
다양한 실시 형태가 평탄화 조성물을 제조하기 위한 방법에 관련된다. 본 방법은 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 수지를 제공하는 단계, 하나 이상의 용매를 제공하는 단계, 폴리(메틸 실세스퀴옥산) 수지를 하나 이상의 용매에 용해시켜 폴리(메틸 실세스퀴옥산) 용액을 형성하는 단계, 및 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나를 폴리(메틸 실세스퀴옥산) 용액에 용해시켜 평탄화 조성물을 형성하는 단계를 포함한다. 일부 실시 형태에서, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나는 아미노프로필트라이에톡시실란 트라이플레이트를 포함한다. 일부 실시 형태에서, 하나 이상의 용매를 제공하는 단계는 프로필렌 글리콜 메틸 에테르 아세테이트 및 n-부틸 아세테이트를 함께 블렌딩하는 단계를 포함하며, 프로필렌 글리콜 메틸 에테르 아세테이트 대 n-부틸 아세테이트의 중량비는 0.5:1 내지 2:1의 범위이다. 일부 특정 실시 형태에서, 하나 이상의 용매를 제공하는 단계는 고비점 용매를 프로필렌 글리콜 메틸 에테르 아세테이트 및 n-부틸 아세테이트와 함께 블렌딩하는 단계를 추가로 포함하며, 고비점 용매는 비점이 154℃ 내지 274℃의 범위이다. 일부 실시 형태에서, 본 방법은 페닐 실세스퀴옥산을 제공하는 단계, 페닐 실세스퀴옥산을 용매에 용해시켜 페닐 실세스퀴옥산 용액을 형성하는 단계, 및 페닐 실세스퀴옥산 용액을 폴리(메틸 실세스퀴옥산) 용액과 블렌딩하여 평탄화 조성물을 형성하는 단계를 추가로 포함한다. 일부 실시 형태에서, 본 방법은 폴리(메틸 실세스퀴옥산) 용액에 계면활성제를 용해시키는 단계를 추가로 포함한다. 일부 실시 형태에서, 본 방법은 일련의 2개 이상의 0.1 마이크로미터 필터를 통해 평탄화 조성물을 여과하는 단계를 추가로 포함한다.
다양한 실시 형태가 반도체 디바이스를 위한 평탄화 필름을 포함한다. 필름은 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 중합체 사슬들로 형성된 경화된 폴리(메틸 실세스퀴옥산)을 포함한다. 일부 실시 형태에서, 평탄화 필름은 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나의 잔류물을 추가로 포함한다. 특정 실시 형태에서, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나의 잔류물은 아미노프로필트라이에톡시실란 트라이플레이트의 잔류물을 포함한다. 일부 실시 형태에서, 평탄화 필름은 페닐 실세스퀴옥산의 잔류물을 추가로 포함한다.
첨부 도면과 관련하여 취해진 본 발명의 실시 형태들의 하기의 설명을 참조함으로써, 본 발명의 전술한 그리고 다른 특징과, 이들을 성취하는 방식이 더욱 명백해질 것이고 본 발명 자체가 더 잘 이해될 것이다.
도 1은 평탄화될 표면 토포그래피(topography)를 예시하는 반도체 디바이스의 일부분의 개략 단면도이다.
도 2는 본 발명의 실시 형태에 따른 평탄화 필름에 의한 표면 토포그래피의 평탄화를 예시하는, 도 1의 반도체 디바이스의 일부분의 개략 단면도이다.
도 3은 고분자량 폴리(메틸 실세스퀴옥산) 수지로부터 형성된 평탄화 필름의 TEM 현미경 사진이다.
도 4는 본 발명의 실시 형태에 따라 형성된 평탄화 필름의 TEM 현미경 사진이다.
도 5는 본 발명의 실시 형태에 따라 형성된 다른 평탄화 필름의 TEM 현미경 사진이다.
본 발명의 실시 형태는, 반도체 디바이스 표면을 평탄화시키기 위해 반도체 디바이스의 표면 상에 스핀-코팅하기 위한 조성물에 폴리(메틸 실세스퀴옥산) 수지를 사용할 수 있다. 본 발명의 실시 형태에 따른 폴리(메틸 실세스퀴옥산) 조성물을 경화시킴으로써 형성된 평탄화 필름은 탁월한 유전 특성 및 낮은 누설 전류 수준을 나타내는 것으로 밝혀졌다. 평탄화 필름은 또한 질소 중에서 최대 450℃에서 열적으로 안정하고 치수적으로 안정성인 것으로 밝혀졌다.
도 1은 평탄화될 표면 토포그래피를 예시하는 반도체 디바이스의 일부분의 개략 단면도이다. 도 1은 기재(substrate)(12) 및 복수의 핀(fin)(14)을 포함하는 디바이스(10)를 도시한다. 기재(12)는, 예를 들어, 이산화규소 또는 질화규소와 같은 절연 재료의 층일 수 있다. 기재(12)는 다른 디바이스 층(도시되지 않음) 위에 있을 수 있다. 복수의 핀(14)은, 예를 들어, 도핑된 규소, 구리, 또는 알루미늄과 같은 전도성 재료의 핀일 수 있다. 복수의 핀(14)은 복수의 간극(16)을 형성하며, 각각의 간극(16)은, 도 1에 나타난 바와 같이, 인접한 한 쌍의 핀(14)에 의해 한정된다. 도 1에 추가로 나타난 바와 같이, 각각의 간극(16)은 폭(W) 및 깊이(D)를 갖는 것으로 설명될 수 있다. 따라서, 각각의 간극(16)은 종횡비에 의해 추가로 한정될 수 있다. 본 발명의 목적상, 각각의 간극(16)의 종횡비는 종종 D:W로 표시되는 그의 깊이(D) 대 그의 폭(W)의 비이다. 4:1, 6:1, 8:1, 또는 10:1 이상과 같은 더 높은 종횡비를 갖는 간극은 평탄화 필름에 의해 완전히 또는 실질적으로 완전히 충전하기가 어려울 수 있다.
도 2는 본 발명의 실시 형태에 따른 평탄화 필름에 의한 표면 토포그래피의 평탄화를 예시하는, 도 1의 반도체 디바이스(10)의 일부분의 개략 단면도이다. 도 2는 본 발명의 실시 형태에 따른 폴리(메틸 실세스퀴옥산) 조성물로부터 평탄화 필름(18)을 형성한 후의 디바이스(10)를 도시한다. 평탄화 필름(18)은 복수의 간극(16)의 각각을 충전하여 탁월한 유전 특성을 제공하고 인접한 핀(14)들 사이의 누설 전류를 최소화한다. 평탄화 필름은 또한 후속 디바이스 층(도시되지 않음)이 위에 형성될 수 있는 실질적으로 평면인 표면을 제공한다.
도 1 및 도 2는 본 발명의 실시 형태에 따른 평탄화 필름이 이용될 수 있는 한 가지 예를 예시한다. 본 발명의 실시 형태에 따른 평탄화 필름은 전도성, 비전도성, 및 반전도성 재료들의 다양한 배열을 수반하는 많은 다른 토포그래피에 이용될 수 있는 것으로 이해된다.
본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 중량 평균 분자량(Mw)을 5,000 달톤(Da) 이하로 제한함으로써, 본 조성물은, 폭이 약 20 나노미터 이하이며 종횡비가 4:1 이상인 간극을 포함하는 토포그래피를 갖는 첨단 반도체 디바이스에 평탄화를 제공할 수 있다. 대조적으로, Mw가 10,000 Da 초과인 폴리(메틸 실세스퀴옥산) 수지를 포함하는 조성물은, 후속하여 경화된 필름에서의 공극을 포함한 상당한 결함 없이는, 종횡비가 4:1 이상인 20 나노미터 폭의 간극을 충전할 수 없는 것으로 밝혀졌다. 임의의 이론에 의해 구애되고자 함이 없이, 더 낮은 분자량의 폴리(메틸 실세스퀴옥산)에 의해 제공되는 더 낮은 점도는 20 나노미터 폭 및 높은 종횡비의 간극의 충전을 가능하게 하는 것으로 여겨진다.
일부 실시 형태에서, 본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 중량 평균 분자량(Mw)은 500 Da, 600 Da, 700 Da, 800 Da, 1,000 Da, 또는 1,200 Da만큼 낮거나, 1,600 Da, 2,100 Da, 2,600 Da, 3,400 Da, 4,300 Da, 또는 5,000 Da만큼 높거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내이다. 예를 들어, 일부 실시 형태에서, 본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 Mw는 500 Da 내지 5,000 Da, 600 Da 내지 4,300 Da, 1,000 Da 내지 2,100 Da, 1,200 DA 내지 4,300 Da, 또는 1,200 Da 내지 1,600 Da의 범위이다. 일부 실시 형태에서, 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 Mw는 약 1,300 Da이다. Mw는 당업계에 공지된 바와 같이 겔 투과 크로마토그래피에 의해 측정될 수 있다.
일부 실시 형태에서, 본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지 내의 규소의 90% 이상은, 중량 평균 분자량이 5,000 Da 이하인 폴리(메틸 실세스퀴옥산) 중합체 사슬들에 존재하고, 본 조성물 내 폴리(메틸 실세스퀴옥산) 수지 내의 규소의 10% 미만은 중량 평균 분자량이 5,000 Da 초과인 폴리(메틸 실세스퀴옥산) 중합체 사슬들에 존재한다. 일부 실시 형태에서, 조성물 내의 폴리(메틸 실세스퀴옥산) 수지 내의 규소의 92%, 94%, 96%, 98%, 또는 99% 이상(또는 임의의 전술한 값들 사이의 임의의 값)은 중량 평균 분자량이 5,000 Da 이하인 폴리(메틸 실세스퀴옥산) 중합체 사슬들에 존재하고, 조성물 내의 폴리(메틸 실세스퀴옥산) 수지에 존재하는 규소의 8%, 6%, 4%, 2% 또는 1% 이하 (또는 임의의 전술한 값들 사이의 임의의 값)는 중량 평균 분자량이 5,000 Da 초과인 폴리(메틸 실세스퀴옥산) 중합체 사슬들에 존재한다.
본 조성물은 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 수지, 및 폴리(메틸 실세스퀴옥산)을 용액으로 만드는 적어도 하나의 용매를 포함할 수 있다. 일부 실시 형태에서, 적어도 하나의 용매는 단일 용매, 예를 들어 글리콜 에테르, 글리콜 에테르 아세테이트, n-부틸 아세테이트, 케톤, 또는 알코올을 포함할 수 있다. 글리콜 에테르는, 예를 들어 프로필렌 글리콜 프로필 에테르 또는 프로필렌 글리콜 메틸 에테르를 포함할 수 있다. 글리콜 에테르 아세테이트는, 예를 들어, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 2-에톡시에틸 아세테이트, 또는 2-메톡시에틸 아세테이트를 포함할 수 있다. 케톤은, 예를 들어, 아세톤 또는 다이에틸 케톤을 포함할 수 있다. 알코올은, 예를 들어, 아이소프로필 알코올, 부탄올, 또는 에탄올을 포함할 수 있다. 다른 실시 형태에서, 적어도 하나의 용매는 전술한 용매들 중 둘 이상의 혼합물을 포함한다. 예를 들어, 일부 실시 형태에서, 적어도 하나의 용매는 PGMEA와 같은 상대적으로 온건한 비점을 갖는 용매와, n-부틸 아세테이트와 같은 상대적으로 낮은 비점을 갖는 다른 용매의 혼합물을 포함할 수 있다. PGMEA를 n-부틸 아세테이트와 블렌딩함으로써, 생성되는 평탄화 필름은 용매로서 PGMEA만을 포함하는 실시 형태와 비교할 때 더 적은 줄무늬(striation) 및 풍문(wind ripple) 결함을 나타내는 것으로 밝혀졌다.
일부 실시 형태에서, PGMEA 대 n-부틸 아세테이트의 중량비는 0.5:1, 0.6:1, 0.7:1, 0.8:1 또는 0.9:1만큼 낮을 수 있거나, 1.1:1, 1.2:1, 1.4:1, 1.6:1, 1.8:1, 또는 2:1만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있다. 예를 들어, 일부 실시 형태에서, PGMEA 대 n-부틸 아세테이트의 중량비는 0.5:1 내지 2:1, 0.6:1 내지 1.8:1, 0.7:1 내지 1.6:1, 0.8:1 내지 1.4:1 또는 0.9:1 내지 1.2:1의 범위이다. 일부 실시 형태에서, PGMEA 대 n-부틸 아세테이트의 중량비는 약 1:1이다. 일부 실시 형태에서, 적어도 하나의 용매는 임의의 전술한 비의 PGMEA 및 n-부틸 아세테이트로 이루어진다.
일부 실시 형태에서, 본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 농도는 조성물의 총 중량의 1 중량 퍼센트(중량%), 5 중량%, 10 중량%, 또는 15 중량%만큼 낮을 수 있거나, 25 중량%, 30 중량%, 35 중량%, 또는 40 중량%만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있으며, 조성물의 잔부는 적어도 하나의 용매이다. 일부 실시 형태에서, 본 조성물 내의 폴리(메틸 실세스퀴옥산) 수지의 농도는 조성물의 총 중량의 1 중량% 내지 40 중량%, 5 중량% 내지 35 중량%, 10 중량% 내지 30 중량%, 또는 15 중량% 내지 25 중량%의 범위일 수 있으며, 조성물의 잔부는 적어도 하나의 용매이다.
일부 실시 형태에서, 본 조성물은 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염을 추가로 포함할 수 있다. 4차 암모늄 염, 예를 들어 테트라메틸 암모늄 니트레이트, 테트라부틸 암모늄 아세테이트, 테트라메틸 암모늄 아세테이트, 테트라부틸 암모늄 니트레이트, 및/또는 아미노프로필트라이에톡시실란 염, 예를 들어, 아미노프로필트라이에톡시실란 트라이플레이트를 첨가하는 것은, 조성물이 반도체 디바이스의 표면 상에 코팅된 후에 가열될 때 일어날 수 있는 조성물의 가스 방출(outgassing)을 감소시킬 수 있는 것으로 밝혀졌다. 그러한 가스 방출은 다양한 반도체 공정에 악영향을 줄 수 있고, 장기간 디바이스 신뢰성을 감소시키고, 반도체 디바이스를 제조하는 데 사용되는 장비의 유효 수명을 단축시킬 수 있다.
일부 실시 형태에서, 본 조성물 내의 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염의 농도는 0.01 중량%, 0.02 중량%, 0.04 중량%, 0.06 중량% 또는 0.08 중량%만큼 낮을 수 있거나, 0.12 중량%, 0.14 중량%, 0.16 중량%, 0.18 중량%, 또는 0.20 중량%만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있다. 일부 실시 형태에서, 본 조성물 내의 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염의 농도는 조성물의 총 중량의 0.01 중량% 내지 0.20 중량%, 0.02 중량% 내지 0.18 중량%, 0.04 중량% 내지 0.16 중량%, 0.06 중량% 내지 0.14 중량%, 또는 0.08 중량% 내지 0.12 중량%의 범위일 수 있다. 일부 실시 형태에서, 본 조성물 내의 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염의 농도는 약 0.1 중량%일 수 있다.
일부 실시 형태에서, 본 조성물은 고비점 용매를 추가로 포함할 수 있다. 고비점 용매의 첨가는 평탄화 필름의 간극 충전 및 평탄화 특성을 추가로 개선할 수 있는 것으로 밝혀졌다. 임의의 이론에 의해 구애되고자 함이 없이, 높은 증기압을 갖는 고비점 용매는 스핀-코팅 및 후속 베이킹 공정 동안 조성물 내에 더 오래 머무르는 경향이 있을 것으로 여겨진다. 고비점 용매는 조성물의 유체 특성을 개선하여, 높은 종횡비의 특징부들 사이의 간극을 레벨링하고 충전하는 조성물의 능력을 개선하는 것으로 여겨진다. 일부 실시 형태에서, 고비점 용매의 비점은 154℃, 170℃, 180℃, 또는 190℃만큼 낮을 수 있거나, 213℃, 230℃, 245℃, 또는 274℃만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들 사이일 수 있다. 일부 실시 형태에서, 고비점 용매의 비점은 154℃ 내지 274℃, 170℃ 내지 245℃, 180℃ 내지 230℃, 또는 190℃ 내지 213℃의 범위일 수 있다. 고비점 용매의 예에는 1-옥탄올, 벤질 알코올, 헥실 알코올, 에틸렌 글리콜, 다이프로필렌 글리콜, 다이프로필렌 글리콜 메틸 에테르, 다이프로필렌 글리콜 n-프로필 에테르, 트라이프로필렌 글리콜 n-부틸 에테르, 아니솔, 및 프로필렌 카르보네이트가 포함된다.
일부 실시 형태에서, 본 조성물 내의 고비점 용매의 농도는 조성물의 총 중량의 0.05 중량%, 0.07 중량%, 0.1 중량%, 또는 0.2 중량%만큼 낮을 수 있거나, 0.7 중량%, 1 중량%, 2 중량%, 또는 5 중량%만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있다. 일부 실시 형태에서, 본 조성물 내의 고비점 용매의 농도는 조성물의 총 중량의 0.05 중량% 내지 5 중량%, 0.07 중량% 내지 2 중량%, 0.1 중량% 내지 1 중량%, 또는 0.2 중량% 내지 0.7 중량%의 범위일 수 있다. 일부 실시 형태에서, 본 조성물 내의 고비점 용매의 농도는 조성물의 총 중량의 약 0.5 중량%일 수 있다.
일부 실시 형태에서, 본 조성물은 페닐 실세스퀴옥산을 추가로 포함할 수 있다. 페닐 실세스퀴옥산은 가소제로서 작용하여, 조성물의 유체 특성을 추가로 개선할 수 있다. 일부 실시 형태에서, 본 조성물 내의 페닐 실세스퀴옥산의 농도는 조성물의 총 중량의 0.05 중량%, 0.1 중량%, 0.2 중량%, 또는 0.3 중량%만큼 낮을 수 있거나, 1 중량%, 2 중량%, 4 중량%, 또는 8 중량%만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있다. 일부 실시 형태에서, 본 조성물 내의 페닐 실세스퀴옥산의 농도는 조성물의 총 중량의 0.05 중량% 내지 8 중량%, 0.1 중량% 내지 4 중량%, 0.2 중량% 내지 2 중량%, 또는 0.3 중량% 내지 1 중량%의 범위일 수 있다. 일부 실시 형태에서, 본 조성물 내의 페닐 실세스퀴옥산의 농도는 조성물의 총 중량의 약 0.5 중량%일 수 있다.
일부 실시 형태에서, 본 조성물은 계면활성제를 추가로 포함할 수 있다. 계면활성제는 줄무늬 및 풍문 결함을 추가로 감소시킬 수 있는 것으로 밝혀졌는데, 이는 조성물이 더 큰 직경의 반도체 디바이스 웨이퍼, 예를 들어 300 mm 직경 웨이퍼 상에 스핀-코팅되는 경우에 특히 유용할 수 있다. 일부 실시 형태에서, 계면활성제는 폴리에테르-개질된 폴리다이메틸실록산 계면활성제, 예를 들어 독일 베젤 소재의 비와이케이-케미(BYK-Chemie)로부터 입수가능한 BYK(등록상표)-306 또는 BYK(등록상표)-307일 수 있다.
일부 실시 형태에서, 본 조성물 내의 계면활성제의 농도는 조성물의 총 중량의 0.25 중량%, 0.3 중량%, 0.4 중량%, 또는 0.5 중량%만큼 낮을 수 있거나, 또는 0.7 중량%, 0.8 중량%, 0.9 중량%, 또는 1 중량%만큼 높을 수 있거나, 또는 전술한 값들 중 임의의 2개의 값들에 의해 정의되는 임의의 범위 이내일 수 있다. 일부 실시 형태에서, 본 조성물 내의 계면활성제의 농도는 조성물의 총 중량의 0.25 중량% 내지 1 중량%, 0.30 중량% 내지 0.90 중량%, 0.40 중량% 내지 0.80 중량%, 또는 0.50 중량% 내지 0.70 중량%의 범위일 수 있다.
본 발명의 실시 형태에 따른 평탄화 조성물을 제조하기 위한 방법은 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 수지를 제공하는 단계, 및 전술한 실시 형태들 중 임의의 것에 따른 하나 이상의 용매를 제공하는 단계를 포함할 수 있다. 폴리(메틸 실세스퀴옥산) 수지를 하나 이상의 용매에 용해시켜 폴리(메틸 실세스퀴옥산) 용액을 형성할 수 있다. 전술한 실시 형태들 중 임의의 것에 따른 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염을 폴리(메틸 실세스퀴옥산) 용액에 용해시켜 평탄화 조성물을 형성할 수 있다.
일부 실시 형태에서, 하나 이상의 용매를 제공하는 단계는 전술한 실시 형태들 중 임의의 것에 따른 비로 PGMEA 및 n-부틸 아세테이트를 함께 블렌딩하는 단계를 포함할 수 있다. 일부 실시 형태에서, 하나 이상의 용매를 제공하는 단계는 전술한 실시 형태들 중 임의의 것에 따른 고비점 용매 중에서 블렌딩하는 단계를 추가로 포함할 수 있다.
일부 실시 형태에서, 평탄화 조성물을 제조하기 위한 방법은 전술한 실시 형태들 중 임의의 실시 형태에 따른 페닐 실세스퀴옥산을 제공하는 단계를 추가로 포함할 수 있다. 페닐 실세스퀴옥산을 하나 이상의 용매에 용해시켜 페닐 실세스퀴옥산 용액을 형성할 수 있다. 하나 이상의 용매는 폴리(메틸 실세스퀴옥산)을 용해시키기 위해 제공되는 하나 이상의 용매와 동일하거나 상이할 수 있다. 예를 들어, 폴리(메틸 실세스퀴옥산)은 PGMEA와 n-부틸 아세테이트의 1:1 혼합물에 용해시킬 수 있고, 페닐 실세스퀴옥산은 PGMEA에 용해시킬 수 있다. 페닐 실세스퀴옥산 용액을 폴리(메틸 실세스퀴옥산) 용액과 블렌딩하여 평탄화 조성물을 형성할 수 있다.
일부 실시 형태에서, 평탄화 조성물을 제조하기 위한 방법은 전술한 실시 형태들 중 임의의 것에 따른 계면활성제를 제공하는 단계 및 계면활성제를 폴리(메틸 실세스퀴옥산) 용액에 용해시켜 평탄화 조성물을 형성하는 단계를 추가로 포함할 수 있다.
일부 실시 형태에서, 균질한 용액을 위해 평탄화 조성물을 롤러 혼합기에서 하룻밤 혼합할 수 있다. 일부 실시 형태에서, 일련의 2개 이상의 0.1 마이크로미터 필터를 통해 평탄화 조성물을 여과할 수 있다.
사용 중에, 본 발명의 실시 형태에 따른 평탄화 조성물을 반도체 디바이스 웨이퍼의 표면 상에 스핀-코팅하여, 표면의 토포그래피를 평탄화시킬 수 있다. 이어서, 반도체 디바이스 웨이퍼를 120℃ 내지 280℃ 범위의 온도에서 1분 내지 5분 범위의 시간 동안 베이킹하여 평탄화 조성물로부터 하나 이상의 용매의 실질적으로 전부를 제거할 수 있다. 이어서, 반도체 디바이스 웨이퍼를 약 400℃ 내지 약 450℃ 범위의 온도에서 경화시켜 평탄화 필름을 형성할 수 있다. 평탄화 필름은 반도체 디바이스의 영구적인 부분일 수 있다.
본 발명의 실시 형태에 따른 평탄화 필름은 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 중합체 사슬들로 형성된 경화된 폴리(메틸 실세스퀴옥산)을 포함할 수 있다. 일부 실시 형태에서, 평탄화 필름은 전술한 실시 형태들 중 임의의 것에 따른 4차 암모늄 염 및/또는 아미노프로필트라이에톡시실란 염, 예를 들어 아미노프로필트라이에톡시실란 트라이플레이트의 잔류물을 추가로 포함할 수 있다. 일부 실시 형태에서, 평탄화 필름은 전술한 실시 형태들 중 임의의 것에 따른 페닐 실세스퀴옥산의 잔류물을 추가로 포함할 수 있다. 일부 실시 형태에서, 평탄화 필름은, BYK(등록상표)-307과 같은, 폴리에테르-개질된 폴리다이메틸실록산 계면활성제를 포함하는, 전술한 실시 형태들 중 임의의 것에 따른 계면활성제의 잔류물을 추가로 포함할 수 있다.
본 발명이 예시적인 설계에 대해 기재되었지만, 본 발명은 본 발명의 사상 및 범주 내에서 추가로 변경될 수 있다. 또한, 본 출원은 본 발명이 속하는 기술 분야에서 공지된 또는 통상적인 관행 내에 있는 바와 같은 본 발명으로부터의 그러한 이탈(departure)을 포괄하도록 의도된다.
실시예
비교예 1
고분자량 폴리(메틸 실세스퀴옥산)
폴리(메틸 실세스퀴옥산) 수지 GR 650을 미국 오하이오주 페리스버그 소재의 테크네글라스(Techneglas)로부터 입수하였다. PGMEA와 n-부틸 아세테이트의 50/50 혼합물 중 45 중량% 폴리(메틸 실세스퀴옥산)의 용액을 제조하고, 이어서 이 용액을 0.1 마이크로미터 필터로 여과함으로써, 폴리(메틸 실세스퀴옥산)의 중량 평균 분자량(Mw)을 확인하였다. 이어서, Mw를 결정하기 위해 당업계에 공지된 바와 같이, 겔 투과 크로마토그래피(GPC)에 의해 여과된 용액을 분석하였다. 폴리(메틸 실세스퀴옥산)의 Mw는 10,223 Da인 것으로 나타났다.
100 그램(g)의 10,223 Da 폴리(메틸 실세스퀴옥산) 수지를 400 g의 프로필렌 글리콜 모노모에틸 에테르 아세테이트(PGMEA)에 첨가하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 약 20 nm 폭 및 약 80 nm 내지 100 nm 깊이의 높은 종횡비의 특징부를 포함하는 200 mm 직경의 패턴화된 시험 웨이퍼 상에 용액을 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 패턴화된 웨이퍼를 터널링 전자 현미경(TEM) 분석에 의해 간극 충전에 대해 평가하였다. 도 3은 10,223 Da 폴리(메틸 실세스퀴옥산) 수지로부터 형성된 평탄화 필름의 TEM 현미경 사진을 나타낸다. 도 3에 도시된 바와 같이, 높은 종횡비의 특징부에서 많은 공극이 관찰되었다. 핫 플레이트 베이킹 동안 극심한 가스 방출이 관찰되었다.
실시예 2
저분자량 폴리(메틸 실세스퀴옥산)
분자량이 약 1.5 K Da인 폴리(메틸 실세스퀴옥산) 수지 GR 650을 미국 오하이오주 페리스버그 소재의 테크네글라스로부터 입수하였다. PGMEA와 n-부틸 아세테이트의 50/50 혼합물 중 45 중량% 폴리(메틸 실세스퀴옥산)의 용액을 제조하고, 이어서 이 용액을 0.1 마이크로미터 필터로 여과함으로써, 폴리(메틸 실세스퀴옥산)의 실제 중량 평균 분자량(Mw)을 확인하였다. 이어서, Mw를 결정하기 위해 당업계에 공지된 바와 같이, 겔 투과 크로마토그래피(GPC)에 의해 여과된 용액을 분석하였다. 폴리(메틸 실세스퀴옥산)의 Mw는 1,323 Da인 것으로 나타났다.
100 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 400 g의 프로필렌 글리콜 모노모에틸 에테르 아세테이트(PGMEA)에 첨가하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 용액을 200 mm 직경의 블랭크 규소 웨이퍼 상에 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 200 mm 코팅된 웨이퍼를 50x 배율의 광학 현미경 하에서 필름 결함에 대해 평가하였다. 줄무늬 및 풍문 결함이 관찰되었다. 핫 플레이트 베이킹 동안 극심한 가스 방출이 또한 관찰되었다.
실시예 3
저분자량 폴리(메틸 실세스퀴옥산) 및 용매 블렌드
210 g의 PGMEA 및 210 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 100 g의 1,323 폴리(메틸 실세스퀴옥산) 수지를 420 g의 용매 혼합물과 조합하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 이 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
용액을 200 mm 직경의 블랭크 규소 웨이퍼 상에 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 웨이퍼를 50x 배율의 광학 현미경 하에서 관찰하였다. 줄무늬 또는 풍문 결함이 관찰되지 않았다. 핫 플레이트 베이킹 동안 극심한 가스 방출이 관찰되었다.
실시예 4
저분자량 폴리(메틸 실세스퀴옥산), 용매 블렌드, 아미노프로필트라이에톡시실란 염
210 g의 PGMEA 및 210 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 100 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 420 g의 용매 혼합물과 조합하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 0.33 g의 아미노프로필트라이에톡시실란 트라이플레이트를 폴리(메틸 실세스퀴옥산)의 용액에 첨가하고 롤러 혼합기에서 1시간 동안 혼합하여 균질성을 보장하였고, 이어서 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
약 20 nm 폭 및 약 80 nm 내지 100 nm 깊이의 높은 종횡비의 특징부를 포함하는 200 mm 직경의 패턴화된 시험 웨이퍼 및 200 mm 직경의 블랭크 규소 웨이퍼 상에 용액을 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 코팅된 블랭크 규소 웨이퍼를 50x 배율의 광학 현미경 하에서 관찰하였다. 줄무늬 또는 풍문 결함이 관찰되지 않았다. 어떠한 핫 플레이트 베이크에서도 코팅된 블랭크 규소 웨이퍼에서의 가스 방출이 관찰되지 않았다. 패턴화된 시험 웨이퍼를 터널링 전자 현미경(TEM) 분석에 의해 간극 충전에 대해 평가하였다. 도 4는 1,323 Da 폴리(메틸 실세스퀴옥산) 수지로부터 형성된 평탄화 필름의 TEM 현미경 사진을 나타낸다. 도 4에 나타난 바와 같이, 평탄화 및 간극-충전이 우수하며, 높은 종횡비의 특징부에서 공극이 관찰되지 않는다.
실시예 5
저분자량 폴리(메틸 실세스퀴옥산), 용매 블렌드, 페닐 실세스퀴옥산
410 g의 PGMEA 및 410 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 100 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 420 g의 용매 혼합물과 조합하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 23 g의 페닐 실세스퀴옥산을 77 g의 PGMEA와 조합하여 페닐 실세스퀴옥산 용액을 형성하였다. 페닐 실세스퀴옥산 용액을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였고, 이어서 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 0.33 g의 아미노프로필트라이에톡시실란 트라이플레이트를 폴리(메틸 실세스퀴옥산)의 용액에 첨가하고 롤러 혼합기에서 1시간 동안 혼합하여 균질성을 보장하였고, 이어서 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
폴리(메틸 실세스퀴옥산) 용액을 3가지 비율로 페닐 실세스퀴옥산 용액과 조합하여 평가를 위한 3개의 별개의 배치(batch)를 생성하였다. 제1 배치에서는, 90 g의 폴리(메틸 실세스퀴옥산) 용액을 10 g의 페닐 실세스퀴옥산 용액과 조합하였다. 제2 배치에서, 80 g의 폴리(메틸 실세스퀴옥산) 용액을 20 g의 페닐 실세스퀴옥산 용액과 조합하였다. 제3 배치에서, 70 g의 폴리(메틸 실세스퀴옥산) 용액을 30 g의 페닐 실세스퀴옥산 용액과 조합하였다.
각각의 용액을 3개의 상이한 200 mm 직경의 블랭크 규소 웨이퍼 상에 스핀 코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 웨이퍼를 검사하였고, 평탄화 필름은 혼탁한 것으로 나타났다.
실시예 6
저분자량 폴리(메틸 실세스퀴옥산), 용매 블렌드, 계면활성제
210 g의 PGMEA 및 210 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 100 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 420 g의 용매 혼합물과 조합하였다. 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
계면활성제인 BYK(등록상표)-307을 3가지 중량 백분율로 폴리(메틸렌 실세스퀴옥산)의 용액에 첨가하였다. 제1 배치에서는, 1.5 g의 계면활성제를 150 g의 폴리(메틸 실세스퀴옥산) 용액에 첨가하여, 계면활성제가 용액의 1 중량%가 되도록 하였다. 제2 배치에서는, 0.75 g의 계면활성제를 150 g의 폴리(메틸 실세스퀴옥산) 용액에 첨가하여, 계면활성제가 용액의 0.5 중량%가 되도록 하였다. 제3 배치에서는, 0.375 g의 계면활성제를 150 g의 폴리(메틸 실세스퀴옥산) 용액에 첨가하여, 계면활성제가 용액의 0.25 중량%가 되도록 하였다. 생성된 용액을 각각 롤러 혼합기에서 1시간 동안 혼합하여 균질성을 보장하였고, 이어서 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
각각의 용액을 상이한 300 mm 직경의 블랭크 규소 웨이퍼 상에 스핀 코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 코팅된 웨이퍼를 50x 배율의 광학 현미경 하에서 관찰하였다. 1 중량% 계면활성제 용액으로 코팅된 웨이퍼에서 줄무늬 및 풍문 결함이 관찰되었다. 0.5 중량% 용액 또는 0.25 중량% 용액으로 코팅된 웨이퍼에서는 줄무늬 또는 풍문 결함이 관찰되지 않았다.
실시예 7
저분자량 폴리(메틸 실세스퀴옥산), 고비점 용매
420 g의 PGMEA 및 420 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 200 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 840 g의 용매 혼합물과 조합하였다. 조합물을 롤러 혼합기에서 1시간 동안 혼합하여 용액을 형성하였다. 용액의 8개의 100 g 분액을 준비하였다. 0.5 g의 각각의 8가지 고비점 용매를 0.06 g의 아미노프로필트라이에톡시실란 트라이플레이트와 함께 8개의 100 g 분액 중 상이한 하나에 첨가하여 0.5 중량%의 고비점 용매를 함유하는 용액을 형성하였다. 생성된 분량을 각각 롤러 혼합기에서 30분 동안 혼합하고, 이어서 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다. 사용된 8가지 고비점 용매는 1-옥탄올, 벤질 알코올, 헥실 알코올, 에틸렌 글리콜, 다이프로필렌 글리콜 메틸 에테르, 다이프로필렌 글리콜 n-프로필 에테르, 트라이프로필렌 글리콜 n-부틸 에테르, 및 아니솔이었다.
첨가되는 고비점 용매의 양(1 g 및 5 g)을 증가시켜, 이 공정을 2회 반복하여 1 중량%의 고비점 용매를 함유하는 용액을 형성하는 8개의, 100 g 분액의 제2 세트 및 5 중량%의 고비점 용매를 함유하는 용액을 형성하는 8개의, 100 g 분액의 제3 세트를 생성하였다.
24개의 분액의 각각을 상이한 100 mm 직경의 블랭크 규소 웨이퍼 상에 스핀 코팅하였다. 캐스팅된 필름을 갖는 24개의 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 코팅된 웨이퍼를 50x 배율의 광학 현미경 하에서 관찰하였다. 결과가 표 1에 나타나 있다. 표 1에 나타난 바와 같이, 0.5 중량%의 고비점 용매를 함유하는 용액으로 코팅된 웨이퍼의 모두에는 어떠한 결함도 부재하는 것으로 나타났다. 1 중량%의 고비점 용매를 함유하는 용액으로 코팅된 웨이퍼의 대부분에는 어떠한 결함도 부재하는 것으로 나타났다. 5 중량%의 고비점 용매를 함유하는 용액으로 코팅된 웨이퍼의 일부에는 어떠한 결함도 부재하는 것으로 나타났다.
[표 1]
Figure pct00001
실시예 8
저분자량 폴리(메틸 실세스퀴옥산), 용매 블렌드, 아미노프로필트라이에톡시실란 염
분자량이 약 5K Da인 폴리(메틸 실세스퀴옥산) 수지 GR 650을 미국 오하이오주 페리스버그 소재의 테크네글라스로부터 입수하였다. PGMEA와 n-부틸 아세테이트의 50/50 혼합물 중 45 중량% 폴리(메틸 실세스퀴옥산)의 용액을 제조하고, 이어서 이 용액을 0.1 마이크로미터 필터로 여과함으로써, 폴리(메틸 실세스퀴옥산)의 실제 중량 평균 분자량(Mw)을 확인하였다. 이어서, Mw를 결정하기 위해 당업계에 공지된 바와 같이, 겔 투과 크로마토그래피(GPC)에 의해 여과된 용액을 분석하였다. 폴리(메틸 실세스퀴옥산)의 Mw는 4,114 Da인 것으로 나타났다.
26 g의 PGMEA 및 26 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 10 g의 4,114 Da 폴리(메틸 실세스퀴옥산) 수지를 52 g의 용매 혼합물 및 0.1 g의 아미노프로필트라이에톡시실란 트라이플레이트와 조합하였다. 조합물을 롤러 혼합기에서 30분 동안 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
약 20 nm 폭 및 약 80 nm 내지 100 nm 깊이의 높은 종횡비의 특징부를 포함하는 200 mm 직경의 패턴화된 시험 웨이퍼 및 200 mm 직경의 블랭크 규소 웨이퍼 상에 용액을 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 140℃, 150℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 코팅된 블랭크 규소 웨이퍼를 50x 배율의 광학 현미경 하에서 관찰하였다. 줄무늬 또는 풍문 결함이 관찰되지 않았다. 어떠한 핫 플레이트 베이크에서도 코팅된 블랭크 규소 웨이퍼에서의 가스 방출이 관찰되지 않았다. 패턴화된 시험 웨이퍼를 터널링 전자 현미경(TEM) 분석에 의해 간극 충전에 대해 평가하였다. 도 5는 4,114 Da 폴리(메틸 실세스퀴옥산) 수지로부터 형성된 평탄화 필름의 TEM 현미경 사진을 나타낸다. 도 5에 나타난 바와 같이, 평탄화 및 간극-충전이 우수하며, 높은 종횡비의 특징부에서 공극이 관찰되지 않는다.
실시예 9
저분자량 폴리(메틸 실세스퀴옥산)
250 g의 PGMEA 및 250 g의 n-부틸 아세테이트를 함께 블렌딩하여 용매 혼합물을 형성하였다. 100 g의 1,323 Da 폴리(메틸 실세스퀴옥산) 수지를 500 g의 용매 혼합물에 첨가하였다. 탈이온수 중 2% 테트라메틸 암모늄 니트레이트 0.15 g을 폴리(메틸 실세스퀴옥산)의 용액과 조합하고, 조합물을 롤러 혼합기에서 하룻밤 혼합하여 균질성을 보장하였다. 생성된 용액을 일련의 2개의 0.1 마이크로미터 필터를 통해 여과하였다.
용액을 200 mm 직경의 블랭크 규소 웨이퍼 상에 스핀-코팅하였다. 캐스팅된 필름을 갖는 웨이퍼를 일련의 3개의 핫 플레이트 상에서 각각 60초 동안 베이킹하였는데, 핫 플레이트는 각각 100℃, 140℃, 및 210℃의 온도를 가졌다. 베이킹된 필름을 갖는 웨이퍼를 질소 환경에서 425℃의 핫 플레이트 상에서 5분 동안 경화시키고 냉각 플레이트 상에서 즉시 냉각시켰다. 200 mm 코팅된 웨이퍼를 50x 배율의 광학 현미경 하에서 필름 결함에 대해 평가하였다. 줄무늬 및 풍문 결함이 관찰되지 않았다. 핫 플레이트 베이킹 동안 가스 방출이 관찰되지 않았다.

Claims (10)

  1. 반도체 디바이스 표면을 평탄화(planarizing)하기 위한 조성물로서,
    상기 조성물의 1 중량% 내지 40 중량% 범위의, 중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 수지;
    상기 조성물의 0.01 중량% 내지 0.20 중량% 범위의, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나; 및
    상기 조성물의 잔부를 구성하는 적어도 하나의 용매
    를 포함하는, 조성물.
  2. 제1항에 있어서, 상기 적어도 하나의 용매는,
    프로필렌 글리콜 메틸 에테르 아세테이트; 및
    N-부틸 아세테이트
    를 포함하는 용매 혼합물이며,
    상기 프로필렌 글리콜 메틸 에테르 아세테이트 대 n-부틸 아세테이트의 중량비는 0.5:1 내지 2:1의 범위인, 조성물.
  3. 제1항에 있어서, 상기 조성물의 0.05 중량% 내지 8 중량% 범위의 페닐 실세스퀴옥산을 추가로 포함하는, 조성물.
  4. 제1항에 있어서, 상기 폴리(메틸 실세스퀴옥산)은 중량 평균 분자량이 1,200 Da 내지 4,300 Da인, 조성물.
  5. 평탄화 조성물을 제조하기 위한 방법으로서,
    중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 수지를 제공하는 단계;
    하나 이상의 용매들을 제공하는 단계;
    상기 폴리(메틸 실세스퀴옥산) 수지를 상기 하나 이상의 용매들에 용해시켜 폴리(메틸 실세스퀴옥산) 용액을 형성하는 단계; 및
    4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나를 상기 폴리(메틸 실세스퀴옥산) 용액에 용해시켜 상기 평탄화 조성물을 형성하는 단계
    를 포함하는, 방법.
  6. 제5항에 있어서, 상기 하나 이상의 용매들을 제공하는 단계는 프로필렌 글리콜 메틸 에테르 아세테이트 및 n-부틸 아세테이트를 함께 블렌딩하는 단계를 포함하며, 상기 프로필렌 글리콜 메틸 에테르 아세테이트 대 n-부틸 아세테이트의 중량비는 0.5:1 내지 2:1의 범위인, 방법.
  7. 제6항에 있어서, 상기 하나 이상의 용매들을 제공하는 단계는 고비점 용매를 상기 프로필렌 글리콜 메틸 에테르 아세테이트 및 상기 n-부틸 아세테이트와 함께 블렌딩하는 단계를 추가로 포함하며, 상기 고비점 용매는 비점이 154℃ 내지 274℃의 범위인, 방법.
  8. 제5항에 있어서,
    페닐 실세스퀴옥산을 제공하는 단계;
    상기 페닐 실세스퀴옥산을 용매에 용해시켜 페닐 실세스퀴옥산 용액을 형성하는 단계; 및
    상기 페닐 실세스퀴옥산 용액을 상기 폴리(메틸 실세스퀴옥산) 용액과 블렌딩하여 상기 평탄화 조성물을 형성하는 단계
    를 추가로 포함하는, 방법.
  9. 반도체 디바이스를 위한 평탄화 필름으로서,
    중량 평균 분자량이 500 Da 내지 5,000 Da인 폴리(메틸 실세스퀴옥산) 중합체 사슬들로 형성된 경화된 폴리(메틸 실세스퀴옥산)
    을 포함하는, 평탄화 필름.
  10. 제9항에 있어서, 4차 암모늄 염과 아미노프로필트라이에톡시실란 염 중 적어도 하나의 잔류물을 추가로 포함하는, 평탄화 필름.
KR1020197020559A 2017-01-20 2018-01-15 간극 충전 유전체 재료 Active KR102554660B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762448488P 2017-01-20 2017-01-20
US62/448,488 2017-01-20
US15/691,096 US10544330B2 (en) 2017-01-20 2017-08-30 Gap filling dielectric materials
US15/691,096 2017-08-30
PCT/US2018/013745 WO2018136366A1 (en) 2017-01-20 2018-01-15 Gap filling dielectric materials

Publications (2)

Publication Number Publication Date
KR20190103201A true KR20190103201A (ko) 2019-09-04
KR102554660B1 KR102554660B1 (ko) 2023-07-13

Family

ID=62905749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020559A Active KR102554660B1 (ko) 2017-01-20 2018-01-15 간극 충전 유전체 재료

Country Status (7)

Country Link
US (1) US10544330B2 (ko)
EP (1) EP3571714A4 (ko)
JP (2) JP2020507917A (ko)
KR (1) KR102554660B1 (ko)
CN (1) CN110192272A (ko)
TW (1) TWI756340B (ko)
WO (1) WO2018136366A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109233294B (zh) * 2018-08-28 2020-04-24 淮阴工学院 有机硅介微孔超低介电薄膜及其制备方法
JP2022550283A (ja) * 2019-09-20 2022-12-01 スリーエム イノベイティブ プロパティズ カンパニー 低波面誤差光学フィルタフィルム
MX2022006254A (es) 2019-12-05 2022-06-22 Dow Global Technologies Llc Composiciones de recubrimiento resistentes a la intemperie y duraderas.
US11499014B2 (en) 2019-12-31 2022-11-15 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0447611A2 (en) * 1990-03-15 1991-09-25 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US20010051447A1 (en) * 2000-05-16 2001-12-13 Tatsuya Usami Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
KR20020035594A (ko) * 1999-09-09 2002-05-11 크리스 로저 에이치 집적회로 평탄화 장치 및 방법
US20050089790A1 (en) * 2003-09-02 2005-04-28 Samsung Electronics Co., Ltd. Photoresist composition for a spinless coater and method of forming a photoresist pattern using the same
US20110171447A1 (en) * 2004-08-03 2011-07-14 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US20130209754A1 (en) * 2012-02-09 2013-08-15 Az Electronic Materials Usa Corp. Low dielectric photoimageable compositions and electronic devices made therefrom
JP2015017195A (ja) * 2013-07-11 2015-01-29 日産化学工業株式会社 固体撮像素子用リフロー型高屈折率膜形成組成物

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472488A (en) 1990-09-14 1995-12-05 Hyundai Electronics America Coating solution for forming glassy layers
JPH07135212A (ja) 1993-11-11 1995-05-23 Showa Denko Kk 半導体用絶縁膜または平坦化膜
JP2893243B2 (ja) 1994-11-25 1999-05-17 昭和電工株式会社 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法
JP3417464B2 (ja) * 1998-06-24 2003-06-16 東京応化工業株式会社 平坦化膜形成用塗布液
US6420441B1 (en) 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6815371B2 (en) 2000-06-08 2004-11-09 Honeywell International Inc. Edge bead removal for spin-on materials containing low volatility solvents using carbon dioxide cleaning
US6685983B2 (en) 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US7005390B2 (en) 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
JP3668222B2 (ja) 2002-11-07 2005-07-06 株式会社東芝 半導体装置の製造方法
JP4409515B2 (ja) 2003-04-09 2010-02-03 エルジー・ケム・リミテッド 絶縁膜形成用コーティング組成物、その組成物を使用した低誘電絶縁膜の製造方法、その組成物より製造される半導体素子用低誘電絶縁膜およびその絶縁膜からなる半導体素子
US7622399B2 (en) 2003-09-23 2009-11-24 Silecs Oy Method of forming low-k dielectrics using a rapid curing process
US8101015B2 (en) 2003-10-07 2012-01-24 Honeywell International Inc. Coatings and hard mask compositions for integrated circuit applications methods of production and uses thereof
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
JP4564735B2 (ja) 2003-10-22 2010-10-20 旭硝子株式会社 研磨スラリーおよび半導体集積回路の製造方法
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
KR100621541B1 (ko) 2004-02-06 2006-09-14 삼성전자주식회사 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액
US20050196974A1 (en) 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
KR20060039628A (ko) 2004-11-03 2006-05-09 삼성코닝 주식회사 용매확산이 억제된 저유전 다공성 박막
KR101067596B1 (ko) 2004-12-01 2011-09-27 삼성코닝정밀소재 주식회사 저유전 다공성 박막의 제조방법
WO2006134206A2 (en) 2005-06-13 2006-12-21 Silecs Oy Functionalized silane monomers with bridging hydrocarbon group and siloxane polymers of the same
JP2008033016A (ja) 2006-07-28 2008-02-14 Tokyo Ohka Kogyo Co Ltd 多層レジスト用ポジ型レジスト組成物及びこれを用いたパターン形成方法
CN101517487B (zh) 2006-09-25 2012-08-08 日立化成工业株式会社 放射线敏感性组合物、二氧化硅系覆膜的形成方法、二氧化硅系覆膜、具有二氧化硅系覆膜的装置和部件以及绝缘膜用感光剂
JP5863266B2 (ja) 2011-04-12 2016-02-16 メルクパフォーマンスマテリアルズＩｐ合同会社 シロキサン樹脂含有塗布組成物
JP6007576B2 (ja) * 2012-05-09 2016-10-12 日立化成株式会社 半導体装置の製造方法
JP2014198699A (ja) * 2013-03-29 2014-10-23 山本化成株式会社 アントラキノン系化合物、及び光硬化性樹脂組成物
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
DE102015104439B4 (de) * 2015-03-24 2019-02-21 Bayerische Motoren Werke Aktiengesellschaft Elektrochromes Element mit verbesserter Elektrolytschicht, Verfahren zu dessen Herstellung, Fahrzeugverglasung sowie Fahrzeug
JP2016188940A (ja) * 2015-03-30 2016-11-04 Jnc株式会社 ポジ型感光性組成物

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0447611A2 (en) * 1990-03-15 1991-09-25 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
KR20020035594A (ko) * 1999-09-09 2002-05-11 크리스 로저 에이치 집적회로 평탄화 장치 및 방법
US20010051447A1 (en) * 2000-05-16 2001-12-13 Tatsuya Usami Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
US20050089790A1 (en) * 2003-09-02 2005-04-28 Samsung Electronics Co., Ltd. Photoresist composition for a spinless coater and method of forming a photoresist pattern using the same
US20110171447A1 (en) * 2004-08-03 2011-07-14 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US20130209754A1 (en) * 2012-02-09 2013-08-15 Az Electronic Materials Usa Corp. Low dielectric photoimageable compositions and electronic devices made therefrom
JP2015017195A (ja) * 2013-07-11 2015-01-29 日産化学工業株式会社 固体撮像素子用リフロー型高屈折率膜形成組成物

Also Published As

Publication number Publication date
CN110192272A (zh) 2019-08-30
JP2022068349A (ja) 2022-05-09
JP2020507917A (ja) 2020-03-12
JP7289950B2 (ja) 2023-06-12
EP3571714A4 (en) 2020-11-11
KR102554660B1 (ko) 2023-07-13
EP3571714A1 (en) 2019-11-27
US20180208796A1 (en) 2018-07-26
US10544330B2 (en) 2020-01-28
WO2018136366A1 (en) 2018-07-26
TW201831580A (zh) 2018-09-01
TWI756340B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
JP7289950B2 (ja) 間隙充填誘電材料
US6780499B2 (en) Ordered two-phase dielectric film, and semiconductor device containing the same
Xu et al. Dielectric property and microstructure of a porous polymer material with ultralow dielectric constant
US8541301B2 (en) Reduction of pore fill material dewetting
JP7053139B2 (ja) 重合体、有機膜組成物、およびパターン形成方法
KR100760405B1 (ko) 중합체 분해로부터 획득가능한 저 유전성 나노-다공성 물질
JP6573876B2 (ja) 空隙形成用組成物、その組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
KR20170040271A (ko) 희생막용 조성물, 및 그 제조 방법, 및 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조 방법
US6852648B2 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
WO2005105894A2 (en) SILOXANE EPOXY POLYMERS FOR LOW-κ DIELECTRIC APPLICATIONS
TWI573844B (zh) 塡隙方法
KR102723969B1 (ko) 내균열성 폴리실록산 유전체 평탄화 조성물, 방법 및 필름
KR20190075581A (ko) 유기막 조성물 및 패턴 형성 방법
US7910223B2 (en) Planarization films for advanced microelectronic applications and devices and methods of production thereof
KR102092798B1 (ko) 유기막 제조 방법 및 패턴형성방법
US20160189822A1 (en) Conductive Film and Method for Preparing the Same
JP2006002125A (ja) カルボシラン系ポリマーを含んでなる被膜形成用組成物、および該組成物から得られた被膜
KR20220142945A (ko) 기판 세정용 조성물, 그를 이용하는 기판의 세정 방법 및 그를 이용하는 반도체 장치의 제조 방법
TW202336062A (zh) 厚膜形成組成物及使用其製造固化膜的方法
CN117801313A (zh) 嵌段共聚物共混导向自组装方法及系统
Takei et al. Development of Developer-Soluble Gap Fill Materials for Planarization in Via-First Dual Damascene Process
KR20190081973A (ko) 화합물, 유기막 조성물 및 패턴 형성 방법

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000