KR970053955A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970053955A
KR970053955A KR1019950059275A KR19950059275A KR970053955A KR 970053955 A KR970053955 A KR 970053955A KR 1019950059275 A KR1019950059275 A KR 1019950059275A KR 19950059275 A KR19950059275 A KR 19950059275A KR 970053955 A KR970053955 A KR 970053955A
Authority
KR
South Korea
Prior art keywords
nitride film
pattern
range
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019950059275A
Other languages
English (en)
Inventor
최성길
이주성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950059275A priority Critical patent/KR970053955A/ko
Publication of KR970053955A publication Critical patent/KR970053955A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 SEPOX 공정에서 식각저지층으로 사용되는 질화막의 패턴을 수직적으로 형성시킬 수 있는 형성할 수 있는 반도체 장치의 제조 방법에 관한 것으로, 반도체 기판상에 산화막, 폴리실리콘막, 그리고 질화막을 순차적으로 형성하는 공정과 상기 질화막상에 포토레지스트 패턴을 형성하여 상기 질화막의 패턴이 형성될 영역을 정의하는 공정과 상기 질화막상에 포토레지스트 패턴을 마스크로 사용하여 RF가 약 700-1200W 정도의 범위이고, 유량이 약 500-1000sccom 정도의 범위인 Ar 개스를 이용하여 상기 질화막을 식각하는 공정과 상기 질화막 패턴의 선폭을 조절하는 공정을 포함하고 있다. 이 방법에 의해서, SEPOX 공정에서 식각저지층의 역할을 맡는 질화막 패텬을 수직적인 구조를 갖도록 형성할 수 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명에 따른 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.

Claims (3)

  1. 반도체 기판(10)상에 순차적으로 형성된 산화막(12)과 폴리실리콘 막(14)을 사이에 두고 질화막(16)을 형성하는 공정과 상기 질화막(16)상에 포토레지스트 패턴(18)을 형성하여 상기 질화막 (16)의 패턴이 형성될 영역(20)을 정의하는 공정과 상기 포토레지스트 패턴(18)을 마스크로 사용하여 RF가 약 700-1200W 정도의 범위이고, 개스의 유량이 약 500-1000sccm 정도의 범위인 Ar 개스를 이용하여 상기 질화막(16) 식각하는 공정과 상기 식각공정에서 형성된 상기 질화막 패턴(16a)의 선폭을 조절하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 질화막 패턴(16a)의 선폭은 CF4또는 CHF3개스중 어느 하나의 개스를 사용하여 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 잇어서, 상기 CF4또는 CHF3개스의 유량은 각가 약 50-100, 50-50sccm 범위내인 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950059275A 1995-12-27 1995-12-27 반도체 장치의 제조방법 Withdrawn KR970053955A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059275A KR970053955A (ko) 1995-12-27 1995-12-27 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059275A KR970053955A (ko) 1995-12-27 1995-12-27 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR970053955A true KR970053955A (ko) 1997-07-31

Family

ID=66618859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059275A Withdrawn KR970053955A (ko) 1995-12-27 1995-12-27 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970053955A (ko)

Similar Documents

Publication Publication Date Title
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR970053955A (ko) 반도체 장치의 제조방법
KR970023814A (ko) 반도체 건식에칭방법
KR970018180A (ko) 반도체 소자 제조방법
KR970052383A (ko) 반도체장치의 자기정렬 콘택 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법
KR940016878A (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR970023816A (ko) 멀티 레이어 식각 방법
KR970072134A (ko) 반도체 장치의 실리콘 나이트라이드막 에칭 방법
KR970023812A (ko) 반도체 소자의 산화막 식각 방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR970030387A (ko) 반도체 장치의 콘택 형성방법
KR960030413A (ko) 반도체장치의 트렌치 형성방법
KR970023731A (ko) 반도체 장치의 콘택홀 형성 방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법
KR970077232A (ko) 반도체 장치의 스몰콘택홀 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR970023737A (ko) 반도체장치의 금속배선 형성방법
KR970053021A (ko) 반도체 소자의 형성 방법
KR960019515A (ko) 콘택식각방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000