Opis patentowy opublikowano: 1986 03 15 129519 Int.[CZYTELNIA Urzedu Patentowego Cl* H04B 15/02 H03K 19/00 Twórcy wynalazku: Andrzej Korczewsbi, Antoni Skurzynski Uprawniony z patentu: Instytut Automatyki Systemów Energetycznych Wroclaw (Polska) Uklad do odbioru sygnalów dwustanowych z odleglego zródla PrzednnLotem wynalazku jest uklad do odbioru sygnalów dwustanowych z odleglego zródla, zwla¬ szcza styku elektromechanicznego urzadzen tech^ nologicznych, który dostosowuje sygnal z lacznika zwiernego do ukladów cyfrowych TTL.Znany jest uklad bramki logicznej z opisu pa¬ tentowego' nr 79 "81416, zawierajacy tranzystor, pra¬ cujacy jako wylacznik, filtr, dolaczony do bazy tranzystora oraz wejscia w postaci zespolu rezy¬ storów. Filtr zbudowany jest z rezystorów i kon¬ densatora, którego jedna okladzina jest dolaczona do polaczenia rezystorów a druga do potencjalu zerowego zródla zasilania, ponadto w ukladzie znajduje sie rezystor, wlaczony miedzy baze tran¬ zystora i potencjal zerowy.Uklad ten, przystosowany do odbioru sygnalów logicznych zaklóconych krótkimi' impulsami o nie¬ wielkiej amplitudzie, nie moze byc stosowany do filtracji zaklócen pochodzacych z odbic styków elektromechanicznych, ponadto nie pozwala on na uzyskanie scisle okreslonych czasów opóznien przedniego i tylnego zbocza sygnalu wyjsciowego.Celem wynalazku jest opracowanie ukladu eli¬ minujacego wymienione wady.Uklad wedlug wynalazku ma linie wejsciowa, polaczona z inicjatorem sygnalów i ze zródlem zasilania linii poprzez rezystor, która jest dola¬ czona do wejisaia filtru za posrednictwem diody skierowanej w strone filtru katoda. Anoda tej diody jest polaczona z punktem wspólnym ukladu, 10 15 20 Z utworzonym przez polaczenie rezystora oraz dru¬ giej diody wlaczonej szeregowo z linia wejsciowa i skierowanej katoda w kierunku linii wejsciowej.Wyjscie filtru jest dolaczone do bazy tranzystora, którego kolektor jest polaczony z wejsciem ele¬ mentu logicznego TTL, przy czym na wejsciu tym jest umieszczony uklad progowy Schimftta. iLinia wejsciowa moze byc polaczona ze zródlem zasilania poprzez polaczone szeregowo diode i re¬ zystor, przy czym dioda jest skierowana anoda w strone zródla zasilania. Polaczenie takie umoz¬ liwia ladowanie linii wejsciowej do pelnego na¬ piecia zródla zasilania linii w czasie, gdy inicjator sygnalów jest otwarty, co zwieksza odpornosc ukladu na zaklócenia.Przyklad wykonania wynalazku zostanie blizej objasniony na rysunku, obrazujacym schemat ide¬ owy ukladu.Linia wejsciowa L jest polaczona jednym kon¬ cem z inicjatorem sygnalów, I, a drugim koncem poprzez diode Dl z katoda zwrócona w ,strone linii oraz rezystor Rl ze zródlem zasilania linii Ul. Anoda diody Dl jest polaczona z anoda diody D2, której katode polaczono z wejsciem filtru F.Wyjscie filtru F jest polaczone z baza tranzystora T, zasilanego ze zródla U2 poprzez rezystor R2, zas kolektor tranzystora T jest polaczony z ukla¬ dem progowym Sehtótta, stanowiacym wejscie ele¬ mentu logicznego S. Filtr F zbudowany jest z 129 519129 519 3 dwóch rezystorów R4, R5 polaczonych szeregowo oraz jednego kondensatora C.Dzialanie ukladu jest nastepujace. W Stanie otwarcia inicjatora I do bazy tranzystora T plynie prad ze zródla Ul przez rezystor Rl, diode D2 i rezystory R4, R5, powodujac wlaczenie tranzy stora i powstanie na jego kolektorze oraz na wej¬ sciu elementu logicznego S poziomu logicznego ni¬ skiego.W stanie zwarcia inicjatora I prad ze zródla Ul plynie do maisy przez rezystor Rl, diode Dl i ini¬ cjator I, tranzystor jest wylaczony, na wejsciu bramki S wystepuje poziom logiczny wysoki.Bezposrednio po rozwarciu inicjatora I, ze zródla Ul przez rezystor Rl, diode D2 i rezystor R4 ply¬ nie prad ladujacy kondensator C. Po osiagnieciu napiecia o okreslonej wartosci w kondensatorze do bazy transformatora T zaczyna plynac prad po¬ wodujac wlaczenie tranzystora T. Podczas tego procesu napiecie na kolektorze tranzystora T ma¬ lejac osiagnie wartosc progowa poziomu niskiego, co powoduje wysterowanie elementu logicznego S.Bezposrednio po zwarciu inicjatora I prad ze zródla Ui plynie przez diode Dl, linie L i inicja¬ tor I a wejscie ukladu jest odciete od tego zródla przez diode D2. Kondensator C rozladowuje sie przez rezystory R5, R6 a takze przez zlacze baza- -emiter tranzystora T. Na .skutek spadku napiecia na baizie tranzystora T napiecie na jego kolekto¬ rze rosnie osiagajac wartosc progowa poziomu wy¬ sokiego i wyisterowuje element logiczny S, na wyj¬ sciu którego powstanie sygnal odwrotny niz w stanie rozwarcia styku zwiernego I.Ponadto w ukladzie znajduja sie dodatkowo re¬ zystor R3 i dioda D3 polaczone szeregowo, które umozliwiaja ladowanie pojemnosci linii wejscio¬ wej L do pelnego napiecia zródla Ul w czasie gdy inicjator jest Otwarty, co zwieksza odipornosc na zaklócenia. 15 Dzieki istnieniu na wejsciu ukladu diody Dl mozliwe jest dolaczenie do jednego zródla, sygnalu kilku ukladów odbiorczych wedlug wynalazku, za¬ silanych z róznych zródel napiecia bez obawy o wzajemne oddzialywanie tych ukladów na siebie. n [Uklad dopuszcza ustalanie wielkosci opóznienia tylnego i przedniego zbocza impulsu wyjsciowego poprzez dobieranie, w szerokich granicach, war¬ tosci rezystorów R4 i R5. 10 j /' PLThe patent description was published: 1986 03 15 129519 Int. [READING ROOM of the Patent Office Cl * H04B 15/02 H03K 19/00 Inventors: Andrzej Korczewsbi, Antoni Skurzynski Authorized by the patent: Instytut Automatyki Systemów Energetycznych Wroclaw (Poland) The system for receiving binary signals from distant source The foreground of the invention is a system for receiving binary signals from a distant source, especially electromechanical contact of technological devices, which adjusts the signal from the normally open switch to digital TTL systems. The logic gate system is known from patent description 'No. 79 "81416 consisting of a transistor, working as a switch, a filter, connected to the base of the transistor, and inputs in the form of a set of resistors. The filter consists of resistors and a capacitor, one cladding of which is connected to the connection of the resistors and the other to the zero potential of the power source. moreover, the system includes a resistor, connected between the base of the transistor and the zero potential. This one, adapted to receive logical signals disturbed by short pulses of small amplitude, cannot be used to filter disturbances originating from the reflections of electromechanical contacts, moreover, it does not allow to obtain precisely defined delay times of the leading and trailing edge of the output signal. is to develop a circuit for eliminating the above-mentioned drawbacks. The circuit according to the invention has an input line connected to the signal initiator and to the power source of the line through a resistor, which is connected to the filter input via a diode directed towards the cathode filter. The anode of this diode is connected to the common point of the circuit, formed by the connection of a resistor and a second diode connected in series with the input line and directed cathode towards the input line. The output of the filter is connected to the base of the transistor, the collector of which is connected to the input a logic element TTL, a Schimpt threshold circuit provided on this input. The input line may be connected to a power source via a series-connected diode and a resistor with the diode facing the anode toward the power source. Such a connection makes it possible to load the input line to the full voltage of the power supply line while the signal initiator is open, which increases the resistance of the circuit to interference. An example of the invention implementation will be explained in more detail in the drawing showing the schematic diagram of the circuit. L is connected at one end to the signal initiator, I, and the other end via a diode D1 to the cathode facing the line and a resistor R1 to the line power source U1. The anode of diode D1 is connected to the anode of diode D2, the cathode of which is connected to the input of the filter F. The output of the filter F is connected to the base of the transistor T, powered from the source U2 through the resistor R2, and the collector of transistor T is connected to the Sehtótta threshold input of logic element S. The filter F consists of two resistors R4, R5 connected in series and one capacitor C. The operation of the circuit is as follows. In the opening state of the initiator I, the current from the source UI flows to the base of the transistor T through the resistor R1, diode D2 and resistors R4, R5, causing the switching on of the stor transient and the formation of a low logical level on its collector and on the input of the logical element S. the state of initiator I short-circuit, the current from the source Ul flows to the maisy through the resistor R1, diode DI and initiator I, the transistor is turned off, at the input of the S gate there is a logic high level. Immediately after opening the initiator I, from the source Ul through the resistor R1, the diode D2 and resistor R4 flows current to charge capacitor C. After reaching the voltage of a certain value in the capacitor, the current begins to flow to the base of the transformer T, causing the transistor T to be turned on. During this process, the voltage on the collector of transistor T decreases to reach the threshold value of the low level , which causes the activation of the logic element S. Immediately after the initiator I short-circuited, the current from the source Ui flows through the diode DL, the L lines and the initiator I du is cut off from this source by the diode D2. The capacitor C is discharged through the resistors R5, R6 and also through the base-emitter junction of the transistor T. Due to the voltage drop on the transistor T's base, the voltage on its collector increases, reaching the high-level threshold value and the logical element S is at the output of which the signal is opposite to that of the opening state of the normally open contact I. In addition, the system also includes a resistor R3 and a diode D3 connected in series, which enable charging the input line capacity L to the full voltage of the source Ul while the initiator is Open, which increases the noise immunity. Due to the presence of the diode Dl at the input, it is possible to connect to one source, the signal of several receiver circuits, according to the invention, supplied from different voltage sources without fear of mutual interaction between these systems. [The system allows to determine the amount of the delay of the trailing and leading edges of the output pulse by selecting, within wide limits, the values of the resistors R4 and R5. 10 j / 'PL