входами номера контролируемого синхро- ходом контролируемого си11хроимпульимпульса блока, а выход вл етс вы-са блока.
1134940
Изобретение относитс к вычислительной технике, предназначено дл диагностики системы синхронизации и может быть использовано в системах диагностики ЭВМ, многомашинных комплексов и многопроцессорных вычислительных систем. Известно устройство обнаружени . ошибок системы синхронизации, которое осуществл ет контроль работы узла синхронизации. Устройство содержит схему фиксации, котора вьщает один набор выходных сигналов в тех случа х, когда узел синхронизации вырабатывает все синхроимпульсы, и другой набор, когда один или несколь ко синхросигналов не вырабатываютс . Таким образом, данное устройство обеспечивает контроль наличи синхро сигналов PJ . , Однако в данном устройстве контролируетс лишь наличие синхросигналов без проверки правильности временных сдвигов между ними; устройств не обеспечивает контроль и диагности ку распределенных в пространстве мно гоблочных систем синхронизации, характерных дл больших ЭВМ, многомашинньк комплексов и многопроцессор ных систем, Наиболее близким техническим реше . нием к предложенному вл етс устрой ство дп синхронизации блоков вычислительной системы, состо щее из р да пространственно разобщенных блоко обработки данных, каждый из которых содержит блок синхронизации. Все бло ки синхронизации генерируют одинаковую временную диаграмму синхросигналов и св заны между собой посредство общих магистральных линий св зи. В рабочем режиме один из блоков синхро низации вл етс вещудам , а все остальные - заблокированы. При этом работа всех блоков обработки данных синхронизируетс синхросигналами ведущего блока синхронизации.При выходе из стро ведущего блока синхронизации обеспечиваетс его автоматическое отключение от линий распределени синхросигналов и одновременно включение одного из оставшихс блоков, который становитс ведущим 2j . Недостатки устройства заключаютс в том, что отключение блока синхронизации производитс лишь по признаку отсутстви синхросигналов, а нарушение временных сдвигов между синхросигналами не обнаруживаетс ; неисправность не локализуетс до уровн конкретных выходов вышедшего из стро блока; кроме того, поиск неисправности требует проведени большого объема работ по контролю и измерению временных параметров синхросигналов с использованием измерительньк приборов. Цель изобретени - повьщ1ение точ ности локализации неисправности блоков синхронизации. Поставленна цель достигаетс тем, что в. устройство дл контрол блоков синхронизации, содержащее п блоков синхронизации, каждый из которых содержит формирователь синхроимпульсов, вход которого вл етс входом сигнала опорной частоты, а выходы вл ютс вькодами синхроимпульсов устройства , введены первый, второй, третий, и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик, дешифратор, (i элементов И, П триггеров , элемент ИЛИ-НЕ,элемент задержки , причем первые входы первого и второго элементов И вл ютс входом стробирующего сигнала, второй вход первого элемента И соединен с входом Запускающего сигнала, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И и счетным входом счетчика, сбросовый вход которого соединен с выходом третьего злемента ИЛИ, а выходы соединены с входами номера контролируемого синхроим пульса каждого из И блоков синхрони зации и с входами дешифратора, выхо ды которого вл ютс выходами индикации номера контролируемого синхроимпульса , выходы номера контролируемого синхроимпульса каждого из и блоков синхронизации соединены с пер выми входами П элементов И, вторые входы которых соединены с выходом элемента задержки, а выходы п элемен и соединены с соответствующими тов f триггеров, установочными входами сбросовые входы которых соединены с выходом второго элемента ИЛИ, а выходы h триггеров соединены с входами элемента ИЛИ-НЕ, третьего элемента И, и вл ютс выходами индикации контролируемьк синхроимпульсов, выход элемента ИЛИ-НЕ соединен с вхо дом элемента задержки, выход третьего элемента И соединен со вторым входом второго, первым входом четвер того элементов И и вл етс выходом сигнала исправности блоков синхронизации , второй вход четвертого элемента И соединен с выходом старшего разр да дешифратора, а вькод соединен с первым входом третьего элемента ИЛИ, вторые входь второго и третьего элементов ИЛИ вл ютс входом начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор, инфор мационные входы которого соединены ,с выходами формировател синхроимпул сов, адресные входы вл ютс входами номера контролируемого синхроимпульса блока, а выход вл етс выходом контролируемого синхроимпульса блока На чертеже приведена функци йа ьна схема устройства. Устройство содержит первый t и вт рой 2 элементы И, первый элемент 3 ИЛИ, счетчик 4, блоки 5 синхройизации , формирователи 6 синхроимпульсов коммутаторы 7,элементы И 8, триггеры 9, второй элемент 10 ИЛИ, элемент П ШШ-НЕ, элемент 12 задержки, третий элемент 13 И, третий элемент 14 ШШ, дешифратор 15, четвертый элемент 16 И, вход 17 начальной установки , входы 18 сигнала опорной ча тоты, выход 19 сигнала исправности блдков синхронизац(Ш, выходы 20 синхроймпульсов , вх.рд 21 запускающего сигнала, вход 22 стробирующего сигна ла, выходы 23 индикации номера конт404 ролируемого синхроимпульса, выходы 24 индикации контролируемых синхроимпульсов . Устройство охватывает пространственно разобщенные блоки синхронизации содержащие формирова- тели синхроимпульсов 6, f-,..., 6 соответственно, которые функционируют синхронно по отношению друг к другу за счет наличи входной опорной частоты. При этом они формируют одинаковое количество серий синхросигналов с идентичными временными сдвигами, которые используютс дл синхронизации работы соответствующих логических блоков вычислительной системы. Одновременно эти сигналы поступают и на информационные входы коммутаторов 7, 72,...,7, соответственно. Управл юща часть устройства сое- тавлена элементами И 1,2, 16, элементами ИЛИ , 14, счетчиком 4 котооач осуществл ет подачу кодовых комбинаций на адресные входы коммутаторов 7 и обеспечивает.последовательную вьйорку одноименных серий синхросигналов и их подачу на входы схемы контрол и динамического сравнени . Элементы И 8, ,8,... ,8 с RS-триг герами 94,9-,. . .,9 и с элементами 10-13 составл ют схему контрол и динамического сравнени поступающих сигналов, котора осуществл ет контроль наличи и взаимного соответстви временных сдвигов всех синхросигналов , снимаемых с выходов коммутаторов 7 , 7, ...,7„. Устройство работает следукнщм образом . В исходном состо нии сигналом общего сброса, подаваемым на вход 17 через элементы ИЛИ 10, 14, счетчик 4 и триггеры 9,9,...,9 сбрасываютс в нулевое состо ние. При этом счетчик 4 на своих выходах выдает нулевой код, выход элемента ИЛИНЕ 11 выдает уровень логической 1. который через элемент задержки 12 поан на :вторые входы элементов И Si , Выход элемента И 13 вьщает уроень логического О. Сигнал запуска режима диагностики оступает на вход 21, разреша при том прохождение через элемент И 1 ервого стробирующего импульса, поаваемого на вход 22 устройства. Чеез элемент ИЛИ 3 этот импульс поступает на счетный вход двоичного счетчика 4, который на своих выходах вьдает код, соответствующий результату счета. Эта выходна кодова комбинаци подаетс на входы дешифратора 15, а также на адресные входы всех . коммутаторов 7, , 7 , ..., 7, обеспечива выдачу на выходы этих коммутаторов первого синхросигнала всех блоков синхронизации соответственно. Стробирующкй сигнал на входе 22 выбирает с таким, чтобы переключение коммутаторов происходило во врем паузы синхросигнала. Выбранные таким образом одноименньш синхросигналы (в данном случае первые) всех блоков синхронизации 5. ,5л,...,ЗУ поступают на первые входы элементов И 8,82,...,8 соответственно , на втором входе которых поддерживаетс уровень логической 1. Таким образом, синхросигналы че рез элементы 8,, 8,...,8 параллель но Поступают на установочные входы (5-триггеров 9. ,9-,...,9. Если все синхросигналы поступили одновременно (синфазно), то все триггеры 9 ,9, .,.,9р одновременно и независимо друг от друга по передним фронтам этих импульсов установ тс в состо ние логической 1. На всех вьпсодах 24 устройства и на выходе 19 в этом случае будут вьщаны логические 1, индицирующие исправность блоков синхронизации. На выходе элемента ИЛИ-НЕ 11 установитс логический О, который через врем , определ емое задержкой элемента задержки 12, поступит на вторые входы элементов И 8,82,..., 8 и, тем самым заблокирует дальнейшее прохождение сигналов, а на выход элемента И 13 уровень логического О изменитс на уровень логической 1, который поступит на второй вход элемента И 2 и обеспечит разрешение дп прохождени второго стробирующе го импульса.. Если какой-либо из контролируемы синхросигналов отсутствует и не поступит на вход соответствующего эле мента И 8, то соответствующий I{S триггер сохранит свое исходное нуле вое состо ние. Тогда на выходе 19, индицирующем наличие ошибки и соответствующем выходе 24, сохранитс у вень логического О, ивдицирующий номер неисправного блока синхрониза ции, в то врем как состо ние выходов 23 указывает пор дковый номер синхросигнала . При этом на входах элемента И 13 условие совпадени не будет удов;|етворено, его выход сохранит нулевое состо ние, элемент И 2 по второму входу будет заблокирован и очередной стробирующий импульс не пройдет. Выходы 23 и 24 будут сохран ть свои состо ни , индициру место отсутстви синхросигнала до устранени неисправности. При отсутствии синхросигналов нескольких блоков синхронизации на нескольких соответствукмцих выходах 24 сохран тс уровни логического О, указывающие номера неисправных блоков. В том случае, если все блоки, синхронизации вьфабатывают контролируемый синхросигнал и у одного или нескольких из них в недопустимых пределах изменились сдвиги (нарушилась их синфазность), то устройство будет работать следующим обра- . ;зом. Все сформированные синхросигналы поступ т на первые входы соответствующих элементов И 8,, 8л,... ,8. Однако тот из импульсов, который поступит раньше остальных, соответственно раньше установит RS-триггер соответствующего канала, что будет достаточно дл по влет на выходе элемента ИЛИ-НЕ 11 уровн логического О. Через врем , определ емое элементом задержки 12, этот потенциал поступит на вторые входы элементов 8(| ,8, .. ,,8„ и заблокирует дальнейшее прохождение импульсов на установку R5 -триггеров. Если врем задержки элемента задержки 12 выбрать равньм допустимому интервалу расхождени сдвигов между контролируемыми синхросигналами, то те синхросигналы, которые наход тс в этом диапазоне, успеют установить в единичное состо ние R5 -триггеры соответствующих каналов. Те же импульсы , которые задержаны на врем , превьш1ающее установленный диапазон, поступ т на входы соответствующих элементов из группы 8,8,...,8 после поступлени по цепи обратной св зи блокирующего потенциала, и соответствующий RS-триггер сохранит свое исходное нулевое состо ние. Благодар этому на тех выходах 24, которые соответствуют блоку, откуда поступают импульсы со сдвигами, превышающими 711349 допустимые значени , сохран тс потенциалы уровн логического О, При этом аналогично случаю отсутстви сигнала устройство на своих выходах 24 и 23 сохран ет кодовые комбинации, j указывающие место неисправности до ее устранени . При отсутствии ошибки после проверки первого синхросигнала работа устройства продолжаетс следующим образом. Благодар разрешающему потеницалу на входе элемента И 2 очередйой стробирующий и lпyльc через элемент ИЛИ 3 поступает на счетный вход счетчика 4, одновременно сбрасы ва триггера 9| ,9,29, через элемент ИЛИ 10 и привод в исходное сос то ние схему контрол и динамического сравнени синхросигнала. Счетчик выдает код, соответствующий второму синхросигналу, что индицируетс на выходах дешифратора 15, а на выходы коммутаторов 7 , 7 , ..., 7 вьщаютс импульсы очередной серии. Схема конт рол и динамического сравнени на элементах 84,82,...,8, 9,,92,...9„ осуществл ет контроль поступивших сигналов по полученному результату ипи останавливает работу схемы, индициру на вькодах 24 и 23 место неисправности , или выдает разрешение на прохождение следующего стробирующ го импульса. Таким образом, осуществл ютс последовательна выборка, контрсзль и динамическое сравнение всех серий синхросигналов. При проверке последней серии синхросигналов на соответ10 08 ствующем выходе 23 устанавливаетс уровень логической 1, который поступает и на первый вход элемента И 16. После окончани контрол и сравнени сигналов последней серии при отсутствии ошибки на выходе элемента 13 по вл етс уровень логической 1, который подаетс на второй вход элемента И 16. На выходе 16 устанавливаетс уровень логической 1, который через -элемент ИЛИ 14 постзтает на вход сброса счетчика 4 и возвращает его в исходное нулевое состо ние. На этом цикл работы устройства диагностики блоков синхронизации вычислительной системы заканчиваетс . Таким образом, предлагаемое устройство обеспечивает автоматическую диагностику пространственно разобщенных , блоков синхронизации вычислительной системы, локализу неисправность до уровн конкретного выхода неисправного блока синхронизации. При этом подверга|отс контролю как налш1ие провер емых сигналов, так и их временные сдвиги. Благодар использованию предлагаемого устройства значительно сокращаетс объем и стоимость работ при наладке и эксплуатации больших ЭВМ, вычислительных систем и комплексов, а также обеспечиваетс возможность диагностики систем синхронизации в системах с затрудненным ипи практически отсутствующим доступам к блокам синхронизации (в частности в ЭВМ четвертого поколени на основе БИС).
21 О