SU1300546A1 - Устройство дл индикации - Google Patents

Устройство дл индикации Download PDF

Info

Publication number
SU1300546A1
SU1300546A1 SU853974803A SU3974803A SU1300546A1 SU 1300546 A1 SU1300546 A1 SU 1300546A1 SU 853974803 A SU853974803 A SU 853974803A SU 3974803 A SU3974803 A SU 3974803A SU 1300546 A1 SU1300546 A1 SU 1300546A1
Authority
SU
USSR - Soviet Union
Prior art keywords
binary
counter
input
output
inputs
Prior art date
Application number
SU853974803A
Other languages
English (en)
Inventor
Константин Михайлович Ценных
Original Assignee
Опытное конструкторско-технологическое бюро "Феррит" при Воронежском политехническом институте
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Опытное конструкторско-технологическое бюро "Феррит" при Воронежском политехническом институте filed Critical Опытное конструкторско-технологическое бюро "Феррит" при Воронежском политехническом институте
Priority to SU853974803A priority Critical patent/SU1300546A1/ru
Application granted granted Critical
Publication of SU1300546A1 publication Critical patent/SU1300546A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах дл  визуального представлени  информации . Цель изобретени  - упрощение устройства. Поставленна  цель достигаетс  тем, что устройство дл  индикации , содержащее генератор импульсов 1, первичный двоичный счетчик 2, двоично-дес тичный счетчик 3, регистр 4, дешифратор 5, индикаторы 6, распределитель импульсов 7, введены второй двоичный счетчик 8, коммутатор 9, формирователь импульсов 10, элемент задержки 11 и I К-триггер (Л

Description

12. Работа устройства основана на делении двоичного числа на 10 с фиксированием остатка после каждого делени  в двоично-дес тичном счетчике И индикацией остатка. В первый двоич- ный счетчик с входа устройства заноситс  код двоичного числа и на его счетный вход начинает поступать тактова  частота с генератора импульсов . Второй двоичный счетчик работает в этот период на сложение и просчитывает импульсы с выхода перено- . са двоично-дес тичного счетчика, В момент обнулени  первого двоичного счетчика во втором двоичном счетчике фиксируетс  цела  часть от делени  исходного числа на 10, а в двоично- дес тичном счетчике - остаток от делени  . Сигналом с формировател  импульсов триггер измен ет свое состо ние , при этом переключаетс  коммутатор , и измен етс  направление счета первого и второго двоичных счетчиков . Цикл преобразовани  исходного
1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах дл  визуального представлени  в дес тичном коде информации, пред сплавленной на входе устройства двоичным кодом.
Цель изобретени  - упрощение устройства .
На фиг. 1 представлена структурна  схема устройства дл  индикации; на фиг. 2 - временные диаграммы работы устройства.
Устройство содержит генератор импульсов 1, первый двоичный счетчик 2, двоично-дес тичный счетчик 3, выходы которого соединены с информагщ- онными входами регистра А , выходы регистра 4, соединены с входами дешифратора 5, выходы которого соединены с информационными входами индикаторов 6, управл ющие входы которых соединены с выходами распределител  импульсов 7, второй двоичный счетчик 8, коммутатор 9, формирователь импульсов 10, элемент задержки 11 и IK-триггер 12, информационные входы устройства 13.
двоичного числа и его индикации в дес тичном коде оканчиваетс  к моменту обнулени  обоих двоичных счетчиков. Сигнал с выхода старшего разр да распределител  импульсов поступает н , вход разрешени  первого двоичного счетчика, при этом код исходного двоичного числа заноситс  в первый двоичньгй счетчик и цикл повтор етс . Введение в устройство второго двоичного счетчика, коммутатора, формировател  импульсов, элемента задержки и триггера с их новыми св з ми позволило сократить аппаратурные затраты путем исключени  схем сравнени , группы элементов И, элемента ИЛИ и группы дес тичных счетчиков. Затраты на указанные узлы возрастают пропорционально количеству отображаемых разр дов числа. Устройство обеспечивает индикацию в дес тичной системе исчислени  информации, представленной двоичным кодом. 2 ил.
Работа устройства основана на многократном делении исходного двоичного числа на 10 с фиксированием остатка после каждого делени  в дво- ично-дес тичном счетчике 3 и индикацией остатка. Цела  часть результата после каждого делени  хранитс  в одном из двоичных счетчиков 2,8.
Рассмотрим работу устройства на примере вывода на индикаторы 6 информации , представленной-на входе устройства разр дной двоичной комбинацией .
Пусть на вход устройства посту
пает число
25
N (111 001001 )2 (457),
В момент времени t на входе разрешени  установки первого двоичного 20 счетчика 2 присутствует уровень логической 1, поступающей с распределител  импульсов 7 (фиг. 2а), В счетчик 2 занесен код входного двоичного числа. 1К-триггер 12 установлен в единичном состо нии (фиг. 2д), тем самым счетчик 2 подготовлен к работе на вычитание, второй двоичный счетчик 8 - на сложение, а счетные входы этих счетчиков подключены коммутатором 9 соответственно к выходу генератора 1 и выходу переноса двоично-дес тичного счетчика 3, На выходах переноса двоичных счетчиков 2, 8 - уровень логического О (фиг. 2е,ж). Генератор 1 блокирован сигналом со второго выхода фор-jQ входы индикаторов 6, возбуждатьс  мировател  импульсов 10 (фиг. 2в,г).
при этом будет один из них, на управл ющий вход которого в данный м мент времени с распределител  импу сов 7 поступает сигнал. Регистр 4 J5 ключает отображение выходной инфор ции двоично-Дес тичного счетчика 3 при счете импульсов.
В момент времени t, на первом выходе формировател  10 по вл етс  короткий импульс (фиг. 26), который переписывает содержимое двоично-дес тичного счетчика 3 в регистр 4 и через элемент задержки 11 обнул ет счетчик 3 и переводит распределитель импульсов в исходное (нулевое) состо ние . 1К-триггер 12 не мен ет своего состо ни , так как на его IK- входах в этот момент комбинаци  00.
После этого формирователь 10 снимает сигнал запрета с генератора 1 (фиг. 2в; t), входна  частота которого начинает поступать на счетньй вход двоично-дес тичного счетчика 3 и через коммутатор 9 - на счетный вход счетчика 2, работающего на вычитание (фиг. 2г; и «.
35
).30
Счетчик 8, работающий в рассматриваемый интервал времени на сложение , просчитывает число импульсов переноса двоично-дес тичного счетчика 3.
В момент времени t с генератора 1 поступает 457-ой счетный импульс, счетчик 2 обнул етс , на его выходе переноса по вл етс  уровень логической 1 . (фиг. 2е), передним фрон- д том которого запускаетс  формирователь 10, блокирующий генератор 1 (фиг. 2в, г). При этом в двоично-дес тичном счетчике зафиксировано число (7)щ (остаток от первого делени ), 5 а в счетчике 8 - число (45),g (цела  часть). На 1К-входах триггера 12 устанавливаетс  код 01.
В момент времени t на первом вы20 сируетс  число (4),, а в двоично- дес тичном счетчике 3 - число (5). , которое в момент времени t перепи- сываетс  в регистр 4 и поступает на индикаторы 6. В момент t счетчики 2, 8 обнулены, а в двоично-дес тичном счетчике 3 находитс  число (4) , которое затем выводитс  на индикаторы 6 (фиг. 2, tg). На этом заканчиваетс  однократное преобразование исходного двоичного числа N (111001001)2 дл  визуального его представлени  в дес тичном коде. Однако, если устройство предназначено дл  преобразовани  и индикации числа большей разр дности, цикл работы продолжаетс . На фиг. 2 представлен случай, когда устройство дл  индикации позвол ет отображать 5- разр дное дес тичное число.
С приходом очередного короткого импульса с первого выхода формировател  10 (фиг. 2б; tg) на выходе переноса счетчика В сразу по вл етс  уровень логической I, передним фронтом которого вновь запускаетс  формирователь 10, аналогично и в момент времени t . Таким образом, после того как оба счетчика 2, 8 обнуходе формировател  10 по вл етс  ко- Q лены, генератор остаетс  блокированроткий импульс (фиг, 26), В регистр 4 из двоично-дес тичного счетчика 3 переписываетс  число (7),, после этого счетчик 3 обнул етс , а распределитель 7 переходит в очередное состо ние . Триггер 12 устанавливаетс  в нулевое состо ние (г. 2д), тем самым счетчик 2 подготавливаетс  к работе на сложение, счетчик 8 - на
нь:м до конца цикла работы устройства (фиг. 2г; ,Q). При по влении в старшем разр де распределител  импульсов 7 логической 1 (фиг. 2а; ta) в счетчик 2 заноситс  с выходной шины 13 код двоичного числа N, выход переноса счетчика 2 устанавливаетс  при этом в нулевое состо ние (фиг. 2е; tj). На этом заканчиваетс 
вычитание, а их счетные входы подключаютс  коммутатором 9 соответственно к выходу переноса двоично-дес тичного счетчика 3 и выходу генератора 1 .
Информаци  с регистра 4 преобразуетс  в семисегментный код индикатора дешифратором 5, согласуетс  по уровню и подаетс  на информационные
входы индикаторов 6, возбуждатьс 
при этом будет один из них, на управл ющий вход которого в данный момент времени с распределител  импульсов 7 поступает сигнал. Регистр 4 ис- ключает отображение выходной информации двоично-Дес тичного счетчика 3 при счете импульсов.
В момент времени tj. (фиг. 2) счетчик 8 обнул етс , в счетчике 2 фик
сируетс  число (4),, а в двоично- дес тичном счетчике 3 - число (5). , которое в момент времени t перепи- сываетс  в регистр 4 и поступает на индикаторы 6. В момент t счетчики 2, 8 обнулены, а в двоично-дес тичном счетчике 3 находитс  число (4) , которое затем выводитс  на индикаторы 6 (фиг. 2, tg). На этом заканчиваетс  однократное преобразование исходного двоичного числа N (111001001)2 дл  визуального его представлени  в дес тичном коде. Однако, если устройство предназначено дл  преобразовани  и индикации числа большей разр дности, цикл работы продолжаетс . На фиг. 2 представлен случай, когда устройство дл  индикации позвол ет отображать 5- разр дное дес тичное число.
С приходом очередного короткого импульса с первого выхода формировател  10 (фиг. 2б; tg) на выходе переноса счетчика В сразу по вл етс  уровень логической I, передним фронтом которого вновь запускаетс  формирователь 10, аналогично и в момент времени t . Таким образом, после того как оба счетчика 2, 8 обнунь:м до конца цикла работы устройства (фиг. 2г; ,Q). При по влении в старшем разр де распределител  импульсов 7 логической 1 (фиг. 2а; ta) в счетчик 2 заноситс  с выходной шины 13 код двоичного числа N, выход переноса счетчика 2 устанавливаетс  при этом в нулевое состо ние (фиг. 2е; tj). На этом заканчиваетс 
5 1300546
дин цикл преобразовани  и индикаии числа. В момент времени t,g расределитель 7 переходит в исходное нулевое) состо ние. Формирователь
ре с го да ко де ю ще ро фо де ро хо дв 15 ры пе сч би эл со де до ро со со ны чи ко ко дв уп с дв хо
10 после момента t разблокирует генератор 1 и начинаетс  новый цикл преобразовани  и индикации.
Дл  устойчивой работы устройства временна  задержка (фиг. 26, в; t,-tj) окончани  импульса блокировки со второго выхода формировател  10 относительно фронта импульса на его .первом выходе должна быть больше, чем врем  переключени  триггера 12 и счетчиков 2, 8.
Дл  равномерного свечени  индикаторов 6 длительность импульсов блокировки генератора 1 должна быть много больше, чем tj-t (фиг. 2),
Элемент задержки 11 обеспечивает обнуление двоично-Дес тичного счетчика 3 после перезаписи информации регистр 4 и формировани  короткого импульса переноса в момент t (фиг, 2е), длительность которого достаточна дл  запуска формировател  10.
Положительный эффект от введени  в известное устройство второго двоичного счетчика, коммутатора, формировател  импульсов, элемента задержки и 1К-триггера и новых св зей заключаетс  в снижении аппаратурных затрат дл  реализации устройства дл
индикации при сохранении функциональ- 35 рого соединен с входом направлени 
ных возможностей известного устройства .

Claims (1)

  1. Формула изобретени 
    Устройство дл  индикации, содержащее генератор импульсов, первый двоичный счетчик, двоично-дес тичный счетчик, разр дные выхода которого
    соединены с информационными входами 45 ными входами устройства.
    0
    регистра, выходы которого соединены с входами дешифратора, выходы которого соединены с информационными входами индикаторов, управл ющие входы которых соединены с выходами распределител  импульсов, отличающеес  тем, что, с целью упрощени  устройства, оно содержит второй двоичный счетчик, коммутатор, формирователь импульсов, элемент задержки и 1К-триггер, IK-ВХОДЫ которого соединены соответственно с выходами переноса второго и первого двоичных счетчиков и с первым и вто- 5 рым входами формировател  импульсов, первый выход которого соединен с счетным входом 1К-триггера, со стро- бирующим входом регистра и входом элемента задержки, выход которого соединен с входом сброса двоично- дес тичного счетчика и с счетным входом распределител  импульсов, второй выход формировател  импульсов соединен с входом генератора импульсов , выход которого соединен с счетным входом двоично-дес тичного счетчика и с первым управл ющим входом коммутатора, второй управл ющий вход которого соединен с выходом переноса двоично-дес тичного счетчика, третий управл ющий вход коммутатора соединён с входом направлени  счета первого двоичного счетчика и с инверсным выходом 1К-триггера, пр мой выход кото0
    5
    0
    счета второго двоичного счетчика, первьй и второй выходы коммутатора соединены соответственно с счетными входами первого и второго двоичных 40 счетчиков, выход старшего разр да распределител  импульсов соединен с входом разрешени  установки первого двоичного счетчика, установочные входы которого  вл ютс  информационIs
    Редактор Н, Горват
    Составитель А. Мещер ков
    Техред А.КравчукКорректор С, Черни
    Заказ 1155/51Тираж 434Подписное
    ВНИИПИ Государ,ственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU853974803A 1985-11-10 1985-11-10 Устройство дл индикации SU1300546A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853974803A SU1300546A1 (ru) 1985-11-10 1985-11-10 Устройство дл индикации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853974803A SU1300546A1 (ru) 1985-11-10 1985-11-10 Устройство дл индикации

Publications (1)

Publication Number Publication Date
SU1300546A1 true SU1300546A1 (ru) 1987-03-30

Family

ID=21204635

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853974803A SU1300546A1 (ru) 1985-11-10 1985-11-10 Устройство дл индикации

Country Status (1)

Country Link
SU (1) SU1300546A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Интегральные схемы. Справочник. Под ред. Б. В. Тарабрина. М.: Радио и св зь, 1984, с. 528, ил. Яблонский Ф, М;, Троицкий Ю. В. Средства отображени информации. М.: Высша школа, 1985, с. 200, ил. Авторское свидетельство СССР № 811316, кл. G 09 G 3/00, 1979. *

Similar Documents

Publication Publication Date Title
US3609326A (en) Counting apparatus and method using separate counters for reference and unknown signal
SU1300546A1 (ru) Устройство дл индикации
SU811316A1 (ru) Устройство дл индикации
SU1365044A1 (ru) Устройство дл измерени мгновенного хода часов
SU1290413A1 (ru) Устройство дл индикации количества магнитной ленты
SU1277413A2 (ru) Устройство дл коррекции шкалы времени
SU1431069A1 (ru) Делитель частоты следовани импульсов
SU734755A1 (ru) Устройство дл индикации
SU463235A1 (ru) Реверсивный счетчик импульсов
SU1251152A1 (ru) Система дл передачи хронометрической информации
SU1015306A1 (ru) Цифровой измеритель относительной разности скоростей
SU1392396A1 (ru) Цифровой термометр
SU1221733A1 (ru) Селектор импульсов по длительности
SU1461230A1 (ru) Устройство дл контрол параметров объекта
GB1244515A (en) Improvements in and relating to display apparatus
SU1307438A1 (ru) Устройство дл измерени экстремумов временных интервалов
SU1211801A1 (ru) Устройство дл индикации
SU1296949A1 (ru) Датчик угловой скорости
SU1524027A1 (ru) Цифровой регул тор частоты
SU1522187A1 (ru) Генератор цифровых сигналов
SU884138A1 (ru) Коммутатор
SU1383363A1 (ru) Сигнатурный анализатор
SU1368853A1 (ru) Устройство дл измерени интервалов времени
SU1251332A1 (ru) Преобразователь угла поворота вала в код
SU1659997A1 (ru) Устройство дл сравнени чисел