SU401997A1 - Адресное устройство цифровой вычислительной - Google Patents
Адресное устройство цифровой вычислительнойInfo
- Publication number
- SU401997A1 SU401997A1 SU1662724A SU1662724A SU401997A1 SU 401997 A1 SU401997 A1 SU 401997A1 SU 1662724 A SU1662724 A SU 1662724A SU 1662724 A SU1662724 A SU 1662724A SU 401997 A1 SU401997 A1 SU 401997A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- inputs
- output
- outputs
- blocks
- Prior art date
Links
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к цифровым вычислительным машинам (ЦВМ).
Известно адресное устройство цифровой вычислительной машины, содержащее регистр операндов, вход которого подключен к выходу схемы «ИЛИ, входы которой соединены с выходами п накопительных блоков ЦВА1, регистр номеров блоков и регистр кода, входы которых подсоединены к выходу схемы «ИЛИ, а выходы - к блоку обращени , выход которого подключен к первым входам п схем «И.
Основным недостатком известного устройства вл етс наличие одного адресного тракта дл обращени как за командной, так и за числовой информацией, что уменьшает быстродействие ЦВМ.
В предложенном адресном устройстве быстродействие повышено благодар тому, что в устройство введен счетчик, вход которого подключен к выходу схемы «ИЛИ, счетный выход - к счетным разр дам регистра номеров блоков, выход - ко вторым входам схем «И и п дополнительных схем «И. Одни входы дополнительных схем «И подключены к выходу блока обращени , другие - к выходам регистра операндов. Выходы схем «И, относ щихс к соответствующему накопительному блоку, подсоединены к входам дополнительно введенных п схем «ИЛИ, выходы которых подключены к входам соответствующих накопительных блоков.
На чертеже изображена блок-схема предложенного устройства.
Устройство содержит регистр операндов 1, регистр кода 2, регистр номеров блоков, условно разделенный на регистр 3 номеров блоков программ и регистр 4 номеров блоков чисел, счетчик 5, счетный вход которого подсоединен к счетным разр дам регистра 3, блок обращени 6, входы которого подключены к регистрам 2, 3 и 4, а выход - к первым входам п основных схем «И 7 и п дополнительных схем «И 8, вторые входы которых
подсоединены соответственно к выходу счетчика 5 и выходу регистра операндов 1.
Входы регистров 1-4 и счетчика 5 подключены к выходу схемы «ИЛИ 9, входы которой соединены с выходами п накопительных блоков 10. Выходы схем «И 7 и 8, относ щихс к соответствующему накопительному блоку 10, подсоединены ко входам дополнительно введенных п схем «ИЛИ 11, выходы которых подключены ко входам блоков 10.
Адресное устройство работает следующим образом.
Информаци о накопительных блоках чисел и команд 10, с которыми предстоит работа, предварительно записываетс в этих
блоках. Во врем операции переключени информаци переписываетс в регистры 4 и 3; в счетчик 5 записываетс начальный после переключени адрес программы, который кодируетс в командном слове, а в регистр кода 2 поступает код операции переключени .
В течение следующей операции происходит обращение по первому адресу, записанному в счетчике 5 в предыдущей операции, при этом в блоке обращени 6 по выходным сигналам с регистров 3, 4 и 2 формируютс сигналы обращени к соответствующим накопительным блокам 10. Эта и последующие команды выполн ютс обычным образом, т. е. адресна часть командного слова переписываетс в регистр операндов 1, а кодова - в регистр кода 2; обращение за числовой информацией происходит в соответствующий накопительный блок чисел 10 по регистру 1. Информаци о рабочих накопительных блоках сохран етс в регистрах 3 и 4 до следующего переключени . Переключать накопительные блоки чисел и программ 10 можно как одновременно , так и порознь.
При переходе программы из последней чейки (i-1)-го блока в нулевую чейку i-ro блока блоки программы переключаютс автоматически , по счетной Логике, единой дл счетчика 5 и регистра 3.
Предмет изобретени
Адресное устройство цифровой вычислительной мащины, содержащее регистр операндов , вход которого подключен к выходу схемы «ИЛИ, входы которой соединены с выходами п накопительных блоков цифровой вычислительной мащины, регистр номеров блоков и регистр кода, входы которых подсоединены к выходу схемы «ИЛИ, а выходы - к блоку обращени , выход которого подключен к первым входам п схем «И, отличающеес
тем, что, с целью повыщени быстродействи , оно содержит счетчик, вход которого подключен к выходу схемы «ИЛИ, счетный выход- к счетным разр дам регистра номеров блоков, выход - ко вторым входам схем «И, п дополнительных схем «И, одни входы которых подключены к выходу блока обращени , другие - к выходам регистра операндов, а выходы схем «И, относ щихс к соответствующему накопительному блоку, подсоединены ко
входам дополнительно введенных схем «ИЛИ, выходы которых подключены ко входам соответствующих накопительных блоков.
1 1 1
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1662724A SU401997A1 (ru) | 1971-05-31 | 1971-05-31 | Адресное устройство цифровой вычислительной |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1662724A SU401997A1 (ru) | 1971-05-31 | 1971-05-31 | Адресное устройство цифровой вычислительной |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU401997A1 true SU401997A1 (ru) | 1973-10-12 |
Family
ID=20477080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1662724A SU401997A1 (ru) | 1971-05-31 | 1971-05-31 | Адресное устройство цифровой вычислительной |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU401997A1 (ru) |
-
1971
- 1971-05-31 SU SU1662724A patent/SU401997A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3859636A (en) | Microprogram controlled data processor for executing microprogram instructions from microprogram memory or main memory | |
| US3161763A (en) | Electronic digital computer with word field selection | |
| GB892433A (en) | Improvements in and relating to program controlled electronic data processing machines | |
| US3302183A (en) | Micro-program digital computer | |
| US2856595A (en) | Control apparatus for digital computing machinery | |
| GB1365783A (en) | Addition subtraction device utilizing memory means | |
| US3395392A (en) | Expanded memory system | |
| GB986103A (en) | Improvements in or relating to electronic digital computing machines | |
| US3394350A (en) | Digital processor implementation of transfer and translate operation | |
| GB1003921A (en) | Computer cycling and control system | |
| SU401997A1 (ru) | Адресное устройство цифровой вычислительной | |
| US3427592A (en) | Data processing system | |
| GB933066A (en) | Computer indexing system | |
| US3400380A (en) | Digital computer having an address controller operation | |
| US3477064A (en) | System for effecting the read-out from a digital storage | |
| US3351915A (en) | Mask generating circuit | |
| US3251042A (en) | Digital computer | |
| US3774166A (en) | Short-range data processing transfers | |
| US3705389A (en) | Digital computer having a plurality of accumulator registers | |
| US3290655A (en) | Program control for data processing machine | |
| US2907524A (en) | Conditional stop control apparatus | |
| US3539790A (en) | Character oriented data processor with floating decimal point multiplication | |
| US3521043A (en) | Ripple-free binary coded decimal accumulator forming correct result during single memory accessing cycle | |
| US3281792A (en) | Electrical digital computers | |
| GB1224961A (en) | Binary associative memory |