TW200410380A - Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture - Google Patents

Description

200410380 玖、發明說明： I：發明戶斤屬之技術領域3 發明領域 一般來說，本發明是關於半導體裝置、積體電路或混 5 合晶片（hybrid chips)的封裝。更明確地是關於具有高度空 間效率的封裝設計之半導體封裝。數種製造這些封裝體的 方法也被揭露。 發明背景 10 下列三個美國專利是關於半導體晶片封裝設計。 1997年2月18曰核發給W.R.Hamburgen等之美國請准專 利第5,604,376號，顯示一線接合至一引線框之模鑄半導體 晶片，同時該晶片的被面被暴露以用於熱增強（thermal enhancement) ° 15 1998年7月7日核發給W.R.Hamburgen等之美國請准專 利第5,776,800號，揭示一種用於製造模鑄半導體封裝的方。 1999年11月16日核發給S.G.李等標題“具有輕量、簡單 與緊密的結構之半導體封裝”的美國請准專利第5,986,334 號，其說明四種用於將半導體晶片連接至一具有用於熱增 20 強之覆晶（flip chip)設計的引線框的設計。 在半導體領域中超大型積體電路(VLSI)技術的發展以 及在需要空間效益的組件之產品與系統中應用該技術而 言，對於具有緊密的結構之半導體晶片封裝的需求已經變 成是主要的。 對於每一 _ 需要滿足'p 籲提供所禽

應A 裝 號 而言，半導體晶片封裝，或第一層封 〜而采· 要數目之連接到該半導體晶片的電子訊 籲提供所窝 應。 數目之連接到該半導體晶片的電力供 籲具有用於將誃 以及由該晶片至該· 與電力線連接至封裝的下-層， •提供_種移=的下—層，—般是-印刷電路板。 具。 半導體晶片之電路產生的熱能的：! 以及保遵该晶片免於環境污染的 籲提供一種機械支攆 結構。 牙 — —叫由各種不同的第-層封裝設計而 被滿足。陶究和塑膠材料兩者都已經被使用作為具有金屬 引線框及/或被利用於互相連接的導線接合之基本結構。導 線接合至該晶片接頭已經是互相連接至該晶片接頭的主要 方法。利用銅、金或桿料凸塊的覆晶設計也已經被使用於 互相連接至該些晶片接頭。 第1圖尹顯示之該雙列直插式封裝（dua】_in_iine)Dip(先 前技藝），利用具有背面接合的半導體晶片導線接合至引線 框的陶瓷與塑膠結構。這個設計的主要缺點是使用該封裝 的兩側於互相連接，以及使用在封裝的下一層中需要電鍍 之通孔的引線的使用。此封裝結構具有非常低的空間利用 效率’結果會產生較高的時間延遲，以及對系統效能的不 200410380 良影響。 一種也需要電鍍通孔的半導體封裝是顯示於第2圖中 的陣列腳位排列封裝（pin grid array)pGA(先前技藝）。該 PGA封t主要利用一具有内部冶金連接該些晶片端點與該 5些外部接腳的陶瓷本體。接合的導線與覆晶凸塊的晶片兩 者都被使用於晶片互相連接。該PGA封裝的主要優點是當 它是一aerial array互相連接設計時，用於互相連接的區域之 車父南的利用。 表面固定技術SMT的出現，其中該第一層封裝與印刷 10電路卡或板的互相連接不需要電鍍通孔，結果產生如第3圖 中顯示的利用該封裝的整個週邊於互相連接引線之封事的 發展（先前技藝）。在第3圖中顯示的四角形平面封裝QFp設 計（先前技藝）是利用陶瓷與塑膠本體結構以及導線接合或 覆晶兩者固定及互相連接該些半導體晶片。對於互相連接 15 而言，表面固定與該封裝之四邊結果會提升空間利用與電 氣效能。 為了進一步提高空間利用以及電氣效能，該封裝之該 些外部引線被併入該陶曼或塑膠本體結構中。陶資^型式之 該無引線晶片載子LCC被顯不於苐4圖中（先前技藝）。該 20 LCC設計已經提升空間性質和電氣特性。該設計缺少與具 有熱增強半導體晶片接觸的能力。另外’該陶兗本體需要 提供一個密封的金屬封口用於該半導體晶片之環境保護。 該陶瓷LCC的製造方法是複雜的，其結果會導致高生產成 本0 200410380 【發日月内容】 發明概要 因此，本發明的-個或更多個實施例的目的是提供一 種具有覆蓋、機械支樓並且相互連接該半導體晶片訊號以 5及電力接頭與該些可外部使用與下一封裝層相互連接之接 頭能力的半導體晶片第一層封裝。 本發明的-個或更多個實施例的另一個目的是藉由提 供使用在需要熱增強應用，即散熱器（Wsink)，之該晶片 的背側以具有增加熱增強的能力。 1〇 本發明的再一個目的是該所得的封裳設計，具有—可 提供在該系統層次上用於增加空間效率以及更好的系統效 能之簡潔的結構。 該封裝設計也應該具有利用導線接合互連内接那些已 經被设叶的半導體晶片，而不用再設計該半導體晶片或封 15 裝佈局。 —、 本發明的另一個目的是提供一種用於製造這種簡單、 有成本效益之該半導體封裝的方法，並且提供優質的產品。 上面該些目的是利用本發明藉由提供一種用於具有完 ^包覆的倒裝片（inverted flip chip)之半導體晶片封裝結構 2〇 ΐ造的設計與方法，以及如第二實施例之一種用於具有暴 路倒裝片的背側之半導體晶片封裝製造的設計與方法 成。 本發明的一實施例顯示於第5Α、5Β圖中。第5Α圖是該 封裝結構的哉面圖示，其中該半導體晶片1〇是被接合至内 200410380 I的引線框14之一倒裝片（reverse flip chip)。該半導體晶片 和引線框組合被包覆在模製化合物16中。該引線框14具有 用於和第B圖中所示之下一層封裝交互連接的暴露接點。 本發明的另一實施例顯示於第6A、6B圖中。該半導體 5 晶片是被接合至内嵌的引線框14之倒裝片。該半導體晶片 和引線框組合被包覆在模製化合物16中。為了熱增強，這 個實施例允許該半導體晶片的背侧將被暴露。這是在製造 期間藉由不同的方法來完成。 圖式簡單說明 10 由下列的說明結合該些伴隨的圖示，本發明將更清楚 地被瞭解，其中相似的參考數標是表示類似物或相應的元 件、區域和區域和部分，其中： 第1圖是先前技藝之傳統的雙列直插式封裝模組。 第2圖是先前技藝之傳統的陣列腳位排列封裝模組。 15 第3圖是先前技藝之傳統的QFP模組。 第4圖是先前技藝之傳統的無引線晶片載子模組。 第5 A圖是本發明之該倒裝片封裝的第一較佳實施例的 截面圖。 第5B圖是本發明之該倒裝片封裝的第一較佳實施例的 20 底視圖。 第6A圖是本發明之該倒裝片封裝的第二較佳實施例的 截面圖。 第6B圖是本發明之該倒裝片封裝的第二較佳實施例的 底視圖。 200410380 第7圖顯示將該半導體晶片接合至本發明之第一較佳 實施例的内嵌引線框的方法。 第8圖顯示本發明之第一較佳實施例之該半導體晶片 與引線框組合的鑄造 5 第9圖顯示本發明之第一較佳實施例的研磨程序。 第10圖顯示將該半導體晶片接合至本發明之第二較佳 實施例的引線框的方法。 第11圖顯示該半導體晶片與本發明之第二較佳實施例 的引線框組合之鎮造。 10 第12圖顯示本發明之第二較佳實施例的研磨程序。 第13圖顯示製造本發明之第二較佳實施例的另一種方 法。

I：實施方式I 較佳實施例之詳細說明 15 超大型積體電路半導體晶片在消費性電子產品，諸如 照相機、手提攝影機、DVD播放機等的利用已要求該些半 導體封裝在其設計上有高度的空間效率。除此之外，軍事 的應用需要輕量化的空間效率封裝結構。 為滿足這些要求，半導體封裝結構已經被發展，以提 20 供對於該半導體晶之輸入-輸出互連、高熱的使用逐漸增加 需求，同時保護該半導體晶片免於環境影響。這些半導體 晶片已經利用塑膠和陶曼兩種材料於該封裝的主要結構’ 並且利用線接合、焊料凸塊與導線框於該半導體晶片輸入-輸出和電力接點與該些外部接點的互連。 10 200410380 本發明揭示一種半導體封裝結構與利用具有被連接至 一内嵌的引線框之輸入-輸出和電力接點的半導體晶片，以 及被包覆在一塑膠化合物中之該組合物的製造方法。 本發明的第一實施例被顯示於第5A圖和第5B圖中。包 5 含用於互連12之焊料球、焊料尖端或銅凸塊之該半導體晶 片10被連接至一内嵌的引線框14，並且包覆在一塑膠化合 物16中。該包覆物是以允許該引線框14的該些外部引線被 使用於和下一層互連的方式鑄造。 本發明的第二實施例被顯示於第6A圖和第6B圖中。包 10 含用於互連12之焊料球、焊料尖端或銅凸塊之該半導體晶 片10被連接至一内嵌的引線框14，並且包覆在一塑膠化合 物16中。該包覆物是以允許該引線框14的該些外部引線被 使用於和下一層互連的方式鑄造。本發明之此實施例也允 許該半導體晶片之背面被使用於該熱增強的增加。 15 在本發明之第一與地二實施例中揭示的該半導體晶片 封裝倒裝片結構，可滿足用於有空間效率的半導體封裝之 電子系統的需求。另外，該簡潔的結構提供提升的電子性 質，諸如低飛行之訊號時間。該倒裝片封裝結構也允許使 用導線接合而利用被設計用於封裝的半導體晶片，但不需 20 要再設計該些半導體晶片之該訊號及電力路線。該些揭不 的封裝結構可以藉由改變該引線框中凹處的深度，而與不 同厚度的半導體晶片一起被使用。此特性會使得整體的封 裝結構在厚度上是小於1公釐。 本發明以及此處揭示之該倒裝片半導體封裝的製造方 11 200410380 法是由下列步驟組成： 在本發明之該第一實施例中，該倒裝片半導體封裝是 完全被包覆，如第5A圖所示。一具有内嵌的内部引線之導 電金屬引線框14,第7圖，被冶金地接合至該凸塊的半導 5 體晶片10。該組合物在一塑膠化合物16中被鑄造，第8圖。 在該模製化合物固化之後，一研磨程序被使用以由該引線 框14之該些外部引線除去該模製化合物，第9圖。 在本發明之該第二實施例中，除了第10圖與第11圖的 引線框14有一較淺的凹處之外，第6A圖顯示的倒裝片半導 10 體晶片以類似於該完全包覆的實施例處理，並且允許該半 導體晶片10的背側在該研磨操作中被暴露，第12圖。 另一種用於獲得在本發明之第二實施例中說明結構的 方法，是在該鑄造程序期間利用一薄膜20，第13圖，其限 制該模製化合物覆蓋該半導體晶片的背側以及該引線框的 15 該些外部接點。 本發明的優點 本發明之一個或更多個實施例的優點包括一種有高度 空間效率、提供提升的電氣性質的半導體晶片封裝結構可 以被熱增強、可以被利用在不同尺寸的封裝半導體晶片 20 中，而且在先前線接合半導體晶片中被設計成透明的。該 些製造此結構的方法是簡單且有成本效益的。 雖然本發明已經參考其具體的圖式說明的實施例而被 說明與圖解。其不寓意使本發明被限制那些說明的實施 例。那些熟悉該技藝者將會瞭解到在不偏離本發明的精神 12 200410380 下，可以進行變化與修正。因此，其意欲包括本發明中在 該附錄的申請專利範圍及其相等物之範圍内的所有該些變 化與修正。 【圖式簡單說明】 5 第1圖是先前技藝之傳統的雙列直插式封裝模組。 第2圖是先前技藝之傳統的陣列腳位排列封裝模組。 第3圖是先前技藝之傳統的QFP模組。 第4圖是先前技藝之傳統的無引線晶片載子模組。 第5A圖是本發明之該倒裝片封裝的第一較佳實施例的 10 截面圖。 第5B圖是本發明之該倒裝片封裝的第一較佳實施例的 底視圖。 第6A圖是本發明之該倒裝片封裝的第二較佳實施例的 截面圖。 15 第6 B圖是本發明之該倒裝片封裝的第二較佳實施例的 底視圖。 第7圖顯示將該半導體晶片接合至本發明之第一較佳 實施例的内嵌引線框的方法。 第8圖顯示本發明之第一較佳實施例之該半導體晶片 20 與引線框組合的鑄造 第9圖顯示本發明之第一較佳實施例的研磨程序。 第10圖顯示將該半導體晶片接合至本發明之第二較佳 實施例的引線框的方法。 第11圖顯示該半導體晶片與本發明之第二較佳實施例 13 200410380 的引線框組合之鑄造。 第12圖顯示本發明之第二較佳實施例的研磨程序。 第13圖顯示製造本發明之第二較佳實施例的另一種方 法。 5 【圖式之主要元件代表符號表】 10…半導體晶片 16…模製化合物 12…互連 20…薄膜 14...引線框 14

Claims (1)

1. 200410380 拾、申請專利範圍： 1. ίο 15 20 種半導體晶片封裝結構，包含： 一倒裝半導體晶片； :互連至該半導體晶片之輸人·輪出和電力接猶 内甘欠導電金屬合金引線框； 一完全包圍該半導體晶片和則線框的模製包憑 物，和 用於該内嵌金屬引線框㈣於外部互連之 的引線。 2.如申請專利範圍第i項之半導體晶片封裝結構，其中該 引線框包含一鋼Cu合金。 人3· 利範圍第1項之半導體晶片封I结構，其中該 ㈣片的互連包含被塑型成焊料球或圓柱 合金。 4·如申請專利範圍第i項之半導體晶片封裝結構，1中咳 晶片之該些半導體晶片互連包含鋼Cu或金屬柱: …申印專利範圍第丨項之半導體晶片封裳結構，其中該 引線框在該晶片互連區域中凹進—可變的深户。 6.如申請補範圍第丨項之半導體^封I纟^，其中該 '纟σ構之整體厚度大約是少於1毫米。 7·如申請專利範圍第i項之半導體晶片封裳結構， 所使用之半導體晶片被設計用於線接合的應用。“

   8· 種半導體晶片封裝結構，包含： 倒裝半導體晶片；

   15 5 互連至该半導體晶片之輸入-輪出和 内嵌導電金屬合金引線框； -包圍該半導體晶片和該引線框的模製包覆物，其 中該半導體晶片之該背側和外面的輪入_輪出與電力引 線被暴露。 9·如申請專利範㈣8項之半導體晶片封裝、结構，其中該 W線框包—銅Cu合金。 1〇·如申請專利範圍第8項之半導體晶片封褒結構，其中該 10 半導體晶片的互連包含被塑型成焊料球或圓柱 合金。 15 如申請專利範圍第8項之半導體晶片龍結構，盆" 半導體晶片之該些半導體晶片互連包含銅Cu或金屬柱: &如申請專利範圍第8項之半導體晶片封褒結構，其中該 引線框在該晶片互連區域中凹進一可變的深产。 以如申請專利範圍第8項之半導體晶片封裝結構' 其中該 結構之該整體厚度大約是少於丨毫米。 如申請專利範圍第8項之半導體晶片封裝結構，其中使 用的該半導體晶片被設計用於線接合的應用。 20 電力接頭的 15.-種詩產生—倒料導體晶片封裝的方法，包含步 驟· 提供一内嵌的引線框； 將一半導體晶片互連至該内嵌的引線框； 完全包覆該晶片與内嵌的引線框，以形成一弓丨線框 組合； 16 2UU410380 研磨該引線框組合以暴露外部的引線框輸入 與電力接點；和 出 該些暴露科利輪出與電力接點的焊 料電鍍。 包含步 16. -種用於產生—倒裝半導體晶片封裝的方法， 驟： 提供一内嵌的引線框； 將一半導體晶片互連至該内嵌的引線框； 元全包覆該晶片與内嵌的引線框，以形成一引線框 10 組合； 研磨該引線框組合以暴露該半導體晶片之背側以 及該引線框之該些外部接點；和提供該些暴露的引線框 之焊料電鍍。 17.如申請專利範圍第16項之方法，其中一塑膠的薄膜在該 15 模製程序中被使用，以允許該半導體晶片之背側以及該 引線框之該些外部接點被暴露。