TW200419697A - Method of fabricating NMOS and CMOS transistors - Google Patents

Method of fabricating NMOS and CMOS transistors Download PDF

Info

Publication number
TW200419697A
TW200419697A TW093100871A TW93100871A TW200419697A TW 200419697 A TW200419697 A TW 200419697A TW 093100871 A TW093100871 A TW 093100871A TW 93100871 A TW93100871 A TW 93100871A TW 200419697 A TW200419697 A TW 200419697A
Authority
TW
Taiwan
Prior art keywords
manufacturing
item
scope
oxide
patent application
Prior art date
Application number
TW093100871A
Other languages
English (en)
Other versions
TWI227538B (en
Inventor
Chia-Lin Chen
T L Lee
Shih-Chang Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200419697A publication Critical patent/TW200419697A/zh
Application granted granted Critical
Publication of TWI227538B publication Critical patent/TWI227538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/15—Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200419697
發明所屬之技術領域 、本發明係有關於一種\型金氧半（NM0S)電晶體之製造 方法’特別疋有關於一種於製程步驟中結合一重摻雜及一 5 I ί i 5序之製造方法。本發明亦可應用於CM〇S電晶 先前技術
+金虱半（M0S)電晶體，是現在USI技術中最重要的一 種黾子元件基本上可分為二種類型：（1 ) N型Μ 0 S電晶體 (NM0S)，（2)Ρ型M0S電晶體（PM0S)與（3)互補式M〇s電晶體 (CMOS)，其中CMOS是由一個NM0S與一個PM0S共同組成。 著積體電路集積度的增加，為了使晶片上的單位面 積可以容，更多的電晶體，其電晶體體積必須能夠做得更 小’使線寬得以持續且順利地往下推進。但在此微縮的過 程中’卻也衍生出許多製程上欲待解決克服的問題。 首先’元件工程師所要面對的，即是短通道效應 Cshoft channel effect)所產生的漏電問題。電晶體發生 短通逼效應的漏電途徑，主要有因源極與汲極距離過短所 造成的漏電’及因隧穿（tunne 1 i ng )效應所導致的漏電，
其中’前者是沿電晶體的通道，後者則是經由通道的上方 或下方。而從通道上方的隧穿漏電途徑，其與閘介電層的 厚度是有密切關係的。 隨著製程上的微縮，若欲維持元件的良好電性，閘介 電層的厚度必須不斷地向下縮減，如此一來，對於經由通
0503-9757TWF(Nl)；TSMC2002-1014;David.ptd
200419697
五、發明說明（2) _ __ 道上方的隧穿漏電，勢必更不具抵抗、 電問題在高度微縮的製程中，& = 阻擋的能力，使漏 口J月b愈顯競& 目前常用於解決漏電流的製程方厫重。 是利用堆疊有氮化層與氧化層^雔'，主要有二，一種 為之，另一種是使用電裝植入氮^子=多重閘介電層結構 plasma nitrogen, DPN)為之。而、卜 方法（decouple 透過對閘介電層的氮化作用，試 種方式的特徵均是 如美國專利6, 399, 445號。二/夂上述的漏電問題。 3以熱氧化法成長形成於基底接閱/1圖’一閘氧化層
表面進行-熱氮化處理，以形成’對閘氧化層3之 ^ 化成堆®於閘氧化声3上之 -氮化層5。最後形成一已摻雜之問極結構?；=之 上。由於介電常數較高的氮原子經擴散進入開氧化^ :’ f : ^件的電谷值得以順利提升，並因氮化層5曰的堆 :’相對增加了閉氧化層3的厚度，使其對來自細之隧 穿電流的穿透，較具抵擋的能力。 一
"另如美國專利6, 323, 0 94號。請參閱第2a圖，一第一 閘氧化層1 4L與一第二閘氧化層丨4ϋ分別藉不同工作溫度之 熱氧化法依序成長形成於基底丨〇上。接著，以電漿摻雜的 方式，將中性之氮原子或帶正或負電荷之氮離子植入第二 閘氧化層1 4U之上表面，以形成一過渡層28。續以低壓化 學氣相沉積法沉積一氮化層34於過渡層28上，最後再形成 一閘導電層42於氮化層34上。經圖案化定義上述各層，以 形成一閘極結構5 0，如第2 b圖所示。 上述幾種對閘介電層的氮化處理，姑且不論其被植入
200419697 五、發明說明（3) 氮原子數量 間體積的氮 的過程，面 用施加能量 子的植入， 產生的過程 電子載體的 綜合上 閘介電層的 電、物性及 及介電係數 縮。而閘介 遠，尤其面 製作，更為 閘極之 thickness, 上部之氧化 層中摻質所 與前述僅考 良效果。 其中， 石夕與氧反應 種種限制因 縮減複晶矽 的夕券，均會在閘介電 化層分佈，使得在要长=形成—佔據特定空 臨了此一益法繼钵& ;持、、另縮減閘介電層厚度 與反應條;"ί;二的限制。且若是使 往往造成閘介電層的損傷，呈來進行氮原 中出現問題，導致汲彳 L極在誘導電何 傳遞速度。 冤机下降，並可能減緩 迷，目前在微縮電晶护^制 改所山祕*人 篮的衣程中，試圖利用對 σ所 次縮減厚度，以達元件 貝、，二似乎已面臨一新的瓶頸，即若顧 j提升^導致閘介電層的厚度無法繼續向下減 龟層的薄厚與否，對閘極電性、品質的影響深 對深微米以下的半導體製程如〇· 1 的閘極 顯著，亟須謀求新的解決之道。 荨效氧化層厚度（equivalent oxide E 0 T)係包括下列所跨之區域：（1 )埋入石夕底材 層厚度。（2)閘介電層厚度。（3)閘極之複晶石夕 帶電荷的分佈區域。若能有效縮減EOT，結果 量縮減閘介電層厚度相比較，是具有相同的改 〔1 )項所述之厚度，為成長氧化層時，因底材 之必然結果，並無法縮減，而閘介電層在上述 素的考量下，亦已困難突破，所以，如何有效 層中摻質電荷的分佈區域，即成為現今在製程
0503-9757TWF(Nl)；TSMC2002-1014；David.ptd 第 7 頁 200419697 五、發明說明（4) 上極富參酌價值之改進標的。 .於Π閘極結構前進行—重摻雜步驟（Pre —Sate 二Γί縮減複晶矽層中摻質電荷的分佈區域， _少合有^ +、/：r改善電性的目的，且當Ε〇Τ變得更薄時亦 鮮少會有/属電流增加的現象。 率亦= = =晶術身的被-刻速 確定性。 冑义將徒然牦加閘極在線寬控制上的不 發明内容 有鑑於此，本發明之目的 製程步驟中結合一重摻雜及— 法，其中利用形成閘極前的重 氨水之清洗液的清洗程序，除 外，對NM0S電晶體中閘極的線 的達成’均具顯著之貢獻。 為了達成上述目的，本發 造方法，包括下列步驟··提供一 層與一具有重摻雜之閘導電層 導電層’以形成一閘極結構， 於該閘極結構兩側之該基底中 該清洗程序係使用一包含氨水 分率濃度係小於2 . 3 %。 在於提供一種於NM0S電晶崎 改良之清洗程序的製造^仏 摻雜，及一使用含有低濃户 可有效避免漏電流的増如& 見控制，及更佳淺接合欵果 明提供一種NM0S電晶體之制 一基底，依序形成一閘介電& 於該基底上。續圖案化該閘 接著，形成一源極與—沒極 。最後，進行一清洗程序亟 之清洗液，其氨水之重量百 0503-9757TWF(Nl);TSMC2002-1014;David.ptd $ 8頁 200419697
五、發明說明（5) 此處的清洗 洗，降低了其原 此清洗過程中受 接合效果的基底 本發明另提供一種CMOS 程序，由於 本去除微粒 侵蝕程度下 結構。 步驟：提供一基 第一區域與一預 底，該基底 定形成PM0S 上，並進行 化該閘導電 該第一區域與該第二區域中 罩幕層於該 導電層於該基底 電層中。續圖案 形成一第 摻雜， 極與一 一 PM0S 二罩幕 一區域 閘極、 之後亦 最 水之清 於該清 寸大體 為 下文特 以於該第 汲極，該 電晶體， 層於該第 之該閘極 該源極與 去除該第 後，進行 洗液’其 洗程序後 相同。 二區域之該 閘極、該源 隨後去除該 二區域之表 兩側之該基 該〉及極所構 二罩幕層 ° 一清洗程序 氨水之重量 ，該NM0S電 讓本發明之上述目的 舉一較佳實施例，並 使用含低濃度氨水的清洗液清 或金屬的能力，使得矽基底在 降，最後可得到一具有較佳淺 電日日體之製造方法，包括下列 具有一預定形成NM0S電晶體之 電晶體之第二區域。形成:閘 一重摻雜於該第一區域之閘導 層以刀別形成一閘極結構於 〇 弟 區域之表面，並施行一 p+ 問極兩側之該基底中形成一源 ，與該汲極所構成之電晶體為 第一罩幕層。接著，形成一第 面，施行一N+摻雜，以於該第 氐中升乂成一源極與一沒極，該 成之電晶體為一NM0S電晶體， ，該清洗程序係使用一包含氨 百分率濃度係小於2· 3 %，且 晶體與該PM0S電晶體之閘極尺 特彳政及優點能更明顯易懂， 配合所附圖式，作詳細說明如
200419697
實施方法 實施例1 請參閱第3a圖至3c圖，根據本發 電晶體的製作包括下列步驟：如第;:圖月；。 310 ’於該基底31〇上依序形成一間介電層32〇^一供且一基底 層32。的材質可為氮化石夕、氧化幾氧化：，夕且：:電電 層320的厚度大體介於1()〜2〇埃’閘導電層3 複晶矽，另重摻雜於其中之摻質可為磷或砷。 』局 閘介電層32 0係由熱氧化法成長形成，閘導電層—則 由低壓化學氣相沉積法沉積形成。為降低閘導電層33〇的 阻值二提高導電性，在製程步驟中，會植入摻質二磷或砷 於閘導電層3 3 0中。目前常用來進行複晶矽摻雜的方法有 三：（1)於複晶矽沉積反應後，藉高溫擴散（diffusi〇n)， 植入摻質於複晶矽層中。（2)於複晶矽沉積之後，採離子 佈植的方式，將摻質以離子的形態，植入複晶石夕内。（3 ) 於複晶矽沉積反應時，同時進行摻質的摻入。 本發明之重摻雜步驟，可依下列工作條件予以完成， 如施用大體介於卜30毫安培之電流量，大體介於1〇〜2〇〇千 電子伏特（KeV)之能量，以及大體介於ι〇ιι〜10ΐ6原子數/平 方公分之摻雜濃度等。 接著，如第3b圖所示，定義閘導電層330，以形成一
200419697 五、發明說明（7) =,332，其中定義閑極圖案的步驟可由乾 專向性蝕刻如反應性離子蝕刻（RIE)技術達成。 再如第3c圖所示，以—輕摻雜之離子佈植程序於 兩側的基底310中形成一輕摻雜汲極區以。，續以化 =沉積法於閘極332之側壁成長一間隙壁m，再藉； =之離子佈植製程於輕接雜…34〇之兩 曰 、-没極36。’以形成—咖電晶體結構3〇〇。J 參雜之離子佈植程序係使用包括如‘或坤 將# t u t摻雜的方式料植人複㈠層 折 :::電荷會朝向複晶石夕層與問介電層的接合面移動：貝 :在？施加間極電壓的情況下，#質 所吸引，祿咸了其在複晶石夕層中的分佈區域，：二： 低了寺效乳化層的厚度。由試驗結果可證實等效二 :_元，的電性如飽和没極電流或電容值的提升“ 助益，如弟5a圖所示。 叮 r 縱座標為漏電流量(奈安培/微米），橫座 祆為飽和汲極電流量（微安培/微米），圖中可看出，♦唯 電流量時(如m奈安培/微米），具濃：較 网之重‘雜510的飽和汲極電流量（圖示為空心圓形）較濃 ^為低的重摻雜5 0 G的飽和没極電流量（圖示為空心方形） 高出大體10〜20(微安培/微米）。 因短通道效應所引發的漏電問題，於複晶矽層中進行 重摻雜後，亦可獲得有效的改善，如第5b圖所示:第化圖
Hi 0503-9757TWF(Nl);TSMC2002-10l4;David ptd 第11頁 200419697 五、發明說明（8) :爲，座標為漏電流量（安培/平方厘求），橫座 〆y旱度（埃）’圖中可看出，當雜、、、w 5木1〇15原子數/伞古八八以。田攸日日’續T之擦雜遭度由 日士 „ ^千方A刀520加重至P1016原子數/平方公分 π，閘虱化層的厚度可自20β 6埃 之厚度4，亦無漏電流增加的情形。 又 :::蝕刻製程後，閘極尺寸的再變動，本發明再於 上晶體的步驟之後進行_改良的清洗程序。、 ^ 匕巧冼私序所使用之清洗液，其内含物包括雔 氧水與去離子水，其組成之混合比例為0.25〜1 · ^ 2又 80 〇 ^ %〜2· 3 %，較佳的範圍為〇· 5^. 〇 度大體介於攝氏25〜8〇度。 本π洗私序之工作溫 較習中水，其在組成物中的濃度比例，明顯 車乂白去技術為低，因此，其去除微粒或金屬的能力备 Ϊ二但=ίί緩和的清除過程，使钱刻步驟後；得的 ΐ ^本 成額外的變動，錢增加控制線寬的不確 疋因素。 而此清洗液除對閘極的側向線寬有維持、控制的能力 外，其對矽基底的縱向侵蝕亦會大大降低，使^基底^進 行設置輕摻雜汲極區或源/汲極的製程，可得到一"更佳的 淺接合效果，請參照第6 a至7 b圖。 ^ 由第6a圖與第6b圖之比較，一間極之側向線寬於本發 明之清洗程序（第6a圖）後，餘留55 nm，而於習知之清洗
200419697 五、發明說明（9) 程序（第6b圖）後，餘留50 nm。另由第7a圖與第7b圖之比 較’ 一基底中設置輕摻雜没極區以及源/汲極的區域，經 本發明之清洗程序（第7 a圖）後，向下侵钱的基底部分大體 介於4· 2 nm〜7· 5 nm，而經習知之清洗程序（第7b圖）後， 向下侵蝕的基底部分則大體介於6· 4 nm至14. 6 nm，侵蝕 程度幾乎為本發明的兩倍之多。 實施例2 請參閱第4a圖至4f圖，根據本發明之另一實施例， C Μ 0 S電晶體的製作方法，包括下列步驟：如第4 a圖所示， 提供一基底410，該基底區分為一預定形成NM0S電晶體之 第一區域420與一預定形成PMOS電晶體之第二區域430。 形成一閘導電層460於該基底410上，接著，形成一罩 幕層465於該第二區域430，續進行一重摻雜於該第一區域 420之閘導電層440中，其中重摻雜之摻質可為磷或砷，並 依下列工作條件予以完成，如施用大體介於1〜3 0毫安培之 電流量，大體介於1 〇〜200千電子伏特之能量，以及大體介 於1011〜1016原子數/平方公分之摻雜濃度等。 圖案化閘導電層4 4 0、4 5 0，如第4 b圖所示，以分別形 成一閘極結構442、452於該第一區域420與該第二區域 430。如第4c圖所示，形成一第一罩幕層470於該第一區域 4 2 0。續於該第二區域4 3 0形成一輕摻雜汲極區4 8 5，並以 化學氣相沉積法於閘極452之側壁成長一間隙壁454，再施 行一P+摻雜，摻雜之摻質如硼，以於該輕摻雜汲極區485之 兩側形成一源極4 8 0與一汲極4 9 0，該閘極4 5 2、該源極4 8 0
200419697 五、發明說明（ίο) 與該汲極490所構成之電晶體為一PM0S電晶體400，如第4d 圖所示。 去除該第一罩幕層470，形成一第二罩幕層495於該第 二區域430，如第4e圖所示。續於該第一區域420形成一輕 摻雜汲極區445，並以化學氣相沉積法於閘極442之側壁成 長一間隙壁448，再施行一N+摻雜，摻雜之摻質如磷或坤， 以於該輕摻雜汲極區4 4 5之兩側形成一源極4 4 4與一汲極 4 4 6 ’該閘極4 4 2、該源極4 4 4與該汲極4 4 6所構成之電晶體 為一NMOS電晶體40 5，如第4f圖所示。 去除5亥第 <一罩幕層4 9 5 ’以及進行一清洗程序，該清 洗程序係使用一包含氨水、雙氧水與去離子水之清洗液， 其組成之混合比例為〇 · 2 5〜1 : 1〜2 : 8 0。經濃度換算 後，氨水的重量百分率濃度大體介於〇· 5 %〜2· 3 %，較佳 的fe圍為0.5〜1.0°/◦，另工作溫度大體介於攝氏25〜8〇度。 於該清洗程序後，NMOS電晶體40 5與PMOS電晶體400，兩者 之尺寸差異小於5. 0%。 由此可知，若要使CMOS 電晶體的閘極尺寸大體相同 有改良之氨水比例的清洗步 雖然本發明已以較佳實 限定本發明，任何熟習此技 和範圍内，當可作更動與潤 視後附之申請專利範圍所界 電晶體中的NMOS電晶體與PM0S ’可於重摻雜步驟後配合此含 驟予以達成。 施例揭露如上，然其並非用以 藝者’在不脫離本發明之精神 飾’因此本發明之保護範圍當 定者為準。
200419697 圖式簡單說明 ' """一 第1圖係為美國專利第6,399,445號中閘極製程之剖面 示意圖。 第2a至第2b圖係為美國專利第6, 548, 422號中閘極製 程之剖面示意圖。 第3a圖至3c圖係為根據本發明之一實施例，NM〇s電晶 體製程之剖面示意圖。 第4a圖至4f圖係為根據本發明之另一實施例，⑽⑽電 晶體製程之剖面示意圖。 依不同重摻雜濃 依不同重摻雜濃 弟5 a圖係為根據本發明之一實施例 度，飽和没極電流量之比較示意圖。 弟5 b圖係為根據本發明之一實施例 度’漏電流量之比較示意圖。 第6 a圖與第6 b圖係為根據本發明之一實施例，依不同 清洗程序，閘極線寬之比較示意圖。 第7 a圖與第7 b圖係為根據本發明之一實施例，依不同 清洗程序’基底被侵鍅程度之比較示意圖。 符號說明 習知部份（第1圖至2b圖） 3、14L、14U〜閘氧化層 2 8〜過渡層； 7、5 0〜閘極。 1、10〜基底； 5、34〜氮化層； 4 2〜閘導電層； 本案實施例部份（第3a圖至7f圖）
0503-9757TW(Nl);TSMa〇02-l〇14；David Ptd 第15頁 200419697 圖式簡單說明 30 0、405〜NM0S電晶體； 310、410〜基底； 3 2 0〜閘介電層； 330、332、440、442、450、460 〜閘導電層； 3 3 4、4 4 8、4 5 4〜間隙壁； 3 4 0、4 4 5、4 8 5〜輕摻雜沒極區； 350、444、480〜源極； 360、446、490〜汲極； 40 0〜PMOS電晶體； 420〜第一區域； 43 0〜第二區域； 465〜罩幕層； 470〜第一罩幕層； 495〜第二罩幕層； 5 0 0、52 0、540〜5*1 015原子數/平方公分之重摻雜； 510、530、5 50〜1*1 016原子數/平方公分之重摻雜。 _
0503-9757TW(Nl);TSMC2002-1014;David.ptd 第16頁

Claims (1)

  1. 200419697 六、申請專利範圍 1· 一種N型金氧半（NM〇s)電晶體之製造方法，包括下 列步驟： 提供一基底； 形成一間介電層於該基底上； 形成一具有重摻雜之閘導電層於該閘介電層上； 圖案化該閘導電層，以形成一閘極結構； 幵7成源極與一沒極於該閘極結構兩側之該基底中； 以及 ^ 進行 洗液’其 2 ·如 造方法， 3 ·如 造方法， 所構成。 4 ·如 造方法， 5 ·如 造方法， 6 ·如 造方法， 7 ·如 造方法， 成0
    月况柱序，該清洗稃序係使用一包含氨水之 氨水之重量百分率濃度係小於2 · 3 %。 申睛專利範圍第1項所述之N型金氧半電晶體之 其中該基底係為一矽基底。 申睛專利範圍第1項所述之N型金氧半電晶體之 其中該閘介電層係由氮化矽、氧化矽或氮氧化 申請專利範圍第1項所述之N型金氧半電晶體之 其中該閘介電層之厚度大體介於1〇〜2〇埃。
    申請專利範圍第1項所述之N型金氧半電晶體之 其中該閘導電層係由複晶矽所構成。 申請專利範圍第！項所述之N型金氧半電晶體之 其中該閘介電層係由熱氧化法成長形成。 申請專利範圍第丨項所述型金氧半電晶體之 其中該閘導電層係由低壓化學氣相沉積法沉積
    0503-9757TWF(Nl);TSMC2002-1014;David.ptd
    第17頁 200419697
    、8 ·如申請專利範圍第丨項所述之N型金氧半電晶體之製 ia方去’其中該重摻雜之摻質係為峨或石申。 、9 ·如申請專利範圍第1項所述之N型金氧半電晶體之製 造方法，其中該重摻雜之電流量大體介於卜3 0毫安培。 j i 1 0 ·如申請專利範圍第1項所述之N型金氧半電晶體之 製造方法，其中該重摻雜之能量大體介於10〜200千電子伏 特（KeV) 〇 ,11 ·如申請專利範圍第1項所述之N型金氧半電晶體之 ▲ ^方法’其中該重掺雜之摻質濃度大體介於1 011〜1 016原 子數/平方公分。 1 2 ·如申請專利範圍第1項所述之N型金氧半電晶體之 製造方法，其中該清洗液更包含雙氧水與去離子水。 1 3 ·如申請專利範圍第丨2項所述之N型金氧半電晶體之 製造方法，其中該氨水、雙氧水與去離子水之混合比例係 為0·25〜1 : 1 〜2 : 80。 1 4 ·如申請專利範圍第1項所述之N型金氧半電晶體之 製造方法，其中氨水之重量百分率濃度大體介於〇·5 %〜 I 9 _ 1 5 ·如申請專利範圍第1項所述之N型金氧半電晶體之 製造方法，其中氨水之重量百分率濃度大體介於 〇·8 〜1 · 2wt%。 1 6 ·如申請專利範圍第1 2項所述之N型金氧半電晶體之 I k方法，其中氨水於該清洗液中之組成比例係不大於雙 氧水或去離子水。
    0503-9757TWF(Nl);TSMC2002.1014;David.ptd 第18頁 200419697 六、申請專利範圍 1 7.如申請專利範圍第1項所述之N型金氧半電晶體之 製造方法，其中進行該清洗程序之工作溫度大體介於攝氏 25〜80度。 1 8. —種N型金氧半電晶體之製造方法，包括下列步 驟： 提供一具有一閘極結構之基底，該閘極結構具有一重 摻雜之閘導電層； 形成一源極與一汲極於該閘極結構兩側之該基底中； 以及 進行一清洗程序，該清洗程序係使用一包含氨水之清丨_ 洗液，其氨水之重量百分率濃度係小於2. 3 %。 1 9.如申請專利範圍第1 8項所述之N型金氧半電晶體之 製造方法，其中該閘導電層係由複晶矽所構成。 2 0.如申請專利範圍第1 8項所述之N型金氧半電晶體之 製造方法，其中該閘導電層係由低壓北學氣相沉積法沉積 形成。 2 1.如申請專利範圍第1 8項所述之N型金氧半電晶體之 製造方法，其中該重摻雜之摻質係為磷或砷。 22.如申請專利範圍第18項所述之N型金氧半電晶體之丨n 製造方法，其中該重摻雜之電流量大體介於卜3 0毫安培。 23如申請專利範圍第1 8項所述之N型金氧半電晶體之 製造方法，其中該重摻雜之能量大體介於1 0〜2 0 0千電子伏 特。 24.如申請專利範圍第18項所述之N型金氧半電晶體之
    0503-9757TWF(Nl);TSMC2002-1014;David.ptd 第19頁 200419697 六、申請專利範圍 製造方法’其中該重摻雜之摻質濃度大體介於1〇11〜1〇16原 子數/平方公分。 2 5 ·如申請專利範圍第1 8項所述之N型金氧半電晶體之 製造方法’其中該清洗液更包含雙氧水與去離子水。 2 6.如申請專利範圍第2 5項所述之N型金氧半電晶體之 製造方法’其中氨水、雙氧水與去離子水之混合比例係為 0.25〜1 : 1〜2 : 40〜80。 2 7·如申請專利範圍第18項所述之n型金氧半電晶體之 製^方法’其中氨水之重量百分率濃度大體介於0.5 %〜 1.2 °/〇 〇 28·如申請專利範圍第18項所述之N型金氧半電晶體之 製造方法，其中氨水之重量百分率濃度大體介於 0.8〜1.2wt% 〇 2 9 ·如申請專利範圍第2 5項所述之n型金氧半電晶體之 製造方法’其中氨水於該清洗液中之組成比例係不大於雙 氧水或去離子水。 3 0 ·如申請專利範圍第1 8項所述之n型金氧半電晶體之 製造方法’其中進行該清洗程序之工作溫度大體介於攝氏 25〜80度。 31 · —種互補式金氧半（CMOS)電晶體之製造方法，包 括下列步驟： 提供一基底’該基底區分為一預定形成NM〇s電晶體之 第一區域與一預定形成PM0S電晶體之第二區域； 形成一閘導電層於該基底上；
    0503-9757TWF(Nl);TSMC2002-1014;David.ptd 第 20 頁 200419697 六、申請專利範圍 形成一罩幕層於該第二區域，並施行一重摻雜於該第 一區域之閘導電層中； 圖案化該閘導電層，以分別形成一閘極結構於該第一 區域與該第二區域； 形成一第一罩幕層於該第一區域，並施行一 P+摻雜， 以於該第二區域之該閘極兩側之該基底中形成一源極與一 汲極，該閘極、該源極與該汲極所構成之電晶體為一PM0S 電晶體； 去除該第一罩幕層； 形成一第二罩幕層於該第二區域，並施行一 N+摻雜， 彳_ 以於該第一區域之該閘極兩側之該基底中形成一源極與一 汲極，該閘極、該源極與該汲極所構成之電晶體為一NM0S 電晶體； 去除該第二罩幕層；以及 進行一清洗程序，該清洗程序係使用一包含氨水之清 洗液，其氨水之重量百分率濃度係小於2. 3 %，且於該清 洗程序後，該NM0S電晶體與該PM0S電晶體之閘極尺寸大體 相同。 3 2 ·如申請專利範圍第3 1項所述之互補式金氧半電晶 體之製造方法，其中該閘導電層係由複晶矽所構成。 3 3.如申請專利範圍第31項所述之互補式金氧半電晶 體之製造方法，其中該閘導電層係由低壓化學氣相沉積法 沉積形成。 34.如申請專利範圍第3 1項所述之互補式金氧半電晶
    0503-9757TWF(Nl);TSMC2002-1014;David.ptd 第21頁 200419697 六、申請專利範圍 體之製造方法，其中該重摻雜之摻質係為碟或砷。 3 5 ·如申請專利範圍第3 1項戶斤述之互補式金氧半電晶 體之製造方法，其中該重換雜之電流量大體介於卜30毫安 培。 3 6 ·如申請專利範圍第3 1項戶斤述之互補式金氧半電晶 體之製造方法，其中該重摻雜之能量大體介於10〜2 0 0千電 子伏特。 ' « 3 7 ·如申請專利範圍第3丨項所述之互補式金氧半電晶 體之製造方法，其中該重摻雜之摻質濃度大體介於 1 011〜1 016原子數/平方公分。 3 8 ·如申請專利範圍第3丨項所述之互^補式金氧半電晶 體之製造方法，其中該清洗液更包含雙氧水與去^離子水。 39·如申請專利範圍第38項所述之互補式金氧半電晶 體之製造方法，其中氨水、雙氧水與去離子水之混合比例 係為0 · 2 5〜1 : 1〜2 : 8 〇。 40·如申請專利範圍第31項所述之互補式金氧半電晶 體之製造方法，其中氨水之重量百分率濃度大體介於〇· 5 1.2 °/〇 之互補式金氧半電晶 4 1 ·如申請專利範圍第3丨項所述 ， 體之製造方法，其中氨水之重量f分率派度大體介於 0· 8〜1· 2wt% 42.如申請專利範圍第38項所述 ^ τ π号摩色固弟項厂 體之製造方法，其中氨水於該清洗浪 於雙氧水或去離子水。 之互補式金氧半電晶 中之組成比例係不大
    0503-9757TWF(Nl);TSMC2002-1014;David.ptd 第22頁 200419697 六、申請專利範圍 4 3.如申請專利範圍第31項所述之互補式金氧半電晶 體之製造方法，其中進行該清洗程序之工作溫度大體介於 攝氏25〜80度。 4 4.如申請專利範圍第31項所述之互補式金氧半電晶 體之製造方法，其中於該清洗程序後，該NM0S電晶體與該 PM0S電晶體，兩者之尺寸差異小於5. 0%。
    0503-9757TWF(Nl)JSMC2002-1014;David.ptd 第23頁
TW093100871A 2003-03-24 2004-01-14 Method of fabricating NMOS and CMOS transistors TWI227538B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/395,345 US6830996B2 (en) 2003-03-24 2003-03-24 Device performance improvement by heavily doped pre-gate and post polysilicon gate clean

Publications (2)

Publication Number Publication Date
TW200419697A true TW200419697A (en) 2004-10-01
TWI227538B TWI227538B (en) 2005-02-01

Family

ID=32988559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100871A TWI227538B (en) 2003-03-24 2004-01-14 Method of fabricating NMOS and CMOS transistors

Country Status (2)

Country Link
US (1) US6830996B2 (zh)
TW (1) TWI227538B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183144A1 (en) * 2003-03-20 2004-09-23 Beaman Kevin L. Plasma nitridization for adjusting transistor threshold voltage
US7601404B2 (en) * 2005-06-09 2009-10-13 United Microelectronics Corp. Method for switching decoupled plasma nitridation processes of different doses
KR100688555B1 (ko) * 2005-06-30 2007-03-02 삼성전자주식회사 Ｍｏｓ트랜지스터를 구비하는 반도체 소자 및 그 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US580125A (en) * 1897-04-06 Type-finishing machine
KR920007450B1 (ko) 1987-07-31 1992-09-01 마쯔시다덴기산교 가부시기가이샤 반도체장치 및 그 제조방법
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
DE69331659T2 (de) 1993-01-13 2002-09-12 Applied Materials Inc Verfahren zur Abscheidung von Polysiliziumschichten mit einer verbesserten Uniformität und dazugehörige Vorrichtung
US5371396A (en) 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction
DE69433836D1 (de) 1993-12-28 2004-07-15 Applied Materials Inc Verfahren zur plasma-unterstützten chemischen Dampfabscheidung von Silizium-Oxynitridschichten
US5710450A (en) 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US5994209A (en) 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US5943230A (en) 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
US5885861A (en) 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6020260A (en) 1997-06-25 2000-02-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having nitrogen-bearing gate electrode
US6159866A (en) 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6399445B1 (en) 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6323094B1 (en) 1998-02-06 2001-11-27 Tsmc Acer Semiconductor Manufacturing Inc. Method to fabricate deep sub-μm CMOSFETs
US6410090B1 (en) 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US6114258A (en) 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6110812A (en) 1999-05-11 2000-08-29 Promos Technologies, Inc. Method for forming polycide gate
US6242776B1 (en) 1999-06-02 2001-06-05 Advanced Micro Devices, Inc. Device improvement by lowering LDD resistance with new silicide process
US6413871B2 (en) 1999-06-22 2002-07-02 Applied Materials, Inc. Nitrogen treatment of polished halogen-doped silicon glass
US6337289B1 (en) 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
JP2004507071A (ja) 1999-12-21 2004-03-04 マットソン　サーマル　プロダクツ　インコーポレイテッド 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
US6482726B1 (en) 2000-10-17 2002-11-19 Advanced Micro Devices, Inc. Control trimming of hard mask for sub-100 nanometer transistor gate
US6455406B1 (en) * 2001-11-28 2002-09-24 Micron Technology, Inc. Semiconductor processing method of forming a conductive connection through WxSiyNz material with specific contact opening etching

Also Published As

Publication number Publication date
TWI227538B (en) 2005-02-01
US20040192017A1 (en) 2004-09-30
US6830996B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
RU2245589C2 (ru) Устройство полевого моп-транзистора и способ его изготовления
US7187044B2 (en) Complementary metal gate electrode technology
KR960012587B1 (ko) 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102005009974B4 (de) Transistor mit flachem Germaniumimplantationsbereich im Kanalund Verfahren zur Herstellung
US20090137088A1 (en) JFET Having a Step Channel Doping Profile and Method of Fabrication
TWI241620B (en) Manufacturing method of semiconductor device
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
KR100522758B1 (ko) 반도체 소자의 제조 방법
CN103855016A (zh) 半导体器件的制造方法
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
CN103855094A (zh) 半导体器件及其制造方法
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
TWI315083B (en) Offset spacers for cmos transistors
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
DE102011005718A1 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102009055394B4 (de) Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
TW200419697A (en) Method of fabricating NMOS and CMOS transistors
DE102011005639B4 (de) Reduzieren der Defektrate während des Abscheidens einer Kanalhalbleiterlegierung in ein in-situ-abgesenktes aktives Gebiet
DE102008021563B4 (de) Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
CN102097376B (zh) 半导体器件的制作方法
DE102009047312B4 (de) Transistor mit einer Metallgateelektrodenstruktur mit großem ε, die auf der Grundlage eines vereinfachten Abstandshalterschemas hergestellt ist
DE102009010846A1 (de) Erhöhen der Integrität eines Gatestapels mit großem ε durch Einschluss einer Metalldeckschicht nach der Abscheidung

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent