TW200422820A - Method and structure of using one basic input/output system (BIOS) memory to start up a computer system - Google Patents

Description

200422820 五、發明說明（l) --- 發明所·屬之技術領域 本案係為一種啟始電腦系統的方法及構造，尤指一種 利用一顆基本輸出入系統記憶體啟始電腦系統的方法及構 造。 先前技術 謂的基本 是電腦基 由電腦低 硬體測試 電腦開機 的訊號、 機時初始 運作，倘 執行如記 法順利的 電腦系統 基本輸出 源的記憶 ’並將此 ’使其内 輸出入系統（Basic 本操作中最基礎的 階的指令集所組 、定義電腦的特性 時，執行電腦的開 及與連接埠間資訊 的運作，皆是依照 若基本輸出入系統 憶體、硬碟、中央 開機。 中具、備了如此重要 入系統的程式指令 體中’如Flash 類基本輸出入系統 容不受電源供應影 在現今的電腦架構中，所

Input-Ouput System，BIOS)乃 軟體。基本輸出入系統主要是 成’提供電腦運作時最基本的 並處理基本的工作。例如，當 機自我測試、詮釋鍵盤所發出 的傳遞等等。因此，電腦一開 基本輸出入系統的内容來執行 出現問題，電腦一開機便無法 處理器等的測試，使得電腦無 也因為基本輸出入系統在 的地位，一般而言我們皆會將 集燒錄在一個可以長久不需電 R〇M、PR0M、EPROM、EEPR0M 等 記憶體内建於電腦的主機板上

ZUUHZZ6ZU 五、發明說明（2) 響而1永久保存其内容 發生的基： = 憶體的内容並非是完全不會 =基本輪出入系統記憶體中 將存在電腦 :體的防寫功能致能(Enable)。= =入系統記 的電路結構隨著時間而產：基本輸出入糸統記憶體 受到病毒軟體的惡意寫入破；：(d:gr广1 生錯誤’導致電·開機執行基本流失或產 產生失誤，因而導致電腦無法式指令集時 為了解決這個問題，部份的二 '芮=。 本輸出入系統記憶體的方式來：：統；=使用兩顆基 習知技術中以兩顆基本輸出 ·所不，其為 電路方塊圖，包括一主要基本：：記憶體啟始電腦系統的 份基本輪出入系統記憶體12，：=糸統5己憶體11 ’-備 (㈣Mng-D〇gTimer)13?4:4_ 計時器 計時器13即開始自動計時，】:糸統開機時，該看門狗 (System Bus) 14讀取該主要美太^糸統透過糸統匯流排 作功能正常時，該主要基本ς =出入系統記憶體11之運 門狗計時器13禁能（Disabl )'，糸統§己憶體11即將該看 機。 ）冋4電腦系統亦順利開 化，：：Ϊ ^ ^ 5 ί 3出入系統記憶體1 1隨著時間產生退 產生ί; ί惡意寫入破壞，其内容流失ΐ 時產生失誤時，由於該輪出入系統程式指令集 I基本輪出入系統記憶體11不會 麵

$ 5頁 200422820 " " ---— -----—' 五、發明說明（3) 再在開機時將該看門狗計時器1 3禁能，因此該看門狗言十時 器13便會自動計時到發生溢時（Time-out)，電腦系統於接 收到溢時訊號時即反置該主要基本輸出入系統記憶體1丨及 該備份基本輸出入系統記憶體1 2的致能輸入訊號，同日寺電 腦系統亦發出系統重置（S y s t e m R e s e t )之指令，使得電腦 系統重新開機時係以讀取該備份基本輸出入系統記憶體i 2 的方式來達成正常功能的運作。 然而，此種設計不但需要兩顆基本輸出入系統記憶 體，且佔據較多的主機板空間，對電腦系統的製造薇商來 說亦需要更多的生產成本。 鏗於上述習知技術中出現的瓶頸，申請人乃經悉心試 驗與研究，並一本鍥而不捨之精神，終發明出本案「利用 一顆基本輸出入系統記憶體啟始電腦系統的方法及構 造」。以下為本案之簡要說明。 發明内容 本案之主要構想為一種利用一顆基本輸出入系統記憶 體啟始一電腦系統的方法及構造，僅使用一顆較大容量的你 基本輪出入系統記憶體，與習知技術中使用兩顆基本輸出 入系統記憶體的方法比較起來，能夠減少更多的生產成 本0 根據本案之主要構想提出/種利用一顆基本輪出入系

第6頁 200422820 五、發明說明（4) =_體：始：電腦系統的方法，該 體八有一第一基本輸出入 出入糸統記憶 該電腦系統包含該基本輪屮、，及一弟一基本輪出入系統， -計時器，而該方法之統=體、-控制電路及 (b )該控制電路對該電腦系統且3古一 /十一時^器開始計時； 料進行解碼以得到一第-备〃 、 系統匯流排資 因應該第二系統匯流排；電路 該計時器;⑷當該第一基本匕系統禁能 及啟始該電腦系統時，該計 產生一 ^ =肊該6十時器 控制電路接收該溢時訊號，並=生：：吟訊號;(e)該 > a 並對該第一系統匯流排資斜推 =碼=付到m统匯流排資料；以及⑴該控制電路 因應該第三系統匯流排資料而讀取該第二基本輸出入系 統，以啟始該電腦系統。 、 根據上述構想’其中步驟（a)中之該計時器係藉由一 開機訊號開始計時。 根據上述構想，其中該開機訊號係透過該電腦系統面 板上之一特定按鍵來啟動。 根據上述構想，其中該第一系統匯流排資料、該第二 糸統匯流排資料及該第三系統匯流排資料係藉由低接腳數 界面（Low Pin Count，LPC)、週邊零件連接界面 (Peripheral Component Interconnect，PCI)及韋刃體分享 界面（Firm Ware Hub，FWH)三者之一或與其具等同功效之 界面傳輸。

200422820 五、發明說明（5) 根’據上述構想，其中該第一系統匯流排資料 系統匯流排資料及該第三系統匯流排資料係包括週：：： (Cycle type)資料及位址（address)資料。 迥功型式 根據^述構想，其中步驟（〇中更包含另一步 制電路於讀取該第二基本輸出入系統之前，產生一 ·=二 置（System Reset)訊號，以重置該電腦系統。 糸、、先重 根據本案之另一構想提出一種利用一顆基本輸 統記憶體啟始-電腦系統的方法，該基本輸出人系統惜 體具有一第一基本輸出入系統及一第二基本輸出^系統思 該，腦系統包含該基本輸出入系統記憶體及一控制^路， 流排資料 一 得到一第二系統匯流排 貧料；（b)該控制電路因應該第二系統匯流排資料而讀取該 第一基本輸出入系統，以啟始該電腦系統；（c )當該第一^ 本輸出入系統無法啟始該電腦系統時，該控制電路即對^ 第一系統匯流排資料進行解碼以得到一第三系統匯流排資 料，以及（d )該控制電路因應該第三系統匯流排資料而讀取 该第二基本輸出入系統，以啟始該電腦系統。 根據上述構想，其中該第一系統匯流排資料、該第二 系統匯流排資料及該第三系統匯流排資料係藉由低接腳數 界面（Low Pin Count，LPC)、週邊零件連接界面 (Per lpheral Component Interconnect, PCI)及動體分享 界面（Firm Ware Hub，FWH)三者之一或與其具等同功效之 界面傳輸。

而該方法之步驟包含：（a)該控制電路對該電腦系統具有 一第一系 M m Ά 一—— N

第8頁 200422820 五、發明說明（6) 根♦據上述構想，其中該第一系統匯流挪次、,、、 系統匯流排資料及該第三系統匯流排資粗 貝料、該第二 (Cycle type)資料及位址（address)資料。 從週期型式 根據上述構想，其中步驟（a)中更包含 於該控制電路對該第一系統匯流排資料進'另—步驟（al): 用該電腦系統具有的一計時器開始計時。仃解碼之前，利 根據上述構想，其中該計時器係_由 計時。 "—開機訊號開始 根據上述構想，其中該開機訊號係透 板上之一特定按鍵來啟動。 °為電腦系統面 根據上述構想，其中步驟（b)中更包含 於該電腦系統啟始時，該第一基本輸出入/另步驟（b 1 ): 器。 糸統禁能該計時 根據上述構想，其中步驟（c)中更包含 該第一基本輸出入系統無法啟始該電腦系3另一步驟（cl): 能該計時器時，該計時器產生一溢時訊號疵，進而無法禁 根據上述構想，其中步驟（c)中更包 該控制電路對於該第一系統匯流排資料 '另一步驟（c2): 該溢時訊號。 订解碼時，接收 根據上述構想，其中步驟（d)中更包 制電路於讀取該第二基本輸出入系统之另一步驟：該控 置（SyStem Reset)訊號，以重置該電腦=產生-系統重 “根據本案之再一構想提出一種利用 統§己憶體啟始一電腦系統的方 土本輸出入系 該基本輪屮 ^出入系統記憶

200422820

^根據上述構想，其中該第一系統匯流排資料及該第二 系統匯流排資料係藉由低接腳數界面（L〇w p i η 體具有.一第一基本 該電腦系統包含該 而該方法之步驟包 排資料而讀取該第 統；以及（b)當該第 時，該控制電路即 二基本輸出入系統 輸出入系統及一第 基本輸出入系統記 含：（a)該控制電路 一基本輸出入系統 一基本輸出入系統 因應一第二系統匯 ，以啟始該電腦系 一基本輸出入系統， 憶體及一控制電路， 因應一第一系統匯流 ，以啟始該電腦系 無法啟始該電腦系統 流排資料而讀取該第 統。

Count，LPC)、週邊零件連接界面（peripherai Component Interconnect，PCI)及動體分享界面（Firin Ware Hub，FWH) 三者之一或與其具等同功效之界面傳輸。 根據上述構想，其中該第一系統匯流排資料及該第二 系統匯流排資料係包括週期型式（C y c 1 e t y p e )資料及位址 (address)資料 〇 根據上述構想，其中步驟（a)中更包含另一步驟（a 1): 該控制電路對該電腦系統具有的一第三系統匯流排資料進 行解碼以得到該第一系統匯流排資料。 根據上述構想，其中該第三系統匯流排資料係藉由低 接腳數界面（Low Pin Count，LPC)、週邊零件連接界面 (Peripheral Component Interconnect，PCI)及韋刃體分享 界面（Firm Ware Hub，FWH)三者之一或與其具等同功效之 界面傳輸。 根據上述構想，其中該第三系統匯流排資料係包括週

第10頁 200422820 五、發明說明（8) ---- 期型式（Cycle type)資料及位址（address)資料。 根據上述構想，其中步驟（a 1 )中更包含另 ^ (a2 ):於該控制電路對該第三系統匯流排資料 / 則，利用該電腦系統具有的一計時器開始計時。 根據上述構想，其中該計時器係藉由一開 4此 网機訊號開始 電腦系統面

根據上述構想，其中該開機訊號係透過該 板上之一特定按鍵來啟動。 另一步驟 入系統禁 根據上述構想，其中步驟（a2)中更包含 (a3 ):於該電腦系統啟始時，該第一基本輪出 該計時器。 根據上述構想，其中步驟（b)中更包含另—步@(bl)· 該第一基本輸出入系統無法啟始該電腦系統，進而無、去焚 能該計時器時，該計時器產生一溢時訊號。 …$ 根據上述構想，其中步驟（b)中更包含另—步驟（b2)· 該控制電路對該第三系統匯流排資料進行解碼以^寻到該第 一糸統匯流排資料。 根據上述構想，其中步驟（b2)中更包含另_步驟 (b 3 ):該控制電路對該第三系統匯流排資料進行解瑪日^， 接收該溢時訊號。 、、守 根據上述構想，其中步驟（b)中更包含另一步驟 該控制電路於讀取該第二基本輸出入系統之前，產生j 統重置（System Reset )訊號，以重置該電腦系統。 系 根據本案之主要構想提出一種利用一顆基本於 J出入系

第11頁 200422820 五、發明說明（9) 統記憶’體啟始-電腦系統的結 於該電腦系統中；以及一基本輸出包括：一控制電路，位 電腦系統中’且與該控制電路電系統記憶體’位於該 系統記憶體具有一第一基本輪出入綠其中該基本輸出入 入糸統；藉由該控制電路讀取該第—糸其先及一第二基本輸出 啟始該電腦系統，並於該第—基本 本輪出入系統，以 電腦系統時，藉由該控制電路讀取^ ^系統無法啟始該 統，以啟始該電腦系統。 〜第二基本輪出入系 根據上述構想，其中該基本輪 閃記憶體（Flash Memory)。 糸統記憶體為一快 根據上述構想所述之結構更具有一 腦系統中，且與該控制電路及該基本^人，，位於該電 別電連接。 出入糸統記憶體分 1據上述構想’其中該計時器為一看門狗計時器 (Watching-Dog Timer)。 根據上述構想，其中該看門狗計時器為電池備份 (Battery Backup)元件及非揮發性記憶體（N〇n — v〇Uti u Memory)其中之一。 根據上述構想，其中該計時器與該電腦系統面板上之 一特定按鍵電連接。 根據上述構想，其中該控制電路與該基本輸出入系統 記憶體間之電連接界面為低接腳數界面（Low P i η Count，LPC)、週邊零件連接界面（Peripheral Component Interconnect，PCI)及韋刃體分享界面（Firm Ware Hub，FWH)

第12頁 200422820

二者之> 或與其具等同功效 本案得藉由下列圖式及 解： 之界面。 4細說明，俾得一更深入之了 實施方式 太鈐：第二圖，其為本案一較佳實施例之利用-顆基 r = ί ί統記憶體啟始一電腦系統之電路方塊圖，該電 :二广3 一控制電路21、—看門狗計時器22、-快閃記 =23及位於該電腦系統面板上之一電源按鍵24。其中， j =記憶體23具有-主要基本輸出入系統231及一備份 基=輸出入糸統232，且該控制電路21與該快閃記憶體“ 之間、該控制電路21與該看門狗計時器22之間、該快閃記 憶體23與該看門狗計時器22之間及該看門狗計時㈣與該 電源按鍵24之間更分別電連接。 上述之該看門狗計時器實際上可以為電池備份 (Battery Backup)元件或是非揮發性記憶體（N〇n一 volatile Memory)其中之一，而在該看門狗計時器“在接 收該電源按鍵24傳來的開機訊號之後即開始自動計時，此 時該控制電路21亦開始針對該電腦系統藉由一低接腳數界 面（Low Pin C〇unt，LPC)、週邊零件連接界面（Peripheral

Component Interconnect，PCI)及韌體分享界面（Firm Ware Hub，FWH)二者之一或與其具等同功效之界面傳送而

第13頁 200422820 五、發明說明（11) ί的包ΐ週期型式（Cycie type)f料及位址（address)資 第：糸統匯流排資料201進行解碼，解竭後即得到 /、該第一系統匯流排資料20】之資料内容不同的一 統匯流排貧料2〇2 ’該第二系統匯流排資料2〇 用另 :二且低，腳數界面、週邊零件連接界面及 f 或與其具等同功效之界面作為傳輸界面，以指定^ 對該主要基本輸出入系統231進行讀取，藉以進 二^中的開機程序，在該電腦系統成功讀取 ^出入系統23"走’該基本輸出入系統2 = 時㈣發出禁議sable)訊號，使得該看門狗； 停止計時，以完成整個開機程序。 。 遭為開機程序中’偏若該基本輸出入系統231因 =又病毋知襲、被複寫或是其他因素以致功能運作不正 I以致無法啟始該電腦系統及禁能該看門狗計時5| 2 2 :電器22即發生溢時⑴me-〇ut)，並對該控 電路1傳达溢時汛號，該控制電路21接收溢時訊號 次先〜排資料201解碼成與該第一系統匯流排 二=—/及該第二系統匯流排資料2 02之資料内容皆不同的 一第三系統匯流排資料2 〇 3。 、 由於該第三系統匯流排資料20 3所具有的位址資料盥 §亥第二系統匯流排資料2〇2所具有的不同，因此該第三系、 ^流排資料203可利用與該第二系、统匯流 —糸 時同-組的傳輸界面’以指定該電腦系統僅對該備 第14頁 200422820 五、發明說明（12) 輸出入’系統232進行讀取，是故在系統重 ^ 系統即可藉由成功讀取該備份基本輪出入< ^该電腦 行開機程序。 矛…死，以進 綜上所述，本案是一種僅利用一顆美 ^ 憶體即可啟始電腦系統的方法及構造，二 j入系統記 與控制電路的搭配運作，對於系統匯流二J3 =器 解碼’亚在基本輸出人記憶體正常及 解=進仃 的位址資*，使得電腦系統因應不同的位址；：解：：同 ==體正常時對基本輸出入記憶體進行讀取ΐ =在基本輸出入記憶體不正常時對備份輸出入記憔， 讀=，因在匕電腦系統之啟始程序將完全 ^ -仃 憶體功能失常而受影響。 口 I丰輸出入記 更重要的是，利用本案之發明生產電腦系統 柄3: ^ :憶體’ •習知技術比較起來，不僅節省了：機 纪，體的ί Γ，更降低了公司購置另一顆基本輸出入系統 圯=的成本，因此本案所述之發 ：、、先 深具產業實用性之發明。 4顆進步且 本案得由熟悉本技藝之人士任施匠思而為諸 Λ、、、^不脫如附申請專利範圍所欲保護者。 、又 > 飾，

第15頁 200422820 圖式簡單說明 圖式簡·單說明 第一圖：習知技術中以兩顆基本輸出入系統記憶體啟始電 腦糸統的電路方塊圖；以及 第二圖：本案一較佳實施例之利用一顆基本輸出入系統記 憶體啟始一電腦系統之電路方塊圖。 本案圖式中所包含之各元件列示如下：

主要基本輸出入系統記憶體11 備份基本輸出入系統記憶體1 2 看門狗計時器1 3、2 2 系統匯流排1 4 控制電路21 快閃記憶體2 3 主要基本輸出入系統2 31 備份基本輸出入系統232 電源按鍵2 4

第16頁

Claims (1)

1. 200422820

   1 · 一種’利用一顆I丄丄人 古& ^甘丄貝基本輸出入系統記憶體啟始一電腦系統的 輸出入系統記憶體具有一第-基本輪出入系 、、 一土本輪出入系統，該電腦系統包含該基本輪屮 =統記憶體、一控制電路及一計時器，而該方法之：：

   (a) 該計時器開始計時； (b) 、該控制電路對該電腦系統具有的一第一系統匯浐 貝料進行解碼以得到一第二系統匯流排資料； L (c) 該控制電路因應該第二系統匯流排資料而讀取該 第一基本輸出入系統，以啟始該電腦系統，此時該第_ ^其 本輸出入^系統禁能該計時器； 土 二（d)當該第一基本輸出入系統無法禁能該計時器及啟 始邊電腦系統時，該計時器即產生一溢時訊號； 士 (e )該控制電路接收該溢時訊號，並對該第一系統匯 流排資料進行解碼以得到一第三系統匯流排資料；以及 (f)該控制電路因應該第三系統匯流排資料而讀取該 第二基本輸出入系統，以啟始該電腦系統。 2 ·如申請專利範圍第1項所述之方法，其中步驟（a)中之該 °十打器係藉由一開機訊號開始計時。 3·如申請專利範圍第2項所述之方法，其中該開機訊號係 透過該電腦系統面板上之一特定按鍵來啟動。 ’、 4·如申請專利範圍第1項所述之方法，其中該第一系統匯 流排資料、該第二系統匯流排資料及該第三系統匯流排資 料係藉由低接腳數界面（L〇w Pin Count’LPC)、週邊零件貝

   第17頁 200422820 六、申請專利範圍 連接界·面（Peripheral Component Interconnect，PCI)及 韋刃體分享界面（Firm Ware Hub，FWH)三者之一或與其具等 同功效之界面傳輸。 5·如申請專利範圍第1項所述之方法，其中該第一系統匯 流排資料、該第二系統匯流排資料及該第三系統匯流排資 料係包括週期型式（Cycle type)資料及位址（address)資 料。 、 3_·如申請專利範圍第1項所述之方法，其中步驟（f)中更包 =另一步驟··該控制電路於讀取該第二基本輸出入系統之匕

   月ίι ’產生一系統重置（System Rese t)訊號，以重置哕φ 系統。 ι你电月甸 種利用顆基本輸出入系統記憶體啟始一雷聪备 方法’該基本輪出入系統記憶體具有一第一基的 統及一第二基本輸出入系統，該電腦系統包美糸 入系統記憶體及一控制電路，而該方法之步驟二本輪出 (a)該控制電路對該電腦系統具有的一第—3 貝料進仃解碼以得到一第二系統匯流排資料；w (b )該控制電路因應該第二系統匯流排資 第一基本輸出入系试 _ ^ 只升而頃取該 糸統，以啟始該電腦系統； (c)當該第一|丄i

   基本輪出入系統無法啟始該電腦&从 時，該控制電路gp m H /电^糸統 ^ ^ 4 即對該第一系統匯流排資料進杆絲戊 到一第三系統匯流M 4 U ^ 返仃解碼以得 /爪徘資料；以及 T (d )該控制雷败m 皆 ^ . ^ τ电路因應該第三糸統匯流排資料而#说 第二基本輸出入系 、丁十而頃取該 $統，以啟始該電腦系統。

   第18頁 200422820 六、申請專利範圍 8·如申請專利範圍第7項所述之方法，其中該第一系統匯 流排資料、該第二系統匯流排資料及該第三系統匯流排資 料係藉由低接腳數界面（Low Pin Count，LPC)、週邊零件 連接界面（Peripheral Component Interconnect，PCI)及 動體分子界面（Firm Ware Hub，FWH)三者之一或與其具等 同功效之界面傳輸。 9 ·如申請專利範圍第7項所述之方法，其中該第一系統匯 流排資料、該第二系統匯流排資料及該第三系統匯流排資 料係包括週期型式（Cycle type)資料及位址（address)資 料0 1 0 ·如申睛專利範圍第7項所述之方法，其中步驟（a )中更 包含另一步驟（al ):於該控制電路對該第一系統匯流排資 料進行解碼之前，利用該電腦系統具有的一計時器開始計 時0 其中該計時器係 1 1 ·如申請專利範圍第1 0項所述之方法 藉由一開機訊號開始計時。 ϋϋ利範第11項所述之方法，其中該開機訊號 彳t _系統面板上之一特定按鍵來啟動。 包含另-；豫n圍第ι〇項所述之方法，其中步驟⑻中更 二系統器該電腦系統啟始時，該第-基本輸 14.如申請專利範圍第13項所述之方法，|中步驟φ @ 腦f统，進％ & ) · ^第基本輪出入系統無法啟始該電 知糸、充^無法禁能該計時器時，該計時器產生一溢時

   第19頁 200422820 六、申請專利範圍 訊號 15·如申請專利範圍第14項所述之方法，其中步驟（c)中更 包含另一步驟（c2):該控制電路對於該第一系統匯流 料進仃解碼時，接收該溢時訊號。 ' 1 6 ·如申請專利範圍第7項所述之方法，其中步驟（d )中更 包^另一步驟：該控制電路於讀取該第二基本輪出入系統 之前’產生一系統重置（System Reset)訊號，以重w呤* 腦系統。 里直邊電 1 8· —種利用一顆基本輸出入系統記憶體啟始一電腦系統 ，方法，該基本輸出入系統記憶體具有一第一基本輸出入 系統及一第二基本輸出入系統，該電腦系統包含該基本輸 出入系、、先δ己憶體及一控制電路，而該方法之步驟包含·， 一 （a)該控制電路因應一第一系統匯流排資料而讀取該 第一基本輸出入系統，以啟始該電腦系統；以及 / (b)當該第一基本輸出入系統無法啟始該電腦系統 時，該控制電路即因應一第二系統匯流排資料而讀取該第 二基本輸出入系統，以啟始該電腦系統。 1 9·如申請專利範圍第丨8項所述之方法，其中該第一系統 匯流排資料及該第二系統匯流排資料係藉由低接腳數界面 (Low Pln C〇unt，LPC)、週邊零件連接界面（peripherai Component Interconnect，PCI)及韋刃體分享界面（Firm Ware Hub，FWH)三者之一或與其具等同功效之界面傳輸。 2 0·如申請專利範圍第18項所述之方法，其中該第一系統 匯流排資料及該第二系統匯流排資料係包括週期型式

   200422820 六、申請專利範圍 (Cycle·.type)資料及位址（address)資料。 21.如申請專利範圍第18項所述之方法，其中步驟（a)中更 包含另一步驟（a 1 ):該控制電路對該電腦系統具有的一第 三系統匯流排資料進行解碼以得到該第一系統匯流排資 料0 2 2 ·如申請專利範圍第2 1項所述之方法，其中該第三系統 匯流排資料係藉由低接腳數界面（Low Pin Count，LPC)、 週邊零件連接界面（Peripheral Component Interconnect，PCI)及韌體分享界面（Firm Ware Hub，FWH) 三者之一或與其具等同功效之界面傳輸。 23·如申請專利範圍第21項所述之方法，其中該第三系統 匯流排資料係包括週期型式（Cycie type)資料及位址 (address)資料。 2 4 ·如申凊專利範圍第2 1項所述之方法，其中步驟（& 1 )中 ^包含另一步驟（a2):於該控制電路對該第三系統匯流排 二=進行解碼之前，利用該電腦系統具有的一計時器開始 =·如申請專利範圍第24項所述之方法，其中該計時器係 曰由—開機訊號開始計時。 係透、ft申專利範圍第25項所述之方法，其中該開機訊號 2'7.如電腦系統面板上之一特定按鍵來啟動。 更包人申叫專利範圍第24項所述之方法，其中步驟（a2)中 輸出二驟（a3):於該電腦系統啟始時，該第一基本 糸、、、先禁能該計時器。

   第21頁 200422820 六、申清專利範圍 I8·八如Η申請專利範圍第27項所述之方法，其中步驟（b)中更 ^ ^ ^ —步驟（bl):該第一基本輪出入系統無法啟始該電 = 進而無法禁能該計時器時，該計時器產生-溢時 2包9.含如/Λ專利範圍第28項所述之方法，其中步驟⑻中更 ;二:驟(b2):該控制電路對該第三系統匯流排資料 進仃解碼以得到該第二系統匯流排資料。 3更0包如含申另請—專Λ範Λ第29項所述之方法，其中步驟⑽中 料進行解碼時，接收該溢時訊號。第二糸統匯流排資 2含如另申圍第18項所述之方法，其中步驟⑻中更 v驟“4):該控制電路於讀取嗲箆-A 士认h 系統之前，產生一系統重+貝取忒第一基本輸出入 該電腦系統。 ' ys em Reset)訊號，以重置 32. —種利用一顆基本輸出入 的結構，包括： ，…先°己憶體啟始一電腦系統 f:電路，位於該電腦系 一基本輸出入系統記憔體 ，乂及 與該控制電路電連接，其中；體位於该電腦系統中，且 一第一基本輪出入系統及一第x二==人系統記憶體具有 藉由該控制電路讀取咳第一土别出入系統； 始該電腦系統，並於該第—義"本輪出入系統，以啟 腦系統時，藉由該控制電路 ^ ^系統無法啟始該電 以啟始該電腦系統。 ° 以弟一基本輪出入系統， 200422820

   33·如申請專利範圍第32項所述之結構，其中該基本輪出 入系統記憶體為一快閃記憶體（Flash Memory)。 34·如申請專利範圍第32項所述之結構更具有一計時器， 位於該電腦系統中，且與該控制電路及該基本輸出入系統 記憶體分別電連接。 3 5 ·如申請專利範圍第3 4項所述之結構，其中該計時器為 一看門狗計時器（Watching-Dog Timer)。 36·如申請專利範圍第34項所述之結構，其中該看門狗計 時器為電池備份（Battery Backup)元件及非揮發性記憶體 (Non-volatile Memory)其中之一。 3 7 ·如申請專利範圍第3 4項所述之結構，其中該計時器與 該電腦系統面板上之一特定按鍵電連接。 3 8 ·如申請專利範圍第3 2項所述之結構，其中該控制電路 與該基本輸出入系統記憶體間之電連接界面為低接腳數界 面（Low Pin Count，LPC)、週邊零件連接界面（Peripheral Component Interconnect，PCI)及勒體分享界面（Firm Ware Hub，FWH)三者之一或與其具等同功效之界面。

   第23頁