TW200423211A - Method and apparatus for thermally insulating adjacent temperature controlled processing chambers - Google Patents

Method and apparatus for thermally insulating adjacent temperature controlled processing chambers Download PDF

Info

Publication number
TW200423211A
TW200423211A TW093107044A TW93107044A TW200423211A TW 200423211 A TW200423211 A TW 200423211A TW 093107044 A TW093107044 A TW 093107044A TW 93107044 A TW93107044 A TW 93107044A TW 200423211 A TW200423211 A TW 200423211A
Authority
TW
Taiwan
Prior art keywords
processing chamber
processing
chamber
dual
patent application
Prior art date
Application number
TW093107044A
Other languages
English (en)
Other versions
TWI252504B (en
Inventor
Jay Wallace
Thomas Hamelin
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200423211A publication Critical patent/TW200423211A/zh
Application granted granted Critical
Publication of TWI252504B publication Critical patent/TWI252504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3306—Horizontal transfer of a single workpiece
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0441—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0602—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

200423211 五、發明說明（l) 一、 【發明所屬之技術領域】 本發明係關於一種鄰接之受溫土控制的處理室之熱絕 緣方法與設備。 本發明係主張西元2003年3月17曰申請之美國專利暫 時申請案第60/454，644之優先權日，故在此將其内容列 為參考資料。 本發明係與以下申請中之美國專利申請案有關··美國 專利申請案第10/XXXXXX號之「用以化學處理基板的處理 系統與方法」，代理人編號第071 4 69/0306773號，其與本 案為同一申請曰；美國專利申請案第iO/χχχχχχ號之「用 以熱處理基板的處理系統與方法」，代理人編號第 071469/0306775號’其與本案為同一申請日；及美國專利 申請案第10/ΧΧΧXXX號之「用以處理基板的處理系統與方 法」’代理人編號第071469/0306772號，其與本案為同— 申請曰。在此將其所有内容列為參考資料。 二、 【先前技術】 處理室，例如用於半導體製造者，經常必須保持在操 作能夠有效進行的特定溫度。易受溫度影響之處理的例子 包括化學氧化去除（COR )處理及基板熱處理。 COR處理可用於處理半導體裝置之氧化層中的遮罩， 而此遮罩則用於蝕刻具有約1 〇 〇奈米或更小之特徵尺寸的 基板。COR處理包括使氧化層的表面曝露於處理氣體並對 已經過化學處理之半導體裝置的氧化層進行熱處理。
200423211 五、發明說明（2) 最好在不同溫度中進行上述的各種處理（即化學處理 與熱處理）。因此，上述的各種處理就必須在不同理 室中進行。此外’在處理階段最好免於使半導體 在處理室之外。 "^ ^ 三、 【發明内容】 、，因此，本發明係提供一種鄰接之受溫度控制的處理室 或鄰接之具有不同溫度之處理室之熱絕緣方法與設備。 一種雙處理至设備，設置有一第一處理室與一二 理室，而該第二處理室則在一界面連接至該第二;= =第-處理室與該第二處理室的每—個係具有位在該界面 的:傳送開口。使-絕緣板位在該界面之 =二處理室之其中一個之上且具有一低熱傳導當 理室與該第二處理室獨；===可將該第-處 雙處理室設備設備係且有度…卜’此種 將該第-處理室固定；= ” = 固定裝置’用以 緣板係由鐵氟龍所構成至#在各實施例中，絕 去除該弟一處理室為一化學氧化 去除處理至且該4二處理室為—熱處理室。 茲將參照附隨的圖+ ^ αη , ^ 似的夂去从唯护-/圖不，以說明本發明。在圖示中，相 似的參考付说和不類似的元件。 四、 【實施方式】 以下將藉由各實施例說明本發明。 圖1為本發明之―實施例的第〆處®室10之立體圖， 200423211 五、發明說明（3) 其與第二處理室呈熱絕緣。圖2為本發明之一每 -處理室10之侧視圖。圖3為圖!與圖2所 厂 10的上視圖。圖4為圖i、圖2與< 弟一處理至 橫剖面侧視圖。如圖所示，處理室1〇:=:== 外，設置界面板“且其具有至少n處理室。' 二處理室接觸。接觸構件俜牛16，用以與第 室之間的穩固之結構性接觸，且 =與第-處理 為最小。具有絕緣⑽的配；= =第絕;:2室°:=::熱傳導性，=處理 絕緣板20由鐵氟龍所構成。 =各貝鉍例中， 尤材科、與乳化紹、石英等等熱絕緣材料。线陶 設置處理室固定裝置22 於第二處理室。如Fn μ -知口地將弟一處理室ίο固定 之中““定：Γ-；;，二定裝置22從形成在處理室 裝置為銷侔』::左 至10。雖然所示的處理室固定 裝置。例 >，可利用决爪赤：ΐ解.亦可使用其它固定 連結在-起。除了固定心；它夹鉗裝置從外部使處理室 俾能更易於使第一产以外’更設置對準裝置24， 對準梦署第處至1對齊第二處理室。在圖1中， 件，俾與第二處理室之對位孔對齊的銷 作孰籴本瑁杜、益地J至正確地對齊。雖然顯示為銷件’ …。本項技藝者當可清楚明白、亦可使用其它對齊= 200423211
法。例如，可形成鍵狀結構而使第 處理室10之中。 —處理 室能夠卡入第 如 間的氣 同壓力 封件， 膠、氟 通常根 對流體 壓縮作 縮設定 數、熱 的周圍 處理室 而密封 圖4所示 密密封件 (真空壓 例如，包 素碳、矽 據以下之 的阻力、 用力、模 、熱效應 膨脹係數 設置閘閥 必須互相 住傳送開 ’複數之錢件28以上以各種元件之 。氣後费封件便於建立各處理室之中的不 力、大氣壓力、大於大氣壓力）^氣密密 括彈性體材料（例如，氟素矽膠、腈橡
膠、新平橡膠、乙烯—丙烯橡膠等等）。 物理特性而選用每一種應用所需的材料： 硬度、韌度、抗拉強度、延展率、〇形環 數、抗撕裂性、抗摩耗性、體積變化、壓 、彈性旎、劣變、腐蝕、透氣性、摩擦係 、排氣率等等。此外，亦可在傳送開口工2 接合板30。在處理、清潔、或第一與第二 隔離的其它期間’閘閥組件26係垂直移動 口 12 。
在各貝施例中’弟一處理至1 0為化學氧化去除處理處 理室，故如圖1所示具有閘閥組件26。此外，若第一處理 室1 〇為化學氧化去除處理室時，則基本上將處理室之内部 插真空。又，在圖1至圖6的實施例中，絕緣板2 〇有助於維 持各處理室之間的氣密密封。在處理期間，處理室1〇及5〇 之中的環境通常維持在較低的壓力。故，為了維持相對於 外部環境（即處理室外部的大氣壓力壓力）為低的壓力環 & (真空），則處理室之設計與組裝及其互連必須足以維 持真空完整性。在所述實施例中，絕緣板20係用以使兩個
200423211 五、發明說明（5) 處理室在其互連處呈熱絕緣，並在其互連處設置密封面。
圖5為本發明之一實施例的第二處理室5 〇之立體圖， 其與第一處理室呈熱絕緣。圖6為圖5所示之第二處理室5〇 的橫剖面侧視圖。第二處理室5 0係具有相對於第一處理室 10之上的對準裝置24之對準孔54。因此，對準裝置24係裝 設到對準孔54之中。此外，設置固定孔56並形成為容納第 一處理室10之上的固定裝置22。圖7顯示第一處理室1〇與 第二處理室5 0之間的聯結器。基板傳送開口 5 2的周圍形成 有容納密封件28A的密封溝槽60，且當緊壓著絕緣板2〇之 第一表面20A時，將設置第二處理室50與絕緣板2〇的第一 表面20A之間的真空密封。此外，傳送開口12的周圍形成 有容納另一密封件28B的密封溝槽29，且當緊壓著絕緣板 20之第二表面20B時，將設置連接至第一處理室1〇之界南 板1 4與絕緣板2 0之間的真空密封。如上所述，此種設計足 以維持真空完整性與結構完整性，且使兩個處理室丨〇及5〇 互相呈熱絕緣。此外’設置結合凸緣5 8，俾能更穩固地將 第一處理室10固定於第二處理室50 (如圖5)。
在另一實施例中，圖8顯示第一處理室1 〇與第二處理 室5 0之間的另一種聯結器，其中此種設計足以維持真空完 整性與結構完整性，並可使兩個處理室丨〇及5 〇互相呈熱絕 緣。此種聯結器係包括界面板丨丨4，其具有凸緣部丨丨4A、 前緣部11 4B、及絕緣板120。前緣部11 4B係延伸過絕緣板 1 2 0而與閘閥2 6搭配。界面板11 4之凸緣部11 4 A的周圍形成 有各納密封件1 2 8 A的密封溝槽1 6 0，且當緊壓著絕緣板1 2 〇
200423211 五、發明說明（6) --- f…表面120A時，將設置界面板114與絕緣板12〇之間的 i 封。基板開口 12的周圍形成★容納密封件128β的密 外番:129，且當緊壓著絕緣板120之第二表面120Β時，將 緣板120與第一處理室1〇之間的真空密封。此外， 傳送開口52的周圍形成有容納密封件128C的另一密封 二=130，且當緊壓著第二處理室52時，將設置第二處理 與界面板114之間的真空密封。此外，基板傳送開口 ^ =周圍形成有容納密封件128])的密封溝槽131，且當緊 ，著界面板114時，將設置界面板1 14與閘閥26之間的真空 =封。界面板114更包括至少一接觸構件116，用以使第一 處理室10與第二處理室50之間互相接觸。接觸構件係 ，理室1〇與第二處理室50之間的穩固之結構 二、有小於絕緣板1 2 〇之表面積，俾能使第一處理室1 〇與 第二處理室50之間的接觸面積為最小。在圖8之實施例^ ^ 第一處理室5 0、界面板11 4、與閘閥2 6之間係形成連 、=的熱通路。然而，藉由絕緣板1 2 0而使第二處理室5 q與 第一處理室1 〇呈熱絕緣。相反地，在圖7之實施例中，第、 二處理室50、界面板114、與閘閥26之間係形成間斷的熱 通路。然而，藉由絕緣板1 2 〇仍可使第二處理室5 〇與第一 處理室10呈熱絕緣。 ” 在各實施例中，第二處理室5 0為熱處理室。 雖然藉由上述各實施例說明本發明，但熟悉本項技藏 之人士應清楚瞭解··只要在不脫離本發明之鄰接之受溫^ 控制的處理室之熱絕緣精神的情況下，可藉由任—變化^
200423211 五、發明說明（7) 式據以實施本發明。例如，可將圖1至圖4所示之結構設置 在第二處理室50之上，並可將圖5及圖6所示之裝置設置在 第一處理室1 0之上。實際上，元件之位置係可任意組合。 例如’固定裝置22可位在第一處理室之上，而對準裝置24 可位在第二處理室之上。如同閘閥組件 裝置亦可設置在兩處理宮夕苴由夕 加 、 在不脫離…之精；；之；上。因此’只要 以實施本發明。故本菸月> /籍由任一變化型式據 變化型態。 *月之範圍係包括上述各實施例及其
200423211 圖式簡單說明 五、【圖式簡單說明】 圖1為本發明之一實施例的第一處理室之立體圖，其 與第二處理室呈熱絕緣。 圖2為本發明之一實施例的第一處理室之侧視圖。 圖3為圖1與圖2所示之第一處理室的上視圖。 圖4為圖1、圖2與圖3所示之第一處理室的橫剖面側視 圖。
圖5為本發明之一實施例的第二處理室之立體圖，其 與第一處理室呈熱絕緣。 圖6為圖5所示之第二處理室的橫剖面側視圖。 圖7為本發明之第一與第二處理室的橫剖面側視圖。 圖8為本發明之第一與第二處理室的另一橫剖面侧視 圖。 元件符號說明：
10 第一處理室 1 2、5 2 基板傳送開口 14、114界面板 1 6、11 6接觸構件 18 配合裝置 114A 凸緣部 114B 前緣部 128A、128B、128C、128D、28、28A、28B 密封件 1 2 9、1 3 0、1 3 1、1 6 0、2 9、6 0 密封溝槽
第14頁 200423211 圖式簡單說明 2 0、1 2 0 絕緣板 22 固定裝置 24 對準裝置 26 閘閥（或閘閥組件） 20A、120A 第一表面 20B、120B 第二表面 30 閘閥接合板 50 第二處理室 54 對準孔 56 固定孔 58 結合凸緣
第15頁

Claims (1)

  1. 200423211 六、申請專利範圍 1. 一種雙處理室設備，包含： 一第一處理室； 一第二處理室，在一界面連接至該第一處理室，該第 一處理室與該第二處理室的每一個係具有位在該界面的一 傳送開口；及 一絕緣板，位在該界面之該第一處理室與該第二處理 室之其中一個之上且具有一低熱傳導性； 其中當該第一處理室與該第二處理室互相連接時，將 該第一處理室與該第二處理室獨立控制成不同之溫度。 2. 如申請專利範圍第1項之雙處理室設備，更包含： 至少一對準裝置，位在該第一處理室與該第二處理室 之其中一個之上；及 至少一對準孔，對應於該至少一對準裝置的每一個而 位在該第一處理室與該第二處理室之另外一個之上。 3. 如申請專利範圍第1項之雙處理室設備，更包含： 至少一處理室固定裝置，位在該第一處理室與該第二 處理室之其中一個之上；及 至少一處理室固定孔，對應於該至少一對準裝置的每 一個而位在該第一處理室與該第二處理室之另外一個之 上。 4. 如申請專利範圍第1項之雙處理室設備，其中該第一處
    200423211 六、申請專利範圍 理室為一化學氧化去除處理室且該第二處理室為一熱處理 室。 5.如申請專利範圍第1項之雙處理室設備，更包含一閘閥 組件，用以密封該第一處理室而與該第二處理室隔離。
    6 ·如申請專利範圍第1項之雙處理室設備，其中必須對該 第一處理室與該第二處理室抽真空且在該第一處理室與該 第二處理室之間所形成的密封為一真空密封。 7. 如申請專利範圍第1項之雙處理室設備，其中該絕緣板 係位在該第一處理室之上。 8. 如申請專利範圍第1項之雙處理室設備，其中該絕緣板 由鐵氟龍所構成。
    9. 如申請專利範圍第1項之雙處理室設備，其中該絕緣板 包括一接觸構件，形成使該第一處理室與該第二處理室隔 開達一預定之距離。 1 0.如申請專利範圍第9項之雙處理室設備，其中該接觸構 件的表面積實質小於該絕緣板的表面積。 11. 一種雙處理室系統的製造方法，該雙處理室系統係包
    第17頁 200423211 六、申請專利範圍 括一第一處理室與一第二處理室，該雙處理室系統的製造 方法包含以下步驟： 一絕緣板的連接步驟，連接圍繞著該第一處理室與該 第二處理室之其中一個的一傳送開口之一絕緣板； 一第一處理室與第二處理室的對齊步驟，在一界面對 齊該第一處理室與該第二處理室； 一第一處理室與第二處理室的連接步驟，連接該第一 處理室與該第二處理室； 一真空密封的形成步驟，形成第一處理室與該第二處 理室之間的一真空密封；及 一溫度控制步驟，當該第一處理室與該第二處理室互 相連接時，獨立地控制該第一處理室與該第二處理室之中 的溫度。 1 2 ·如申請專利範圍第1 1項之雙處理室系統的製造方法， 更包含使該第一處理室與該第二處理室隔開達一預定之距 離。 1 3. —種雙處理室設備，包含： 一第一處理室； 一第二處理室，在一界面連接至該第一處理室，該第 一處理室與該第二處理室的每一個係具有位在該界面的一 傳送開口； 一絕緣板，位在該界面之該第一處理室與該第二處理
    200423211 六、申請專利範圍 室之間； 一接觸構件，形成使該第一處理室與該第二處理室隔 開達一預定之距離，而該接觸構件之表面積係實質小於該 絕緣板之表面積； 至少一對齊結構，位在該第一處理室與該第二處理室 之其中一個之上；及 至少一互補的對齊結構，對應於位在該第一處理室與 該第二處理室之另外一個之上的各對齊結構。
    第19頁
TW093107044A 2003-03-17 2004-03-17 Method and apparatus for thermally insulating adjacent temperature controlled processing chambers TWI252504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US45464403P 2003-03-17 2003-03-17

Publications (2)

Publication Number Publication Date
TW200423211A true TW200423211A (en) 2004-11-01
TWI252504B TWI252504B (en) 2006-04-01

Family

ID=33029908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093107044A TWI252504B (en) 2003-03-17 2004-03-17 Method and apparatus for thermally insulating adjacent temperature controlled processing chambers

Country Status (5)

Country Link
US (1) US7214274B2 (zh)
EP (1) EP1604386A2 (zh)
JP (1) JP4546460B2 (zh)
TW (1) TWI252504B (zh)
WO (1) WO2004084271A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951821B2 (en) * 2003-03-17 2005-10-04 Tokyo Electron Limited Processing system and method for chemically treating a substrate
US7029536B2 (en) * 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
US7877161B2 (en) 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
EP1661161A2 (en) * 2003-08-07 2006-05-31 Sundew Technologies, LLC Perimeter partition-valve with protected seals
US7651583B2 (en) * 2004-06-04 2010-01-26 Tokyo Electron Limited Processing system and method for treating a substrate
JP4763786B2 (ja) * 2006-06-19 2011-08-31 日本バルカー工業株式会社 弁体部及びゲートバルブ装置
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP2008192802A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体製造装置およびその製造方法
US20080217293A1 (en) * 2007-03-06 2008-09-11 Tokyo Electron Limited Processing system and method for performing high throughput non-plasma processing
US7977249B1 (en) 2007-03-07 2011-07-12 Novellus Systems, Inc. Methods for removing silicon nitride and other materials during fabrication of contacts
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8303716B2 (en) * 2008-07-31 2012-11-06 Tokyo Electron Limited High throughput processing system for chemical treatment and thermal treatment and method of operating
US8323410B2 (en) * 2008-07-31 2012-12-04 Tokyo Electron Limited High throughput chemical treatment system and method of operating
US8287688B2 (en) * 2008-07-31 2012-10-16 Tokyo Electron Limited Substrate support for high throughput chemical treatment system
US8303715B2 (en) * 2008-07-31 2012-11-06 Tokyo Electron Limited High throughput thermal treatment system and method of operating
US7981763B1 (en) 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
US8058179B1 (en) 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
US20110180097A1 (en) * 2010-01-27 2011-07-28 Axcelis Technologies, Inc. Thermal isolation assemblies for wafer transport apparatus and methods of use thereof
USD734377S1 (en) * 2013-03-28 2015-07-14 Hirata Corporation Top cover of a load lock chamber
JP6227976B2 (ja) * 2013-10-30 2017-11-08 東京エレクトロン株式会社 基板処理装置及びシャッタ部材
JP5876463B2 (ja) * 2013-12-03 2016-03-02 東京エレクトロン株式会社 プラズマ処理装置
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9425041B2 (en) 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
JP6386394B2 (ja) * 2015-02-18 2018-09-05 東芝メモリ株式会社 複合プロセス装置
JP6899697B2 (ja) 2017-05-11 2021-07-07 東京エレクトロン株式会社 ゲートバルブ装置及び基板処理システム
WO2019226341A1 (en) 2018-05-25 2019-11-28 Lam Research Corporation Thermal atomic layer etch with rapid temperature cycling
JP7461923B2 (ja) 2018-07-09 2024-04-04 ラム リサーチ コーポレーション 電子励起原子層エッチング
WO2022169509A1 (en) 2021-02-03 2022-08-11 Lam Research Corporation Etch selectivity control in atomic layer etching
US12615980B2 (en) 2021-03-18 2026-04-28 Lam Research Corporation Etching of indium gallium zinc oxide
TWI775691B (zh) * 2021-12-02 2022-08-21 奈盾科技股份有限公司 半導體缺陷修復的裝置及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8900544A (nl) * 1989-03-06 1990-10-01 Asm Europ Behandelingsstelsel, behandelingsvat en werkwijze voor het behandelen van een substraat.
US5223113A (en) * 1990-07-20 1993-06-29 Tokyo Electron Limited Apparatus for forming reduced pressure and for processing object
JP3043848B2 (ja) * 1990-07-20 2000-05-22 東京エレクトロン株式会社 処理装置
JPH04360527A (ja) * 1991-06-07 1992-12-14 Tokyo Electron Ltd エッチング方法およびエッチング装置
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JP3507220B2 (ja) * 1995-09-14 2004-03-15 株式会社日立国際電気 半導体製造装置
US5820366A (en) 1996-07-10 1998-10-13 Eaton Corporation Dual vertical thermal processing furnace
US6198074B1 (en) 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
US6074951A (en) 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
US5838055A (en) 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
US5876879A (en) 1997-05-29 1999-03-02 International Business Machines Corporation Oxide layer patterned by vapor phase etching
JP4067633B2 (ja) * 1998-03-06 2008-03-26 東京エレクトロン株式会社 処理装置
JP2000021799A (ja) 1998-07-01 2000-01-21 Tokyo Electron Ltd 枚葉式熱処理装置
US6469780B1 (en) * 1998-12-21 2002-10-22 Air Products And Chemicals, Inc. Apparatus and method for detecting particles in reactive and toxic gases
US20010016226A1 (en) 1999-12-15 2001-08-23 International Business Machines Corporation Method for preparing the surface of a dielectric
US6245619B1 (en) 2000-01-21 2001-06-12 International Business Machines Corporation Disposable-spacer damascene-gate process for SUB 0.05 μm MOS devices
US6271094B1 (en) 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6335261B1 (en) 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
US6926843B2 (en) 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
US20020195201A1 (en) * 2001-06-25 2002-12-26 Emanuel Beer Apparatus and method for thermally isolating a heat chamber
US6800172B2 (en) * 2002-02-22 2004-10-05 Micron Technology, Inc. Interfacial structure for semiconductor substrate processing chambers and substrate transfer chambers and for semiconductor substrate processing chambers and accessory attachments, and semiconductor substrate processor
US6814813B2 (en) * 2002-04-24 2004-11-09 Micron Technology, Inc. Chemical vapor deposition apparatus

Also Published As

Publication number Publication date
EP1604386A2 (en) 2005-12-14
US20040182324A1 (en) 2004-09-23
TWI252504B (en) 2006-04-01
WO2004084271A2 (en) 2004-09-30
WO2004084271A3 (en) 2004-11-04
JP4546460B2 (ja) 2010-09-15
JP2006521016A (ja) 2006-09-14
US7214274B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
TW200423211A (en) Method and apparatus for thermally insulating adjacent temperature controlled processing chambers
CN102216656B (zh) 用于处理室的密封装置
US6182733B1 (en) Methods of manufacturing microfabricated substrates
CN107258012B (zh) 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
JP7175337B2 (ja) 電子デバイス製造用のロードポートの機器、システム、及び方法
US12074032B2 (en) Heat shield for chamber door and devices manufactured using same
US12444585B2 (en) Electrical connector for cooled substrate support assembly
US20210343512A1 (en) Cooled substrate support assembly for radio frequency environments
TW200920871A (en) Vacuum processing apparatus
DE602004006720T2 (de) Gereinigter heizer-suszeptor für einen ald/cvd-reaktor
TW200809123A (en) Valve door with ball coupling
CN102683252A (zh) 基板输送方法及基板输送装置
CN102618840B (zh) 传送腔室接口用的浮动狭缝阀
CN107614955B (zh) 管接头方法、管接头用部件、管接头及相关装置
CN115397581A (zh) 用于金属流反应器模块的方法和生产的模块
JP2013251354A (ja) ウエハ加熱用ヒータ
JP7498170B2 (ja) ロードロック本体部分、ロードロック装置、及びその製造方法
KR101007098B1 (ko) 베이어닛 폐쇄부를 구비한 기밀 연결 소자
JPS62262420A (ja) 半導体加熱用耐熱管のシ−ル方法
TW201341327A (zh) 用於薄玻璃片之載體及使用方法
JP2003252687A (ja) セラミックスと金属の気密接合構造及び該構造を有する装置部品
US20250183093A1 (en) Hybrid seal for semiconductor processing chambers
CN119222344A (zh) 衬底处理室和衬底搬运室之间的热障
CN120173716A (zh) 一种微流控装置及微流控设备
JP2010150603A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent