TW200423308A - Method for forming vertical transistor and trench capacitor - Google Patents

Method for forming vertical transistor and trench capacitor Download PDF

Info

Publication number
TW200423308A
TW200423308A TW092109975A TW92109975A TW200423308A TW 200423308 A TW200423308 A TW 200423308A TW 092109975 A TW092109975 A TW 092109975A TW 92109975 A TW92109975 A TW 92109975A TW 200423308 A TW200423308 A TW 200423308A
Authority
TW
Taiwan
Prior art keywords
trench
layer
forming
vertical transistor
patent application
Prior art date
Application number
TW092109975A
Other languages
English (en)
Other versions
TWI222180B (en
Inventor
Shian-Jyh Lin
Yi-Nan Chen
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW092109975A priority Critical patent/TWI222180B/zh
Priority to US10/640,097 priority patent/US6808979B1/en
Application granted granted Critical
Publication of TWI222180B publication Critical patent/TWI222180B/zh
Publication of TW200423308A publication Critical patent/TW200423308A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

2004233 08
【發明所屬之技術領域】 cell Μ ^ ^ ^ ^ ^ ^ # ^ ^ ^ ^ ^ ( -m〇ry 容的方法。關於一種形成垂直式電晶體以及溝槽式電 【先前 在 密度植 單元（m 加快。 寸之記 少記憶 的漏電 電容所 ，還要 增加電 由於在 電容面 此目前 trans i 漏電流 力口 I己憶 電晶體 上述垂 技術】 ，，，路（integrated circuit， Ic)晶片上製作高 em〇rv導體元件時，必須考慮如何縮小每一個記憶 在傳二2)的大小與電力消耗’以使其操作速度 3、為的平面電晶體料中，為了獲得-個最小尺 =二須盡量將電晶體的閑極長度縮短，以減 早兀的檢向面積。作暑， 流而必須相對靡从^ / :曰使閘極無法忍受較大 儲存的雷#诘Γ降低位兀線上的電壓，·進而使得 考量如何f作—彻B j在極的橫向長度同時 容之面ί*、Θ個具有較大電容量之電容，例如： 奋之面積、減少雷交 實際製作上無法二有；介質厚度等等。 積的條件，也二i i減h己憶單元面積且增加 半導姊f “、、進一步縮小有效介質的厚度，因 牛¥版業界廣泛使用一 stor)結構，可以脾門权檀^直電日日體（VertlCal 的的適當值，不作長度維持在一個可得到低 口口 — 一不“減小位元線電壓，也不會增 單7C的彳頁向面積。卜 下方的深渠溝雷*外，退包括以直接設置於垂直 古 φ a ” 各（deep trench capacitor)配合 直電曰…更進—步降低佔用記憶單元的額外面
第5頁 2004233 08 五、發明說明（2) 積0 目前垂直電晶體與溝槽式電容的製造方法，如第1圖 所示，通常是在形成溝槽式電容C (由電極板20、電容介 電層1 8以及埋入電極板1 6所組成）後，形成一導線結構 (環狀絕緣層2 1、第一導電層2 4以及第二導電層2 2所構成 )於上述溝槽式電容上方，再以高密度電漿（High
Density Plasma; HDP)形成一用以絕緣（isolation)的 溝槽頂氧化層2 6 ( T r e n c h Τ ο ρ 0 X i d e ; T T 0 )於上述導線 結構上。接著，再依序形成電晶體之閘極結構，包括閘極 氧化層28、導電層（未圖示）、間隙壁（未圖示）、源 極、汲極等以完成整個垂直電晶體以及溝槽式電容的製 作。 然而’依照上述傳統製程使用高密度電漿方法形成溝 槽頂氧化層（ΤΤ0 )時，如第i圖所示，易形成表面傾斜的 Τ T 0 2 6，無法形成具有理想的平坦表面的溝槽頂氧化層。 再者，上述溝槽頂氧化層的一致性（Llnif0rmity )不^ 時，其中一側的溝槽側壁沒有氧化層的保護，造成絕緣效 果不良，在後續形成之垂直電晶體下方容易有擴散過多的 摻雜=子，例如砷（As )，將嚴重影響垂直的閘極氧化層 的可#度（reliability)，進而大幅降低整個半導體元 件的性能。 【發明内容】 有鑑於此，本發明之目的即提供一種能克服習知缺點
〇548-9645TWf(Nl) ； 91259 ： Phoebe.ptd 第6頁 2004233 08 五、發明說明（3) 的形成垂直電晶體以及溝槽式電容的方法，以因應目前半 導體產業上的需要。 本發明主要係藉由液相沈積方法（Liquid Phase Deposi t ion ; LPD )取代傳統的高密度電漿方法形成溝槽 頂氧化層（ΤΤ0 )，由於上述液相沈積方法是將整個晶圓 浸入化學溶液中，並非如習知高密度電漿方法，有沈積角 度的問題’使氧化層可以均勻且一致地在溝槽内成長，所 形成之溝槽頂氧化層的厚度一致，可充分發揮其絕緣效 果，避免造成後續形成之閘極氧化層不良而製出性能優異 的半導體元件。 〃 為達成上述目的，本發明提供一種形成垂直電晶體以 及溝槽式電容的方法，#步驟包括：提供形成有一溝槽以 及-墊層結構於表面的-半導體基底；在該溝槽底部形成 一電容；在該電容上形成一導線結構；在該溝槽之側壁上 形成一介電層；以液相沈積方法於該導線結構上形成一厚 度均勻之溝槽頂介電層；以及在該溝槽頂介電層上形成: 電晶體，並以該溝槽頂介電層與其下之電容絕緣。 根據本發明之形成垂直電晶體以及溝槽式電容的方 ，可形成厚度一致的溝槽頂氧化層，除了可充分發揮其; 緣效果之外，亦能提高後續形成之閘極氧化層可靠度一 ^ 出性能優異的半導體元件。 S X而製 為了讓本發明之上述和其他目的、特徵、和優點炉 明顯易懂，下文特舉一較佳實施例，並配合所附圖示把更 詳細說明如下· 作
0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd 第7頁
2004233 08 五、發明說明（4) 【實施方式】 以下參照第2 A〜2 G圖說明本發明之實施例形成垂直電 晶體以及溝槽式電容的方法的製程剖面圖。 首先，如第2A圖所示，提供一半導體基底1〇〇，並於 該半導體基底1 0 0上依序形成包括氧化層1 1 4以及氮化層 11 2之墊層結構。接著，以圖案化之光阻層（未圖示）定 義出溝槽之位置後，以例如反應性離子餘刻（r I E )之|虫 刻方式形成一溝槽1 2 5於該半導體基底中。 然後’在溝槽1 2 5之下面部分形成包括埋入式電極板 116、順應性形成之電容介電層118以及電極板12〇的溝槽 式電容。上述埋入式電極板11 6例如為N +型摻雜區，位於 ，槽125底部的基底中，電極板丨20則為摻雜之多晶矽，電 容介電層11 8則為例如氧化矽-氮化矽（〇N )的疊層結構， 或為氧化矽-氮化矽—氧化矽（〇N〇 )的疊層結構。上述溝 7式電容C的形成可藉由習知方式進行，其詳 壁及底部形成一 n+型捧雜之介 2、、f 玻璃 Ursenic Sili ⑶n Glass; ASG )後，填人一既 =度的光阻材料於溝槽丨2 5中，再以濕未 阻材料覆蓋之摻雜的介電層，接著移除光阻 ::積一絕緣層：例如四乙氧基矽烷（te〇s)，用：：： 二”之離子在後續的熱製程中擴散到未被摻雜之人 蓋的溝槽1 2 5側壁周圚沾茸& ” "電層覆 介雷屏由沾μ工圍基底中，接者以熱製程將摻雜夕 曰中的離子驅入於基底中，形成Ν + 二之 入式電極板1 1 6。妙〜 土 b雜^作為埋 板 然後，移除絕緣層與摻 至
〇548-9645TWf(Nl) ; 91259 ； Phoebe.ptd 第8頁 v-ί 2004233 08 五、發明說明（5) 順應性沈積一介雷Μ认、致 層118，並沈積一導之側壁及底部’作為電容介電 .οπ ¥寬層填滿溝槽1 2 5，以作為電極板 I Ζ U 0 一蜗S成六述？容結構後，如第2Β圖所示，順應性沈積 1 = ^ ,列如虱化矽後，以蝕刻方式移除墊層結構以及 =上方的口絕、緣層m。接著沈積一卜導電層124填滿溝 、S — 一 /回蝕刻使該第一導電層1 2 4至既定位置。然後再 ，了 s _人回餘刻使該絕緣層1 2 2之高度低於該導電層1 2 4而 ?'、、％狀絶緣層1 2 2’，&第2C圖所示，接著沈積第二導電 、， 个t^夕b日矽或非晶矽於環狀絕緣層1 2 2，之上 方’亚^回姓刻使該第二導電層丨2 6之高度與該第一導電層 '2 4相等。上述第一導電層1 2 4、環狀絕緣層1 2 2，以及第二 導電層1 2 6即構成導線結構。 接著’如第2D圖所示，沈積一介電層1 28，例如氮化 層（S 1 N )’再以等向性蝕刻將第一導電層1 24上方之氮化 層去除’而保留介電層丨2 8於側壁上，接著以在室溫下進 行/尤積的，夜相沈積方法（LiqUid phaSe Deposition; LPD )形成一介電層130，以覆蓋該第一導電層124。上述溝槽 頂氧化層較佳之厚度範圍為丨〇〜丨〇 〇 〇 A，其係用以絕緣阻 隔上述導線結構與後續形成之控制閘極。 上述液相沈積方法，是將整個晶片浸於H2 S i F6的溶液 中’並滴入ABC»3溶液進行滴定（titrati〇rl);其化學反 應示如下所示：
0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd
2004233 08 五、發明說明（6) H2SiF6+2H20
SiCh + 6HF (1)
H3B03+4HF ==BF4' + H30++2H20 ...... (2) 上述反應式1用以沈積s i 02，而反應式2則用以消耗反 應式中的產物HF，以避免逆向反應。s i 02的沈積速度可藉 由滴定控制。由於上述液相沈積方法是將整個晶圓浸入化 學溶液中，並非如習知高密度電漿（HDp )方法，有沈積 角度的問題，使氧化層可以均勻且一致地在溝槽内成長， 能夠形成厚度一致之溝槽頂介電層。 接著’請參照第2 E圖，以乾蝕刻移除此時位於溝槽側 壁上的介電層1 2 8，僅剩下1 28,於溝槽頂介電層之兩側。 並利用習知技術於溝槽頂氧化層丨3 〇上方之溝槽上半部形 成閘極氧化層132與閘極導電層14〇，閘極導電層14〇之材 =例如疋，晶矽、鎢矽合金、金屬或其組合。其方法例如 ^使用，氧化法於溝槽頂氧化層丨3〇上方之溝槽側壁上形 λ閘，乳化層1 3 2，然後再於閘極氧化層1 32所包圍之區域 電層140。在本實施例中，閉極氧化層⑴及 :然後杏1 一係構成本發明之記憶體裝置中的控制閘極 1 〇〇、、中开/成也一旅子佈值，以在控制閘極周圍上方之基底 的彤成則Η由%雜，作為垂直電晶體之源極160。汲極170 導電層1、2Γ中的^程例如是熱擴散製程使摻雜於第一 底10。中而與控制閘極電性連ί。層126擴政至周圍基
0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd 第10頁 2004233 08 五、發明說明（7) ，例如氮化矽覆蓋該氮 並以非等向性蝕刻移 槽側壁上的絕緣材料作 後以導電材料，例如摻 械研磨（CMP )將導電 接著，順應性形成一絕緣材料 化矽層1 1 2以及溝槽之側壁及底部 除部分該絕緣材料，僅保留位於溝 為間隙壁142，如第2F圖所示，最 雜之多晶矽填滿溝槽後，以化學4 材料磨平，形成如第2 F圖所示之導電層1 5 0 根據本發明之形成垂直電晶體以及溝槽式電容的方法 ，藉由可在室溫進行沈積的液相沈積法形成表面平坦的溝 槽頂氧化層，使其絕緣效果充分發揮，並能提高後續形成 之閘極氧化層可靠度而製出性能優異的半導體元件。 雖然本發明已以較佳實施例g露如上，然其並非用以 限定本發明，任何熟習此技藝者， 和範圍内，當可作些許之更動與_飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準
0548-9645TWi^Nl) ； 91259 ； Phoebe.ptd 第11頁 2004233 08 圖式簡單說明 第1圖為習知垂直電晶體以及溝槽式電容的剖面圖。 第2 A〜2 F圖為說明本發明之實施例之製程剖面圖。 符號說明 100 〜半導體基底； 112 〜氮化層； 114 〜氧化層； 118 〜電容介電層； 120 〜電極板； 122, 〜環狀絕緣層 124 〜第一導電層； 126 〜第二導電層； 128, 〜介電層； 130 〜溝槽頂氧化層 132, 閘極氧化層； 140 〜閘極導電層； 142 〜間隙壁； 150 〜導電層 160 〜源極 ； 170 〜沒極 °
0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd 第12頁

Claims (1)

  1. 2004233 08 六、申請專利範圍 1. 一種形成垂直式電晶體以及溝槽式電容的方法，包 括： 提供形成有一溝槽以及一墊層結構於表面的一半導體 基底； 在該溝·槽底部形成一電容； 在該電容上形成一導線結構， 在該溝槽之側壁上形成一介電層； 以液相沈積方法於該導線結構上形成一厚度均勻之溝 槽頂介電層；以及 在該溝槽頂介電層上形成一電晶體，並以該溝槽頂介 電層與其下之電容絕緣。 2. 如申請專利範圍苐1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該溝槽頂介電層為氧化層。 3. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該墊層結構包括一氮化層以及 一氧化層。 4. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該電容包括一埋入式電極板， 形成於該溝槽之底部基底中、一電容介電層，順應性形成 於該溝槽底部以及電極板。 5. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該介電層為氮化矽。 6. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該導線結構包括一環狀絕緣層
    0548-96451TWf(Nl) ； 91259 ； Phoebe.ptd 第13頁 2004233 08 六、申請專利範圍 ，位於該溝槽侧壁、一第一導電層，被該環狀絕緣層包圍 ，且該環狀絕緣層之高度低於該第一導電層以及一第二導 電層，形成於該環狀絕緣層上且其高度於該第一導電層相 等。 7. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該液相沈積方法是在室溫下進 行。 8. 如申請專利範圍第7項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該液相沈積方法是在H2 S i F6的 溶液中，並滴入H3 B 03溶液進行反應。 9. 如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，還包括實施一離子佈值，以溝槽上 方之基底中形成一掺雜區作為源極。 1 〇.如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，還包括以熱擴散方式將摻雜於第一 導電層中的摻雜離子經由第二導電層擴散至周圍基底中形 成沒極。 11.如申請專利範圍第1項所述之形成垂直式電晶體以 及溝槽式電容的方法，其中該位於該溝槽頂介電層上的電 晶體包括一閘極導電層、間隙壁以及一導電層。 1 2 . —種形成垂直式電晶體以及溝槽式電容的方法， 包括： 提供形成有一溝槽以及一墊層結構於表面的一半導體 基底；
    0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd 第14頁 2004233 08 電 六、申請專利範圍 在該溝槽底部順應性 ’將該摻雜之離子擴散冓 式電極板； 順應性形成一介電屬 電容介電層； ㈢主 填入一導電材料 、、儿里、装μ I 5亥既 〜者溝槽侧壁形成一产 以導電材料填 回蝕刻該第一導電；至 γ第：ΓΓ:該環狀絕緣層 。亥第‘電層之表面· 以導電材料填 π 、 成一第二導電層，、=%狀 層之高度相同；其中該第 在該溝槽之側壁上形成 以等向性蝕刻將第二導 以液相沈積方法於ί導 槽頂氧化層； ¥ :除未被該溝槽頂氧化 在該溝槽之^ 填入導電材料❿风 在該溝槽之側壁3亥溝槽 列壁上形成 以導電？填滿溝槽形 1 3 ·如申睛真& 寻利範圍第1 成—既定高度的摻雜介電芦 ㈣底巾形=; 该既定高度於該溝槽底部作為 定高度作為電極板； 狀絕緣層； 中形成一第一導電層； 一既定深度； ’使該環狀絕緣層之表面低於 絕ΐ層與該第-導電層之間形 一V電層之高度與該第一導 介電層； 電層上的介電層移除； 線結構上形成一厚度均勻之溝 層覆蓋之該介電層； 閑極乳化層， 中形成一閘極導電層； 一間隙壁；以及 成一導電層。 2項所述之形成垂直式電晶體
    0548-9645TWf(Nl) ； 91259 > Phoebe.ptd 第15頁 2004233 08 六、申請專利範圍 以及溝槽式電容的方法，其中該墊層結構包括一氮化層以 及一氧化層。 1 4.如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，其中該介電層為氮化矽。 1 5 .如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，其中該液相沈積方法是在室溫下 進行。 1 6.如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，其中該閘極導電層為多晶矽。 1 7.如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，其中間隙壁為氮化矽。 1 8.如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，其中導電層為多晶矽。' 1 9.如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，還包括實施一離子佈值，以溝槽 上方之基底中形成一摻雜區作為源極。 2 0 .如申請專利範圍第1 2項所述之形成垂直式電晶體 以及溝槽式電容的方法，還包括以熱擴散方式將摻雜於第 一導電層中的摻雜離子經由第二導電層擴散至周圍基底中 形成没極。
    0548-9645TWf(Nl) ； 91259 ； Phoebe.ptd 第16頁
TW092109975A 2003-04-29 2003-04-29 Method for forming vertical transistor and trench capacitor TWI222180B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092109975A TWI222180B (en) 2003-04-29 2003-04-29 Method for forming vertical transistor and trench capacitor
US10/640,097 US6808979B1 (en) 2003-04-29 2003-08-13 Method for forming vertical transistor and trench capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092109975A TWI222180B (en) 2003-04-29 2003-04-29 Method for forming vertical transistor and trench capacitor

Publications (2)

Publication Number Publication Date
TWI222180B TWI222180B (en) 2004-10-11
TW200423308A true TW200423308A (en) 2004-11-01

Family

ID=33157907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109975A TWI222180B (en) 2003-04-29 2003-04-29 Method for forming vertical transistor and trench capacitor

Country Status (2)

Country Link
US (1) US6808979B1 (zh)
TW (1) TWI222180B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367309A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 具有控制电极的穿硅通孔与其制作方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294879B2 (en) * 2003-07-18 2007-11-13 International Business Machines Corporation Vertical MOSFET with dual work function materials
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
KR100642403B1 (ko) * 2004-12-16 2006-11-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
TWI269434B (en) * 2005-02-05 2006-12-21 Nanya Technology Corp Memory device with vertical transistor and trench capacitor and fabrication method thereof
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7485525B2 (en) * 2006-01-10 2009-02-03 International Business Machines Corporation Method of manufacturing a multiple port memory having a plurality of parallel connected trench capacitors in a cell
US7294543B2 (en) * 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101116354B1 (ko) * 2009-09-30 2012-03-09 주식회사 하이닉스반도체 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법
KR101060767B1 (ko) 2009-10-21 2011-08-31 주식회사 하이닉스반도체 반도체장치의 접합 형성 방법
JP2011096829A (ja) * 2009-10-29 2011-05-12 Elpida Memory Inc 半導体装置の製造方法
TWI402972B (zh) * 2009-11-05 2013-07-21 台灣創新記憶體股份有限公司 埋藏位元線及其製造方法
KR101110545B1 (ko) * 2009-11-10 2012-01-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101043364B1 (ko) 2009-11-12 2011-06-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI452677B (zh) * 2009-12-29 2014-09-11 Taiwan Memory Corp 埋藏位元線及其製造方法
KR101194924B1 (ko) * 2010-01-27 2012-10-25 에스케이하이닉스 주식회사 수직형 반도체 소자 및 그 제조방법
KR101168336B1 (ko) * 2010-07-07 2012-07-24 에스케이하이닉스 주식회사 수직형 트랜지스터와 매몰된 비트라인을 갖는 반도체 메모리소자 및 그 제조방법
KR101096274B1 (ko) 2010-11-29 2011-12-22 주식회사 하이닉스반도체 편측 콘택을 포함하는 수직형 트랜지스터 형성 방법
KR101213931B1 (ko) 2010-12-14 2012-12-18 에스케이하이닉스 주식회사 수직형 반도체 소자 및 그 제조 방법
KR101827549B1 (ko) * 2011-01-03 2018-03-23 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
CN113644061B (zh) 2020-04-27 2023-08-22 长鑫存储技术有限公司 半导体结构及其形成方法、存储器及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5665624A (en) * 1996-02-01 1997-09-09 United Microelectronics Corporation Method for fabricating trench/stacked capacitors on DRAM cells with increased capacitance
TW388123B (en) * 1997-09-02 2000-04-21 Tsmc Acer Semiconductor Mfg Co Method of producing DRAM capacitance and structure thereof
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US6391705B1 (en) * 2000-04-12 2002-05-21 Promos Technologies, Inc. Fabrication method of high-density semiconductor memory cell structure having a trench
US6335247B1 (en) * 2000-06-19 2002-01-01 Infineon Technologies Ag Integrated circuit vertical trench device and method of forming thereof
US6368912B1 (en) * 2000-12-08 2002-04-09 Nanya Technology Corporation Method of fabricating an isolation structure between a vertical transistor and a deep trench capacitor
US6489646B1 (en) * 2002-01-23 2002-12-03 Winbond Electronics Corporation DRAM cells with buried trench capacitors
US6642566B1 (en) * 2002-06-28 2003-11-04 International Business Machines Corporation Asymmetric inside spacer for vertical transistor
US6552382B1 (en) * 2002-09-30 2003-04-22 Intelligent Sources Development Corp. Scalable vertical DRAM cell structure and its manufacturing methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367309A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 具有控制电极的穿硅通孔与其制作方法
CN103367309B (zh) * 2012-03-31 2016-06-22 南亚科技股份有限公司 具有控制电极的穿硅通孔与其制作方法

Also Published As

Publication number Publication date
TWI222180B (en) 2004-10-11
US20040219747A1 (en) 2004-11-04
US6808979B1 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
TW200423308A (en) Method for forming vertical transistor and trench capacitor
US9356095B2 (en) Vertical devices and methods of forming
TW540154B (en) Deep trench capacitor structure and its manufacturing method
US20210233922A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
TWI514577B (zh) 半導體元件及其製造方法
TW201010060A (en) Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
CN102315162A (zh) 具有侧结的半导体器件及其制造方法
TW200428593A (en) Method of fabricating a memory cell with a single sided buried strap
US20140264568A1 (en) Semiconductor device and methods of manufacturing the same
TW200901378A (en) Recess channel MOS transistor device and fabricating method thereof
TW200426996A (en) Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
KR100634509B1 (ko) 3차원 반도체 캐패시터 및 그 제조 방법
US20050112839A1 (en) Method of selectively etching HSG layer in deep trench capacitor fabrication
JP2012059781A (ja) 半導体装置及びその製造方法
CN111900163B (zh) 晶体管及其制备方法
CN114141867A (zh) Mosfet及其制造方法
TW591757B (en) Double corner rounding processes for partial vertical cell
TW200425417A (en) Trench type capacitor formation method
TWI246184B (en) Dynamic random access memory and fabrication thereof
TWI227933B (en) Method for forming a self-aligned buried strap of a vertical memory cell
TW552681B (en) Phase change memory and manufacturing method thereof
CN112838007B (zh) 一种沟槽栅功率器件及其制备方法
TWI245422B (en) Method for improving mobility of vertical transistor channel
TW536814B (en) Manufacturing method of trench type DRAM cell
TW471166B (en) Fabrication method of DRAM deep trench capacitor

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent