TW200425357A - Semiconductor multi-chip package and fabrication method - Google Patents

Semiconductor multi-chip package and fabrication method Download PDF

Info

Publication number
TW200425357A
TW200425357A TW093109027A TW93109027A TW200425357A TW 200425357 A TW200425357 A TW 200425357A TW 093109027 A TW093109027 A TW 093109027A TW 93109027 A TW93109027 A TW 93109027A TW 200425357 A TW200425357 A TW 200425357A
Authority
TW
Taiwan
Prior art keywords
chip
scope
wafer
item
patent application
Prior art date
Application number
TW093109027A
Other languages
English (en)
Other versions
TWI258823B (en
Inventor
Dong-Kuk Kim
Chang-Cheol Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030021922A external-priority patent/KR20040087501A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200425357A publication Critical patent/TW200425357A/zh
Application granted granted Critical
Publication of TWI258823B publication Critical patent/TWI258823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/231—Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200425357 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一 種半導體多日日片封裝（semic〇nduct〇r multi-chip package)及其製造方法。 【先前技術】 傳統半導體晶片不是中央焊墊配置結構（center pad configuration)就是周圍焊墊配置結構（peripherai pad configuration)，其中，中央焊墊配置結構中的焊墊I?係 形成在晶片的中央區域上，而周圍焊墊配置結構中的焊墊 1 4係形成在晶片的周圍區域上。圖丨A繪示為具有中央焊墊 配置結構之半導體晶片的平面示意圖，而圖丨β繪示為具有 周圍焊墊配置結構之半導體晶片的平面示意圖。中央^墊 配置結構通常較適合達到半導體元件的高速度榛作。 一近年來，半導體工業花費相當多的資源在製造能夠滿 足高速度、高封裝密度以及多功能需求的半導體多晶片封 衣。由於上述努力，業界已提出了包含多個具有周圍焊墊 配置結構之堆疊晶片（stacked chi ps)的半導體多晶片封 圖2緣示為其中一種傳統多晶片封袭 1 % 凊參照圖2，一 半V體多晶片封裝包括多個具有周圍焊墊配置結構之堆晶 晶片20，40。堆疊晶片40係藉由一間隙物（spacer)3〇而^ 疊在另一堆疊晶片20的頂部。很不幸的，在圖2的多曰 封裝中，並無法使用具有中央焊墊配置結構的晶片作M為下 方的晶片（lower chip)，原因在於中央焊墊之間並無法提 200425357 五、發明說明（2) 供足夠的空間以供間隙物3 〇設置。 圖3繪示為一種傳統多晶片封裝3 〇 〇，其包括一下方晶片 32，其中下方晶片32原本為中央焊墊配置結構，意即，下 方b曰片32的中央區域上原本形成有中央焊墊線路圖案（未 繪示）。 圖4與圖5繪示為將中央焊墊線路圖案36重新分佈至周 圍焊墊38的技術’其中周圍焊塾38是實際上進行打線製程 (wlre bonding process)的位置。請參照圖3至圖5，上述 ΐ : I : Ϊ ,多晶片封裝3〇0包括多個原本為中央焊墊配 置~構之堆®晶片32，34。堆疊晶片32，34 案36係藉由重配置圖㈣由中央區域重新.分佈至周 斑/=38::焊塾線路圖案36係透過重配置圖案39而 ”，墊38連接。此作法使得間隙物37能夠設置在下方 曰曰2上的周圍焊墊38之@，以形一曰片 而此多晶片封裝30 0包括多數個良女士夕日日片封装300， 之堆疊晶片32與堆疊晶片34。八 央焊墊線路圖案36 然而，重新分佈焊墊線路圖案 與封裝之信賴性仍未達到預 ^ 本相s咼，且製程 種信賴性高且成本適當的半導體:日^因此，吾人需要一 有中央焊墊配置結構的晶片進=^片封裝方法’以對具 【發明内容】 $ # ° 依據本發明的原則，可利 晶片來製作出高密度之丰I 二中央焊墊配置結構的 牛¥體多晶片封裳。本發明例如可 13420pif.ptd 第8頁 200425357 五、發明說明（3) 藉由現行的組裝設備完成，不需要使用 ^' 性不佳的焊塾重配置製程（pad redistH成本从及信賴 processes) ° 依照本發明之一較佳實施例，多晶片 具有多數個焊接手指之封裝基材。一第一 $ ^， σ包括— $基材上，此第一晶片上的一中央部分上：二己置於封 第-焊墊。多數個絕緣支撐結構較 j括多數個 間。焊線較佳係連接於Π —晶片上 手指與至少其中一個第 個烊接 猎由絕緣支撐結構而與第二晶片分離、:：的曰：，較佳係 置於焊線以及絕緣支撐結構上方。 弟—阳片例如係配 為讓本發明之上述和其他目的、-易懂，下文转兴 ^ /X 、 和優點能更明gg 說明如；特舉一較佳實施例配合所附圖式，ί;: 【實施方式】 1 a月ί Ϊ明將舉出多種實施例並搭配所附圖示進行心 定於所述之實施例。此外， 每j的岛盍粑圍不僅限 技術者闡述本發明的精神。-貝也·糸用以對熟習該項 圖1 2、、會示為依照本發一 手指220之封裝基材2GG。— 括具有多數個焊接 晶片210，此第一 配置結構之第- 弟曰曰片210具有多數個形成在其中央部分之 13420pif.ptd 第9頁 200425357 五、發明說明（4) 第一焊墊2 1 5。第一晶片2 1 0較佳係配置於封裝基材2 〇 〇 上0 絕緣支撐結構260較佳係形成在第一晶片21〇上，且位 於第一太干塾2 1 5的外側。絕緣支撐結構2 6 0例如係藉由位於 其間之第一焊墊2 1 5而彼此分離，並且沿著第一晶片2 1 q的 二對邊分佈。絕緣支撐結構2 6 0例如係沿著第一晶片2 1 〇之 至少兩個對邊的周圍而延伸成條狀（請參照圖g )。 然而，絕緣支#結構2 6 0並不僅限定於條狀，其他形 狀亦屬於本發明之範臀。舉例而言，絕緣支樓結構2 6 〇例 如為多個彼此分離，且沿著第一晶片21 〇的邊緣°配置之丘 狀結構（mound-like structure)。絕緣支撐結構26〇亦可 以是形成在第一晶片2 1 0的角落上，如圖j 4 a〜圖j 4 B所 示。與條狀之絕緣支撐結構2 60相較，採用彼此分離的丘 狀支撐結構，由於形成絕緣支撐結構2 6 〇所需要材料量的 減少’其製造成本與製程時間將可降低。此外，絕緣 結構260並不僅限定是圖9中所繪示之直線形條狀結構。: 波浪條狀等其他形狀亦屬於本發明之範齊。再者，贫复 製造目的，本發明可於第一晶片21〇之對邊上形成一個以、 上的條狀絕緣支撐結構2 6 0。 焊線2 3 0較佳係連接於其中一個焊接手指2 2 〇鱼至少复 中-個第-焊㈣5之間。焊線23()較佳㈣由絕緣支撐二 構260而與第一晶片210分離。原則上，焊線23〇的頂部每 貝上不應該於絕緣支撐結構2 6 〇的頂部。具有多數個二 焊墊3 1 5之第二晶片3 1 0較佳係配置於焊線2 3 〇上方，並且
13420pif.ptd
200425357 五、發明說明（5) 位於絕緣支撐結構2 6 0的上方。 圖1 3緣示為依照本發明另一較佳實施例之多晶片封 裝。請參照圖1 3，焊線2 3 0例如係穿過絕緣支撑結構2 6 〇， 而不疋位於纟巴緣支樓結構2 6 0上方。在此架構中，絕緣支 撐結構2 60將可直接支撐住第二晶片31〇。 然而，在本發明另一較佳實施例中，依據其製造目 的，焊線2 30亦可不需直接接觸絕緣支撐結構26〇，意即， 焊線2 3 0例如可亦非接觸的方式排列於條狀或是彼此分離 之丘狀絕緣支撐結構2 6 0上方，或是沿著條狀或是彼此分 離之丘狀絕緣支撐結構2 6 0排列。 圖1 1繪示為依照本發明又一較佳實施例之多晶片封 衣。清參照圖11 ’多晶片封裝4 0 0較佳包括一配置於第一 曰曰片2 1 〇與第二晶片3 1 0之間的間隙物2 7 〇，以將二者黏 著。間隙物2 7 0可支撐第二晶片3 1 〇，以避免第二晶片3 1 〇 與連接至第一晶片2 1 0之焊線2 3 0接觸。間隙物2 7 〇較佳係 將一間隙物材料170 (請參照圖1〇)置於彼此分離之絕緣 支撐結構2 6 0之間所形成，間隙物材料丨7 〇例如係採用一不 具1填料（如二氧化矽）之環氧樹脂。然而，本發明之其 他貫施例亦可不使用間隙物2 7 0，而使用絕緣支撐結構2 6 〇 及/或絕緣貼片3 4 0以支撐住第二晶片3 J 〇，並使第二晶片 31〇與焊線23 0電性絕緣。 卜 請再參照圖1 2，多晶片封裝40 〇例如更包括一配置於 第二晶片310與焊線230之間的絕緣貼片34〇，以使得二者 彼此電性絕緣。絕緣貼片3 4 0較佳係配置於第二晶片3 j 〇的
第11頁 200425357 五、發明說明（6) 下表面上。絕緣貼片340例如係直接接觸焊線230 (未繪示 )。此外，當焊線230是穿過絕緣支撐結構2 6 0時（如圖13 或圖1 4 B所示），絕緣貼片3 4 0亦可係直接與絕緣支撐結構 2 6 0接觸。在其他實施例中，絕緣貼片3 4 0亦可以是直接於 間隙物270接觸，而不與焊線23 0或是絕緣支撐結構260接 觸。 多晶片封裝4 0 0例如更包括一環氧樹脂注模化合物 (epoxy molding compound ，EMC)350 ，以將第一晶片21〇 以及第二晶片310包覆。雖圖中未繪示，但當第一晶片2i〇
上未形成有間隙物2 7 0時，環氧樹脂注模化合物3 5 〇例如可 配置於第一晶片2 1 〇與第二晶片3 1 0之間，以取代間隙物 2 7 0。 ·、 製造方法 述4牛V體夕晶片封裝4 0 0的較佳製造方法將柊配 圖。進行詳細之說明。請參照圖6，半導體多晶、封 將一下方（或第一”導體晶片21。設置於-術‘：成〇〇:二上述設置晶片的動作例如可藉由傳統技
材=「黏著物240 ’以將黏著物24。塗佈ΐ 體封裝製程中的傳統黏著材料。…糸知用吊用於半導 材，—印刷電路板或是其他封裝基 tape) f政基材20"父佳具有多數個焊線手指（或
200425357 五、發明說明（7) 接點）220，以電性連接於封裝基材2〇〇與第一晶片21〇之 間。第一晶片21 0較佳具有多數個形成在其中央部分的 一焊墊（中央焊墊）215。下方半導體晶片（第一晶片 2 1 0較佳係利用黏著物2 4 0貼附於封裝基材2 〇 〇上。 、請參照圖7，絕緣支撐結構26〇例如係藉由提供液熊 非‘體環氧树知或是其他任何適合之非導體絕緣材料，如 混合型黏著物（hybrid type adhes ive)、矽型黏著物 (silicon type adhesive)或薄膜型黏著物（film type adheSlve\，於下方晶片21〇的周圍表面（即周圍區域e的表 面)上而形成·。上述動作可使用傳統技術完成，例如塗 技術（dispensing technique)。用以提供黏著物於 材2 0 0上之傳統晶片黏著機台内的塗佈單元例如可 、土 供一環氧樹脂於下方晶片21 〇的周圍表面上。絕緣 參照圖9)，$夕卜，絕緣支標結構26()亦可以是 盘: 央焊墊21 5對齊且彼此分離排列之丘狀結構所構成。” f古ί ί赦ΐ述之完成結構較佳係經過依約攝氏10〇度或 更冋&的熱處理，以將絕緣支撐結構26〇中的環 及黏著物240固化’進而使得絕緣支樓 3曰 下方晶片210的周圍區域上 成於 佳俜小於煜執？1 ς # 承义仅、、口構2 60的寬度dl較 佳係J於坏墊215中央到第一晶片21〇邊緣之一 的一半。此外，絕緣支撐結構26〇 2 米至2 0 0微米之間。 门度h車又彳土係介於25微 請參照圖8，部分焊接手指22〇較佳係透過第一焊線 13420pif.ptd 1^· 第13頁 200425357 發明說明（8) 230電性連接至第一焊墊21 5上 而第一焊線230的材質例 如為金或是銅等導電材料。打線製程（wire b〇nding process)例如係利用擠入接合技術（wedge b〇nding technique)或是凸塊轉換為焊球之接合技術（bump reverse baU bonding technique)等傳統技術進行，但 非限定只有這些技術。打線製程例如係在第一晶片2i〇之 中，4刀上的中央;tp塾215的直接進行。第一焊線23〇例如 係”絕緣支撐結構260的頂表面直接接觸（意即，第一焊 線230係直接配置於絕緣支撐結構26〇上），如區域a所繪 了。，外’焊線230亦可穿過絕緣支撐結構26。（參照圖】3 )，或是位於絕緣支撐結構26〇的上方，而不盥絕 = 260接觸。本發明使用絕緣支撐結構26〇將可改善習知 =所存在的問題’如焊線下f(sagging)的問題可 SC吾。 21〇 Λ參照圖10，間隙物材料170較佳係提供於下方晶片 210的表面上。間隙物材料17〇例如為一液體，且i 如與形成絕緣支撐結構260之材料相 材、3 如係使用傳統的塗佈技術提供。 隙物材枓170例 一曰H 91n L ^ 日日A 、不一日一日月）310係設置於第 日日片210上。第二晶片31〇例如具有中 是周圍焊墊配置結構。焊線23()的 、-置/構- 在適當範圍，以使得焊糊不“度係主控制 觸。本實施例中，焊侧例如具下表面， 眚所、!>， β他坏線咼度，且呈右 貝千坦部分’以利第二晶片310堆疊於第一晶片210上(
200425357 五、發明說明（9) 因此，封裝體厚度可以縮減，且焊線2 3 0與第二晶片31 〇之 間不必要之接觸（unwanted contact)所導致的元件不合格 (device failure)情況也可以避免。 第二晶片3 1 0的下表面上可選擇性地配置一絕緣貼片 34 0。絕緣貼片340可避免第二晶片310的下表面與第一焊 線2 3 0接觸，以使得第二晶片3 1 〇能夠更接近第一晶片2 1 0 配置，進而縮減整個封裝體的厚度。 然而，絕緣貼片3 4 0亦絕非必須，即使不使用絕緣貼 片3 4 0 ，本發明同樣可利用配置在第一晶片2 j 〇與第二晶片 3 1 0之間的間隙物2 7 0及/或絕緣支撐結構2 6 〇，以於焊線 2 3 0與第二晶片3 1 〇之間獲得足夠的隔絕空間。舉例而言， 若焊線230 係穿過絕緣支撐結構26()時（如圖13或圖14B所 繪不）’第一晶片2 1 0與第二晶片3 1 〇之間便不需要使用絕 ，貼片340。在上述之實施例中，焊線23〇較佳係距離第二 晶片3 1 0的下表面一段足夠的距離，以於其間提供足夠的 隔絕空間。因此，本發明的多個實施例中，焊線2 3 〇的高 度可被縮減，同時也使得整個封裝體的度厚度縮減。 在將第二晶片3 1 〇設置或是貼附於第一晶片2 1 0上的期 間，間隙物材料i 70會被下壓並向外分散至第一晶片21〇的 周圍表面上。在上述製程中，沿著第一晶片21〇長度方向 2之絕緣支撐結構2 6Q (請參照圖g )係用以作為屏障結 am structure)，以使得間隙物材料17〇能夠維持在第 = 邊界内’而避免其外漏至封裝基材20 0上。雖 μ、、巴、味支撐、、.D構260亦可以排列在第一晶片21〇的兩個以
200425357
之側邊上，丄 21〇 _ 1一由於在將第二晶片3 1 0設置或貼附第一晶片 間隙物材料1 7 0内可能會有孔洞（ν〇 i ds )產生， & I K施例所採用的絕緣支撐結構2 6 0較佳係僅沿著第一 晶片2 1 〇的二對邊延伸。
藉由絕緣支撐結構260避免間隙物材料170流出第一晶 片1 2 〇的側邊，便能夠維持間隙物2 7 0的厚度。此外，藉由 避免間隙物材料丨7 〇流到第一晶片與封裝膠體 (housing) 35 0之間，便能夠避免二者之間的黏著性變差。 舉例而言，若間隙物材料170會從第一晶片210的邊緣洩 漏’具有較差黏著特性之間隙物材料丨7 〇會位於第一晶片 2^ 0以及包覆住第一晶片2 j 〇與第二晶片3 1 〇的環氧樹脂注 杈化合物之間，進而使得第一晶片2 1 0與封裝膠體350 (請 參圖1 2 )之間強大的直接黏著性（direct adhesi〇n)降 低。間隙物材料1 7 〇的外漏將會使得整個封裝體的信賴性 (reliability)降低。在第二晶片31〇與第一晶片21〇的貼 附過程中，絕緣支撐結構26〇對於第二晶片31〇與第一晶片 21 0之間平行關係的維持有很大的幫助。此外，絕緣支曰曰撐 結構2 60改善了封裝良率，並且減低了整個封裝體的厚 度。
在第二晶片310設置於第一晶片21〇之後，帛隙物材料 1 70可藉由熱處理而固化以形成間隙物27〇，其固化溫度約 介於攝氏50度至攝氏20 0度之間。間隙物27〇使得第一晶片 2 1 0與第二晶片3 1 0能夠相互結合在一起，並且確保焊線 23 0能夠位在固化後之間隙物270中。在轉移注模過程中，
200425357 五、發明說明（π) 由於間隙物2 70能夠避免第一焊線2 3〇因注模化合物之模流 而沖斷（sweeping)或彎曲（bending)，因此傳統7的封模、抓 (encapsulation)問題，如焊線被包覆材料沖斷或下彎 (sagging)等現象可有效避免。此外，間隙物27〇亦提供了 第一晶片2 1 0與第二晶片3 1 〇之間的隔絕空間。 其他部分的焊接手指220較佳係透過第二焊線33〇而電 性連接至第二晶片310上之第二焊墊315上。此動作亦可使 用上述之傳統打線技術來完成。第二晶片丨3〇上例如同樣 具有絕緣支撐結構，而這些絕緣支撐結構係利用與上述相 似之方法形成。 請參照圖1 2，接著對上述之完成結構進行一注模製 以形成一封裝膠體35〇。此步驟可 月旨注模化合物注模製程(moldingpr〇cessusingEMc): 習該項技術者而言，封裝膠體350亦可使用 。如前述，在轉移注模過程中，間隙物 270月,夠避免弟—焊線23G因注模化合物之模流而沖斷或彎 曲。因此，與具有焊線被包覆材料 統封裝體相較，本發明的打綠彳二結& 乂卜弓寺現本之得 &鈞擔二二線賴性以及封裝體之信賴性 :片J:/上曰的改善。此外，間隙物270亦提供了第— 二H ::第一日日片310之間的隔絕空間。一導電球格陣列 (c—Uve ball array)，如焊球陣列（s〇ider ·例如係形成在封裝基材20 0的下表面上，以構成 接球格陣列封裝(BGA package)，進而 連
200425357 五、發明說明 其他實％ ®131會示為利用本發明精神之其他實施例。請參照圖 13 ’除I絕緣支撐結構26〇係在第一焊線23〇之後形成之 外丄本貫施例與圖6〜圖1 3B所舉之實施例相似。據此，在 本$施例中’第一焊線230例如係穿過絕緣支撐結構260。 如詳細之實施例所述，第一焊線23 0係穿過絕緣支撐結構 260的中間部分（middle port ion)，以使得第一焊線2 3 0能 夠固疋（fix)或是侷限（secure)於絕緣支撐結構260中。本 實施例的優點是第一焊線23〇頂部的高度係低於絕緣支撐 結構2 6 0的高度。由於第二晶片31〇的下表面能夠充分地與 焊線230隔離，故焊線被沖斷或是彎曲的問題有效地被避、 免，且不需使用絕緣貼片340。第二晶片31〇也能夠與第一 晶片210維持平行。 ’、 根據本發明另一實施例，本發明之精神亦可應用於單 晶片封裝（single-chip package)。在本實施例中，在形 成絕緣支撲結構2 6 0之後，對上述之完成結構進行一注膜 製程（molding process)以及一形成焊球陣列的製程。在 單一晶片封裝的實施例中，在注膜的過程中，絕緣支樓結 構260對於避免第一焊線230被沖斷以及彎曲的問題有彳2… 的幫助。 九 晶圓級製造i支術 圖1 5以及圖1 6繪示為依照本發明另一較佳實施例之曰 圓級製造技術。除了絕緣支撐結構260係在形成晶圓上，％ 晶圓級製造製程與圖6〜圖1 3 B中所解釋之製程相似。
13420pif.ptd 200425357 五、發明說明（13) 請參照圖1 5，晶圓包括多數個第一晶片2 1 0，每一個 第一晶片2 1 0表面上皆具有絕緣支撐結構2 6 0。絕緣支撐結 構2 6 0例如係利用與前述塗佈技術相似之晶圓級塗佈製程 (wafer-level dispensing technique)。絕緣支撐結構 2 6 0亦可係利用網板印刷技術（s c r e e n — p r i n t i n g technique)所形成。圖16繪示為用以形成條狀絕緣支撐結 構260之網印遮軍（screen mask)402。網印遮罩402亦可以 疋使用多個彼此分離（separate)、散置（interSpersed)的 結構所構成。網板印刷技術對於絕緣支撐結構2 6 0的寬度 與高度能夠提供較佳的控制。在形成絕緣支撐結構2 6 〇之 後’晶圓會被切割以將第一晶片2 1 〇單體化。接著根據本 發明的精神進行上述的製程或方法，以形成多晶片封裝。 本發明在晶圓層級形成絕緣支撐結構26〇的方法亦可應用 在具有單一晶片的封裝體中。 A有二·_ί固或片的多晶片封裝 曰 圖1 7繪示為依照本發明又一實施例具有兩個以上堆疊 晶片之多_晶片封裝。請參照圖i 7，本實施例之多晶片封裝 500包括二個或是更多個堆疊晶片51〇，52〇，53〇，54〇。 ，二=化說明，圖示中所有的焊線5 1 2僅繪示其係連接到 單知接手‘ 5 1 4上。然而，熟習該項技術者應知，個別 ，線512可依所需連接至對應之焊接手指514上。每一個堆 =曰二5乂 / 52 0，530，540例如具有中央焊墊配置結構或 1 ° 配置結構。並非所有的堆疊晶片510，520， ，54 0都需要具有相同的焊墊配置結構。
200425357
13420pif.ptd 第20頁 200425357 圖式簡單說明 圖1 A繪示為習知技術中具有中央焊墊配置結構之半導 體晶片的平面示意圖。 圖1 B繪示為習知技術中具有周圍焊墊配置結構之半導 體晶片的平面示意圖。 圖2繪示為具有多個晶片之傳統多晶片封裝的剖面示 意圖，其中之各晶片具有周圍焊墊配置結構。 圖3繪示為具有一晶片之傳統多晶片封裝的剖面示意 圖，其中之晶片具有一由周圍焊墊重新配置而成之中央焊 塾。 圖4繪示為傳統半導體晶片之平面示意圖，其具有一 由周圍焊墊重新配置而成之中央焊墊。 - 圖5繪示為傳統半導體晶片之剖面示意圖，其具有一 由周圍焊墊重新配置而成之中央焊墊。 圖6至圖1 2繪示為依照本發明一較佳實施例多晶片封 裝的製造流程剖面示意圖。 圖1 3繪示為依照本發明另一較佳實施例絕緣支撐結構 的剖面示意圖。 圖1 4A繪示為依照本發明一較佳實施例具有絕緣支撐 結構之半導體晶片的平面不意圖。 圖1 4B繪示為依照本發明一較佳實施例具有絕緣支撐 結構之半導體晶片的平面不意圖。 圖1 5繪示為依照本發明另一較佳實施例晶圓級封裝的 平面示意圖。 圖1 6繪示為網印遮罩的平面示意圖，其係用以形成圖
13420pif.ptd 第21頁 200425357 圖式簡單說明 1 5中之晶圓級封裝。 圖1 7繪示為依照本發明又一實施例多晶片封裝的剖面 示意圖。 【圖式標示說明】 1 2、1 4 ·•焊墊 20 、40 、32 、34 :堆疊晶片 3 0、3 7 :間隙物
3 6 :中央焊墊線路圖案 38 :周圍焊墊 3 9 ··重配置圖案 1 7 0 :間隙物材料 2 0 0 :封裝基材 2 1 0 ·•第一晶片 2 1 5 :第一焊墊 2 2 0 :焊接手指 2 3 0 :第一焊線 2 4 0 :黏著物
2 6 0 :絕緣支撐結構 2 7 0 :間隙物（i n t e r ρ 〇 s e r ) 3 0 0 :傳統多晶片封裝 3 1 0 :第二焊墊 3 1 5 :第二焊墊 3 3 0 :第二焊線
13420pif.ptd 第22頁 200425357 圖式簡單說明 3 4 0 :絕緣貼片 3 5 0 :封裝膠體 4 0 0、5 0 0 :多晶片封裝 4 0 2 :網印遮罩 5 1 0、5 2 0、5 3 0、5 4 0 :堆疊晶片 512 :焊墊 5 1 4 :焊接手指
13420pif.ptd 第23頁

Claims (1)

  1. 六、申請專利範圍 1 · 一種半導體多晶片封裝，包括·· 一封裝基材，具有多數個焊接手指； 一第一晶片，具有多數個配置於該第一曰片之一中央 部分上之第一焊墊，苴中今笛一曰u〆乐 日日片之 肀央 上； /、甲q第一日日片係配置於該封裝基材 片上，並且位 多數個絕緣支撐結構， 曰曰 於該些第一焊墊的外側； 一焊線，連接於該些焊接手指其 墊至少其中之一之間；以及 < 與4二弟大干 将配賢於琴此i綠有夕數個第二焊墊，其中該第二晶片 方。；Μ —、、、、方，並且位於該些絕緣支撐結構上 豆中第1項所述之半導體多晶片封裝， 3如申-糞系卜二第一晶片的二對邊延伸。 3·如申明專利乾圍第2項所述之半 其中該些絕緣支撐結構包括延伸為-條狀夕B日片封衣’ 4·如申請專利範圍第3項所述之半導體 其中該焊線包括穿過該些絕緣支撐結構。 、衣 5」=申請專利範圍第3項所述之半導體多晶片封 其中該焊線包括位於該些絕緣支撐結構上方，且绫 與該些絕緣支撐結構直接接觸。 4線未 6」=申吻專利範圍第3項所述之半導體多晶片封 ,、中該焊線係直接配置於該些絕緣支撐結構上。 、， 7·如申料利乾圍第1項所述之半導體多晶片封裳， 200425357 六、申請專利範圍 其中該些絕緣支撐結構包括多數個分離的丘狀結構 (mound-1 ike structures) ° 8. 如申請專利範圍第7項所述之半導體多晶片封裝， 其中該些分離的丘狀結構包括分別配置於該第一晶片的多 數個角落。 9. 如申請專利範圍第7項所述之半導體多晶片封裝， 其中該焊線包括穿過該些絕緣支撐結構。 1 0.如申請專利範圍第7項所述之半導體多晶片封裝， 其中該焊線包括位於該些絕緣支撐結構上方，且該焊線未 與該些絕緣支撐結構直接接觸。 1 1.如申請專利範圍第7項所述之半導體多晶·片封裝， 其中該烊線係直接配置於該些絕緣支撐結構上。 1 2.如申請專利範圍第1項所述之半導體多晶片封裝， 更包括一間隙物，配置於該第一晶片與該第二晶片之間。 1 3.如申請專利範圍第1 2項所述之半導體多晶片封 裝，其中該間隙物的一實質部分係位於該些絕緣支撐結構 之間，且位於該第一晶片上。 1 4.如申請專利範圍第1 2項所述之半導體多晶片封 裝，其中該間隙物係支撐該第二晶片以必面該第二晶片與 該焊線接觸。 1 5.如申請專利範圍第1 2項所述之半導體多晶片封 裝，其中該間隙物係採用與該些絕緣支撐結構相同之材料 所形成。 1 6.如申請專利範圍第1 2項所述之半導體多晶片封
    13420pif.ptd 第25頁 200425357
    不具有填料之環氧樹脂而形 六、申請專利範圍 裝’其中該間隙物係採用 成。 17·如申請專利範圍第丨項所述之半導體多晶片封 更包括一絕緣貼片，配置於該第二晶片與該焊線之間。 裝 1 8 ·如申請專利範圍第丨7項所述之半導體 其中該絕緣貼片包括與該焊線直接接觸。Βθ 、 裝 1 9·如申請專利範圍第丨7項所述之半導體多晶片封 3中Λ絕Λ貼片包括與該些絕緣支撐結構直：接觸。 2〇.申明專利範圍第1項所述之半導體多晶片封F ， 其中該焊線的頂部未高於該些絕緣支撐結構的頂部。、 更二一如專：範圍第1項所述之半導體多晶：封裝， 更匕括封裝膠體，以將該第一晶片與該第二晶片包覆。 22·如申請專利範圍第21項所述之半導體多晶片封 裝，其中該封裝膠體包括一環氧樹脂注模化合物。 2 3·如申青專利範圍第21項所述之半導體多晶片封 裝i其中該環氧樹脂注模化合物係配置於該第一晶片該第 二晶片之間 〇 24·如申請專利範圍第丨項所述之半導體多晶片 其中该封裝基材包括一導線架（lead frame)或—線路貼片 (wiring tape) ° 、 2 5 ·如申請專利範圍第1項所述之半導體多晶片封穿， 其中該些絕緣支撐結構的寬度小於該些焊墊中央到該^一 晶片邊緣之一最近距離的一半。 人 26.如申請專利範圍第丨項所述之半導體多晶片封裝， 200425357 六、申請專利範圍 其中該些絕緣支撐結構之高度係介於2 5微米至2 0 0微米之 間。 2 7.如申請專利範圍第1項所述之半導體多晶片封裝， 其中該些第二焊墊係配置於該第二晶片的一周圍區域上。 2 8.如申請專利範圍第1項所述之半導體多晶片封裝， 其中該些第二焊墊係配置於該第二晶片的一中央區域上。 2 9.如申請專利範圍第1項所述之半導體多晶片封裝， 更包括一或多數個晶片，堆疊於該第二晶片上。 3 0.如申請專利範圍第2 9項所述之半導體多晶片封 裝，其中該些晶片中的至少一個晶片的焊墊位置係與其他 晶片的焊墊位置不同。 - 3 1.如申請專利範圍第1項所述之半導體多晶片封裝， 更包括一焊球陣列，配置於該封裝基材的一下表面，以形 成一球格陣列封裝。 3 2.如申請專利範圍第1項所述之半導體多晶片封裝， 其中該些絕緣支撐結構係彼此分離，且該些第一焊墊係位 於該些絕緣支撐結構之間。 3 3.如申請專利範圍第1項所述之半導體多晶片封裝， 其中該焊線係沿著該些絕緣支撐結構排列。 3 4. —種半導體多晶片封裝，包括： 一封裝基材，具有多數個焊接手指； 一第一晶片，具有多數個配置於該第一晶片之一中央 部分上之第一焊墊，其中該第一晶片係配置於該封裝基材 上；
    13420pif.ptd 第27頁 200425357 六、申請專利範圍 ^ β1Ϊ個絕緣支撐結構，配置於該第一晶片上，並且位 於该二f 一焊墊的外側； 墊至少3線’連接於該些焊接手指其中之一與該些第一焊 #馇二=中之一之間，該焊線係藉由該些絕緣支撐結構與 忒弟一日日片分離； # *挎Ϊ —晶片’堆叠於該些焊線上方，並且位於該些絕 緣支f結構上方；以及 間。、巴％間隙物，配置於該第一晶片與該第二晶片之 3 5 裝，更·包如括申請專利範圍第34項所述之半導體多晶片封 3 6 ^電球格陣列，配置於該封裝基材的一下表面上。 事，复·:申請專利範圍第34項所述之半導體多晶片封 部分Γ 5亥焊線具有一配置於該第二晶片下方之實質平坦 種半導體多晶片封裝，包括： 一封裝基材； $ # ^ ^ 一晶片，配置於該封裝基材上，該第一晶片具有 一 一、"弟 日日片之一中央部分上之中央焊墊； 二第二晶片，堆疊於該第一晶片上，該晶片係電 性連接於該封裝基材；以及 之間
    夕數個：!：干線，電性連接於該封裝基材與該些中央焊墊 3 8 ·如申明專利範圍第3 7項所述之半導體多晶片封
    200425357 六、申請專利範圍 裝，更包括多數個絕緣支撐結構，配置於該第一晶片上， 並且位於該些中央焊墊外側。 3 9.如申請專利範圍第3 8項所述之半導體多晶片封 裝，更包括一間隙物，配置於該第一晶片與該第二晶片之 間。 4 0.如申請專利範圍第3 9項所述之半導體多晶片封 裝，更包括一絕緣貼片，配置於該第二晶片的一下表面 上。 4 1. 一種半導體多晶片封裝的製造方法，包括： 提供一封裝基材； 將一第一晶片配置於該封裝基材上，該第一晶片具有 多數個配置於該第一晶片之一中央部分上之中央焊墊； 藉由一焊線將該封裝基材與該些中央焊墊至少其中之 一電性連接；以及 堆疊一第二晶片於該第一晶片上。 4 2 .如申請專利範圍第4 1項所述之半導體多晶片封裝 的製造方法，更包括於該第一晶片上以及該些中央焊墊外 側形成一絕緣支撐結構。 4 3.如申請專利範圍第42項所述之半導體多晶片封裝 的製造方法，其中在堆疊該第二晶片之前，更包括於該第 一晶片上以及該些絕緣支撐結構之間形成一間隙物。 4 4 .如申請專利範圍第4 1項所述之半導體多晶片封裝 的製造方法，其中該第二晶片包括一絕緣貼片，配置於該 第二晶片的一下表面上。
    13420pif.ptd 第29頁 200425357 六、申請專利範圍 4 5. —種半導體多晶片封裝的製造方法，包括： 提供一具有多數個焊接手指之封裝基材； 將一第一晶片配置於該封裝基材上，該第一晶片具有 多數個配置於該第一晶片之一中央部分上之中央焊墊； 於該第一晶片上以及該些中央焊墊外側形成一絕緣支 撐結構； 藉由一焊線將該些焊接手指其中之一與該些中央焊墊 至少其中之一電性連接；以及 堆疊一第二晶片於該焊線以及該些絕緣支撐結構上 方。 4 6.如申請專利範圍第45項所述之半導體多晶片封裝 的製造方法，其中該些絕緣支撐結構的形成方法包括塗佈 技術。 4 7.如申請專利範圍第4 5項所述之半導體多晶片封裝 的製造方法，其中該些絕緣支撐結構係在藉由一焊線將該 些焊接手指其中之一與該些中央焊墊至少其中之一電性連 接之後形成。 4 8.如申請專利範圍第47項所述之半導體多晶片封裝 的製造方法，其中該焊線包括穿過該些絕緣支撐結構。 4 9 .如申請專利範圍第4 5項所述之半導體多晶片封裝 的製造方法，其中該些絕緣支撐結構係沿著該第一晶片的 二對邊延伸。 5 0 .如申請專利範圍第4 9項所述之半導體多晶片封裝 的製造方法，其中該些絕緣支撐結構包括沿著該第一晶片
    13420pif.ptd 第30頁 200425357 六、申請專利範圍 的該些對邊延伸延伸為一條狀。 5 1.如申請專利範圍第45項所述之半導體多晶片封裝 的製造方法，其中該些絕緣支撐結構包括多數個分離的丘 狀結構。 5 2.如申請專利範圍第4 5項所述之半導體多晶片封裝 的製造方法，其中在堆疊該第二晶片之前，更包括於該第 一晶片上以及該些絕緣支撐結構之間形成一間隙物。 5 3.如申請專利範圍第5 2項所述之半導體多晶片封裝 的製造方法，其中該間隙物的形成方法包括於該第一晶片 上形成一間隙物材料，並藉由堆疊該第二晶片以將該間隙 物材料向外分散至該第一晶片的一周圍表面上。- 5 4.如申請專利範圍第45項所述之半導體多晶片封裝 的製造方法，其中該第二晶片包括一絕緣貼片，配置於該 第二晶片的一下表面上。 5 5. —種晶圓級封裝方法，包括： 提供一具有多數個積體電路晶片之晶圓，該些晶片的 一中央部分具有多數個中央焊墊； 於該些晶片至少其中之一上形成多數個絕緣支撐結 構，該些絕緣支撐結構係位於該些中央焊墊的外侧；以及 將該些晶片單體化。 5 6.如申請專利範圍第5 5項所述之晶圓級封裝方法， 其中該些絕緣支撐結構的形成方法包括塗佈技術。 5 7.如申請專利範圍第5 5項所述之晶圓級封裝方法， 其中該些絕緣支撐結構的形成方法包括網印技術。
    13420pif.ptd 第31頁 200425357 六、申請專利範圍 5 8.如申請專利範圍第5 5項所述之晶圓級封裝方法， 更包括： 提供一具有多數個焊接手指之封裝基材； 將具有該些絕緣支撐結構之該些晶片其中之一配置於 該封裝基材上； 藉由一焊線將該些焊接手指其中之一與該些中央焊墊 至少其中之一電性連接；以及 堆疊另一晶片於該焊線以及該些絕緣支撐結構上方。
    13420pif.ptd 第32頁
TW093109027A 2003-04-08 2004-04-01 Semiconductor multi-chip package and fabrication method TWI258823B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법
US10/787,679 US7298032B2 (en) 2003-04-08 2004-02-25 Semiconductor multi-chip package and fabrication method

Publications (2)

Publication Number Publication Date
TW200425357A true TW200425357A (en) 2004-11-16
TWI258823B TWI258823B (en) 2006-07-21

Family

ID=33455672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093109027A TWI258823B (en) 2003-04-08 2004-04-01 Semiconductor multi-chip package and fabrication method

Country Status (5)

Country Link
US (1) US20080026506A1 (zh)
JP (1) JP2004312008A (zh)
CN (1) CN1551351A (zh)
DE (1) DE102004018434A1 (zh)
TW (1) TWI258823B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
CN100570871C (zh) * 2005-08-24 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
CN100485894C (zh) * 2005-09-20 2009-05-06 全懋精密科技股份有限公司 倒装片封装方法和倒装片封装结构
JP4932203B2 (ja) * 2005-09-20 2012-05-16 芝浦メカトロニクス株式会社 ペースト塗布装置及びペースト塗布方法
DE102005054353A1 (de) * 2005-11-15 2006-08-17 Infineon Technologies Ag Elektronisches Bauelement sowie ein Verfahren zum Herstellen eines solchen Bauelements
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP5234703B2 (ja) * 2006-06-21 2013-07-10 株式会社日立超エル・エス・アイ・システムズ 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
CN101567364B (zh) * 2008-04-21 2011-01-26 力成科技股份有限公司 芯片在引脚上的多芯片封装构造
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
JP2010199548A (ja) 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8217474B2 (en) * 2009-12-28 2012-07-10 Solid State System Co., Ltd. Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
CN102412241B (zh) * 2011-11-17 2014-12-17 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN103367172A (zh) * 2012-03-27 2013-10-23 南亚科技股份有限公司 接合线固定方法
CN103377952A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 接合线固定方法
US9431364B2 (en) * 2013-01-07 2016-08-30 Cypess Semiconductor Corporation Multi-chip package assembly with improved bond wire separation
KR102053349B1 (ko) * 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
CN104835808A (zh) * 2015-03-16 2015-08-12 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
WO2018063188A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Compact wirebonding in stacked-chip system in package, and methods of making same
KR102394796B1 (ko) * 2016-10-26 2022-05-06 주식회사 엘엑스세미콘 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
AT519780B1 (de) * 2017-03-20 2020-02-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen
CN108010898A (zh) * 2017-11-02 2018-05-08 上海玮舟微电子科技有限公司 一种芯片封装结构
CN109887850B (zh) * 2019-02-18 2021-10-01 长江存储科技有限责任公司 一种3d封装多点焊接的方法及装置、设备及存储介质
US12400992B2 (en) 2022-06-01 2025-08-26 Nanya Technology Corporation Semiconductor device with supporter against which bonding wire is disposed and method for preparing the same
TWI833393B (zh) * 2022-06-01 2024-02-21 南亞科技股份有限公司 具有抵靠接合線而設置之支撐件的半導體元件及其製備方法
US20240014168A1 (en) * 2022-07-08 2024-01-11 Nanya Technology Corporation Method of manufacturing semiconductor device with fixing feature on which bonding wire is disposed
CN115394212B (zh) * 2022-08-29 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏
CN116864459A (zh) * 2023-07-03 2023-10-10 江苏晶凯半导体技术有限公司 一种芯片封装结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6683385B2 (en) * 2002-04-23 2004-01-27 Ultratera Corporation Low profile stack semiconductor package

Also Published As

Publication number Publication date
JP2004312008A (ja) 2004-11-04
DE102004018434A1 (de) 2004-12-09
TWI258823B (en) 2006-07-21
US20080026506A1 (en) 2008-01-31
CN1551351A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
TW200425357A (en) Semiconductor multi-chip package and fabrication method
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
JP5005534B2 (ja) ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
TW546795B (en) Multichip module and manufacturing method thereof
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
TWI222731B (en) Semiconductor device
US7227086B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
TWI395316B (zh) 多晶片模組封裝件
TWI330868B (en) Semiconductor device and manufacturing method thereof
TW200924082A (en) Multiple chips stack structure and method for fabricating the same
TWI245392B (en) Leadless semiconductor package and method for manufacturing the same
TW200814287A (en) Stacked chip package structure with lead-frame having multi-pieces bus bar
TW200531241A (en) Manufacturing process and structure for a flip-chip package
US7161232B1 (en) Apparatus and method for miniature semiconductor packages
US9252126B2 (en) Multi Chip Package-type semiconductor device
TW201025554A (en) Multiple flip-chip package
CN101241902A (zh) 多芯片的半导体封装件及其制法
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
TWI321349B (en) Multi-chip stack package
TWI353664B (en) Back-to-back stacked multi-chip package and method
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
TW200537658A (en) Semiconductor package
TW563234B (en) Multi-chip semiconductor package and fabrication method thereof
TWI304647B (en) Leadframe-base ball grid array package and chip carrier for the package
TW569410B (en) Window-type ball grid array semiconductor package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees