TW200425439A - Thermally enhanced electronic flip-chip packaging with external-connector-side die and method - Google Patents

Thermally enhanced electronic flip-chip packaging with external-connector-side die and method Download PDF

Info

Publication number
TW200425439A
TW200425439A TW093103221A TW93103221A TW200425439A TW 200425439 A TW200425439 A TW 200425439A TW 093103221 A TW093103221 A TW 093103221A TW 93103221 A TW93103221 A TW 93103221A TW 200425439 A TW200425439 A TW 200425439A
Authority
TW
Taiwan
Prior art keywords
metal core
wafer
patent application
chip
item
Prior art date
Application number
TW093103221A
Other languages
English (en)
Other versions
TWI313504B (en
Inventor
Debendra Mallik
Bob Sankman
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200425439A publication Critical patent/TW200425439A/zh
Application granted granted Critical
Publication of TWI313504B publication Critical patent/TWI313504B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/10Arrangements for heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/60Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H10W40/611Bolts or screws
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1056Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/681Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

200425439 (1) 玖、發明說明 【發明所屬之技術領域] 本發明係有關電子構裝製造之領域,尤係有關一種製 造晶粒係在構裝中與外部連接器相同端的熱強化電子覆晶 /銲球構裝之方法及裝置。 【先前技術】
通常需要將裸電子晶片封裝在一構裝中,該構裝將〜 電路提供給該晶片的每一電氣連線,並將一電路提供給諸 如一接腳或一銲球等的一外部連接器。一針腳柵陣列構裝 在外部連線的一端上具有若干較大的接腳,且在連接到電 子晶片(例如一處理器或記憶體晶片)的一針腳栅陣列組 的連線的一對向端上具有若干銲墊。此外,一銲球柵陣列 在構裝的外部連線的一端上具有若干間隔較大之較大的銲 球(例如在一銲球柵陣列中),且在連接到電子晶片(例 如一處理器或記憶體晶片)的一銲球栅陣列組的連線的同 一端上具有若干間隔較密的小銲墊。 此種構裝通常不導電的基板(例如一塑膠薄膜或層) ,且在g亥基板的一表面上或一表面中具有導電線路(導電 線)。某些構裝包含一個或多個邏輯晶片或處理器片等的 多個晶片、及(或)諸如快閃型可重新燒錄的非揮發性記 憶體等的一個或多個記憶體晶片。係將銲球及(或)接腳 附著在該構裝的外表,且亦諸如使用銲球柵陣列連接法及 (或)接線法而連接一個或多個電子晶片。或者,利用帽 -4 _ (2) 200425439 蓋或封膠來包封一個或多個晶片。
製造此種構裝的一種傳統方式於開始時提供一張或一 片諸如聚酯薄膜或玻璃纖維強化環氧樹脂基板等的不導電 材料,然後沈積諸如銅等的一金屬薄膜,然後在該金屬上 產生圖樣並蝕刻該金屬,而留下線路。有時,通孔將一面 或內層上的線路連接到另一面或另一內層上的線路。然後 將該等晶片連接到該等線路上的銲墊,且有時包封該等晶 片而形成構裝。此種封裝方式通常具有較差的導熱性。 在諸如40GHz等的極高頻下工作的晶片在提供適當 的信號能力所需的線路之類型、厚度、間隔、及配置上有 一些限制條件。此外,此種晶片通常需要在極低的電壓( 例如大約一伏特)及極大的電流(例如大約一百安培)下 工作,這是因爲必須提供極低的電壓及極大的電流,以便 獲致所需的高頻。
目前需要一種用來製造電子晶片的構裝使該構裝提供 極佳的導熱性及熱散逸性以及高頻響應之成本較低且可靠 的方法及裝置。 【發明內容】 本發明揭示了一種製造具有較佳的導熱特性及高頻響 應的構裝之方法及裝置。諸如銅等的一較厚之構裝基板具 有被接合到一面的一導線層,而留下露出的對向面,而該 對向面是諸如用來連接到一散熱片之一表面。將一個或多 個晶片接合到該導線層,並在該等一個或多個晶片的周圍 -5- (3) 200425439 提供諸如若千銲球等的一連接器陣列,用以連接到一印刷 電路板。在某些實施例中,該印刷電路板具有一孔,而該 等一個或多個晶片延伸到該孔,以便可配置若干較小的外 部連接銲球。在某些實施例中,係將一第二散熱片經由該 印刷電路板孔而連接到該晶片的背面。 【實施方式】
在下文對較佳實施例的詳細說明中,將參照構成較佳 實施例的一部分之各附圖,且在該等附圖中係以舉例方式 示出可實施本發明的一些特定實施例。我們當了解,亦可 採用其他的實施例,且在不脫離本發明的範圍下可作出各 種結構上的改變。
在該等圖式中出現的代號之前面的數字通常對應於首 次介紹組件時的圖式之編號,因而所有的圖式使用相同的 代號,以便參照到在多個圖式中出現的相同組件。相同的 代號或標記可參照到信號或連接,且將可在說明的上下文 中由該該代號或標記的使用而明瞭其實際的意義。 術語 在本說明中,可互換使用下列術語:晶片、晶粒、積 體電路、單片式裝置、半導體裝置、及微電子裝置。 金屬線、線路、導線、導體、信號路徑、及信號媒體 這些術語都是相儸的。上面列出的的該等相關之術語通常 是可互換的,且以自具有特定性至具有一般性之順序出現 -6 - (4) (4)200425439 。在本門領域中,有時將金屬線稱爲線路、導線、線、內 連線,或只是稱爲金屬。通吊爲銅或銅合金以及諸如錬 銘、鈦、鉬的另一種金屬、或不同金屬、合金的堆疊層或 其他組合之金屬線是提供用於輔合、相互連接、或I胃路白勺 信號路徑之導體。微電子裝置中可使用金屬以外的其他導 體。諸如摻雜多晶砂、摻雜單晶砂(不論係以熱擴散或離 子植入獲致此種摻雜,通常只將其稱爲擴散)、欽的砂化 物、鉬的矽化物、以及耐火金屬的矽化物等的材料是其他 導體的一些例子。在本說明中,術語“金屬”同時適用 於相當純的單一金屬兀素、以及兩種或更多種元素且其中 至少一種元素是金屬元素的合金或組合。 術語“基板”或“核心”通常意指係爲以各種製程作業轉 換爲所需微電子組態的基本工件之實際物體。基板可包括 導電材料(例如銅或銘)、絕緣材料(例如藍寶石、陶瓷 、或塑膠)·'半導體材料(例如砂)、非半導體材料、或 半導體材料及非半導體材料的組合、或某些上述材料的其 他組合。在某些實施例中,基板包括諸如針對材料的熱膨
脹係數而(Coefficient of Thermal Expansion ;簡稱 CTE )进擇且更密切配合諸如矽處理器晶片等的相鄰結構之 CTE的一核心片或張的材料(例如鐵-鎳合金)之分層結 構。在某些貫施例中,此種基板核心被疊層至針對導電性 及(或)導熱性而選擇的一片材料(例如銅或銅合金), 然後以針對絕緣性、穩的性、及浮花壓製特性而選擇的一 層塑胳來覆盍g亥片材料。在某些實施例中,該塑膠具有在 (5) (5)200425439 被塑膠等的絕緣材料隔離的一層或多層中之線路。 術語“垂直的”被定義爲意指大致垂直於一·基板的主要 表面。高度或深度意指沿著與一基板的主要表面垂直的〜 方向之一距離。 圖1是一外部連接器端晶粒構裝(1 〇〇 )之一透視切 除示意圖。構裝(1 0 0 )包含一導熱核心(1 2 0 ),該導熱 核心(1 2 0 )具有用來附著一絕緣層(1 1 0 )(具有導線) 的一第一面(121)、以及露出的一第二面(122)。在某 些實施例中,係由諸如一片均勻的銅或銅合金等的一金屬 構成核心(1 2 0 ),或者核心(1 2 0 )具有諸如一層鐵-錬 合金等的一疊層或鍍層結構,且核心(1 2 0 )也具有包含 在一面或兩面上附著的銅之一層或薄片。層(110)具有 在該層中或在該層上的一個或多個導線層(92 )。在某些 實施例中,該等外部連接器包括諸如在一銲球柵陣列中配 置的複數個銲球(193 )。 代號(9 0 )通常意指被附著到基板(1 2 0 )及絕緣層 (1 1 〇 )下面的任何晶片,而諸如(1 9 0 )、 ( 2 9 0 )、( 3 90 )等的代號意指在說明晶片的某些特殊部位時之不同 的實施例。代號(9 3 )通常意指被附著到基板(1 2 0 )及 絕緣層(1 1 0 )下面的任何外部連接器,而諸如(1 93 )、 (4 93 )、( 5 9 3 )等的代號意指在說明連接器的某些特殊 部位時之不同的實施例。 在某些實施例中,絕緣層(1 1 0 )包括被接合到一堆 疊中之另一絕緣片的複數個絕緣片,且在每一絕緣片之間 -8- (6) 200425439 設有一層的導線層(92 )。在某些實施例中,一層的 層(92 )是在所示絕緣層(Π 〇 )的下表面上。在某 施例中,在每一導線的一末端上的一銲墊提供了連接 片(90 )及在對向端上的一較大銲墊的其中一個銲球 )之一接觸點,並提供了其中一個外部連接器(93 ) 接觸點。 諸如利用銲球(9 1 )將其上設有諸如一處理器、 體、或其他邏輯或類比電路等的電路之一晶片(90 ) 到導線層(92 )。在某些實施例中,晶片(90 )是圖 示之薄型晶片(190 ),其中在形成電路之後,以諸 學機械硏磨(Chemical Mechanical Polishing;簡稱 )或其他適當的削薄方法使該晶片變薄。在某些實施 ,由於連接器(93 )所用的銲球(1 93 )之較小尺寸 以需要有一薄型晶片,這是因爲晶片(90 )的厚度大 球(1 93 )的直徑,且晶片(90 )被放置在一平的印 路主機板上,則銲球(1 93 )將無法觸及該印刷電路 板。因此,在某些實施例中,藉由提供一足夠薄的晶 1 90 ),即可獲致小銲球(1 93 )與該印刷電路板間之 接觸。在其他的實施例中,晶片(90 )並未變薄,而 作出有足夠大的直徑(大於晶片(90 )的厚度)之銲 1 93 ),因而於進行黏著時,該等銲球將會觸及在其 印刷電路板。 圖2是一銲球端晶粒構裝(2 0 0 )之一透視切除 圖。在該實施例中,在印刷電路板(9 4 )中切開了一 導線 些實 到晶 (91 的一 記憶 連接 1所 如化 CMP 例中 ,所 於銲 刷電 主機 片( 適當 是製 球( 下的 示意 孔( -9- (7) (7)200425439 2 9 9 ),以便一較厚的晶片(2 9 0 )(亦即,厚度與外部連 接器(9 3 )所用的銲球(2 9 3 )的直徑大約相同或厚度大 於該直徑之一晶片(9 0 ))可以有一延伸到孔(2 9 9 )之 厚度,因而可使外部連接器(9 3 ).適當地連接到印刷電路 板(94 )。在某些實施例中,對於諸如連接到一散熱片或 對於吹入空氣而言,係有助於經由該孔的熱散逸。印刷電 路板(94 )通常有在該印刷電路板中或該印刷電路板上的 複數個層之複數條導線(95 )。 在某些實施例中,連接器(22 7 )(例如被固定到一 螺孔的一螺栓、或其他適當的連接器)及連接器(22 5 ) (例如被固定到一螺孔的一螺栓、或其他適當的連接器) 將一可承受大電流的導體(226 )連接到基板(12〇 )。在 某些實施例中,導體(226 )載送晶片(90 )的接地連線 或電源連?Γ泉之電流的全部或部分。這是局頻(例如4 0 G Η z )處理器及其他邏輯或類比電路所用的大電流(例如1 00 安培)低電壓(例如1伏特)電源供應器之一重要的或有 功能。在某些實施例中,對於自基板(1 2 0 )至銲球(9 1 )然後至晶片(90 )的複數個連線而言,係經由絕緣層( 1 1 〇 )進行電氣連接。 圖3是在具有被連接的散熱片(31〇)及(32〇)的一 裝置(3 8 0 )中之一銲球端晶粒構裝(3 〇 〇 )之一透視切除 示意圖。裝置(3 8 0 )包含印刷電路板(9 4 )、晶片構裝 (3 0 0 )、以及一個或多個散熱片(31〇 )及(或)(32〇 )。圖中亦示出其中包括一第一晶片(3 9 〇 )及一第二晶 -10- (8) (8)200425439 片(391 )的複數個晶片(90 )。在某些實施例中,係將 上散熱片(310)連接成壓在導熱基板(120)的第二面( 1 2 2 )上(或者可在界面上使用散熱膏,以便改善熱傳導 ),並將一下散熱片(3 2 0 )連接成壓在該等一個或多個 晶片(90 )(在此例子中爲晶片(3 90 )及(3 9 ;[))的背 面(下面)上(或者可在界面上使用散熱膏,以便改善熱 傳導)。在某些實施例中,係將一個或多個可扣緊的及( 或)彈簧負載式穿過電路板之結件(3 3 0 )(例如螺栓( 3 3 1 )及螺帽(3 3 2 ))用來將散熱片(3 1 0 )及(3 2 〇 )相 互連接,且(或)將散熱片(310)及(3 2 0 )連接到印刷 電路板(9 4 )。在其他的實施例中,係將其他適當的方法 及裝置用來固定該等一個或多個散熱片。若干外部連接器 (93 )仍然將導線層(92 )連接到印刷電路板(94 )。 圖4是具有用於連接器(93 )的複數個接腳(493 ) 的一外部連接器端晶粒構裝(4 0 0 )之一切除示意圖。諸 如被銲球(9 1 )連接到導線層(92 )的晶片(90 )( —覆 晶組態)等的其他特徵係示於圖1。被接合到導熱基板( 1 2 0 )的絕緣層(1 1 〇 )支承住(亦即在絕緣層(1 1 〇 )中 及(或)在絕緣層(1 1 〇 )上設有)導線層(9 2 )。 圖5是包含具有用於連接器(93 )的若干接觸墊( 5 93 )的外部連接器端晶粒構裝(5 0 0 )的一裝置(5 8 0 ) 之一切除示意圖。在所示之實施例中,印刷電路板(9 4 ) 包含複數個彈簧負載式連接器(5 98 ),而每一彈簧負載 式連接器(5 9 8 )接觸一對應的接觸墊(5 9 3 )。諸如被銲 -11 - 200425439 ⑼ 球(9 1 )連接到導線層(9 2 )的晶片(9 0 )( —覆晶組態 )等的其他特徵係示於圖1。被接合到導熱基板(1 2 〇 ) 的絕緣層(11 〇)支承住(亦即在絕緣層(n 〇 )中及(或 )在絕緣層(1 1 〇 )上設有)導線層(92 )。 圖6、7A、及8A示出圖1_5中所用的基板(】2〇)的 各實施例之橫斷面圖。 圖6是具有用於連接器(9 3 )的若干銲球的一銲球端 晶粒構裝(6 0 0 )之一切除示意圖。在該實施例中,基板 (6 2 0 )包含爲了對晶片(9 〇 )的熱膨脹係數有更佳的匹 配而選擇的一片核心材料(6 2 2 )、以及被鍍層到或被接 合到具有高導熱性及(或)導電性的一層(62丨)及(或 )(6 23 )的核心材料(622 )之至少一面。在某些實施例 中,晶片(9 0 )主要是矽,且核心材料(6 2 2 )包含一鐵-鎳合金,例如包含具有大約42% (重量)的鎳之合金(有 時被稱爲N 4 2合金)、或包含具有大約3 6 % (重量)的 鎳之合金(例如Invar合金)、或具有Kovar®的合金( 大約53%的鐵、29%的鎳、1.7%的鈷、1%的其他元素), 以便匹配矽晶片(90 )的熱膨脹係數。矽的熱膨脹係數在 293度愷氏溫度下大約爲2.6〜2.9 X 1〇·6/°〇。Invar在20-1 〇〇 °C的平均熱膨脹係數小於大約].3 x 10·6厂C。Kovar® 的平均熱膨脹係數大約爲4.9 X 1(Γ6厂C。在某些實施例中 ,係針對預期工作溫度範圍而選擇其熱膨脹係數密切匹配 晶片(9 0 )(例如矽晶片)的熱膨脹係數之一合金(例如 具有介於Invar的鎳鐵比率與Ν42的鎳鐵比率間之鎳鐵比 -12- (10) (10)200425439 率的一鎳-鐵合金)。在某些實施例中,係將一銅薄片( 或具有高導熱性及(或)導電性的其他金屬薄片)直接接 合到核心(622 )的上面及(或)下面,以便保持該合金 的尺寸熱膨脹係數特性,且同時改善複合基板(6 2 0 )的 熱及(或)電特性。在某些實施例中,形成了自銅層( 62 1 )穿過絕緣層(1 1 〇 )而至銲球(9 1 )的複數個鍍銅通 孔(6 5 0 ),以便改善一電源連線的導電性,並改善導熱 性。在某些實施例中,係針對此種接觸而提供其他額外的 銲球,其中並未在電氣上連接該等銲球,而是該等銲球主 要在於改善自晶片(90 )至銅層(621 )的導熱性。在某 些實施例中,形成了自銅層(62 1 )穿過絕緣層(1 1 0 )而 至銲球(9 1 )的一個或多個鍍銅通孔(6 5 1 )。在某些實 施例中,係以沿著基板(620 )的整個周圍而鍍層或接合 的一銅層將上銅層(623)連接到下銅層(621)。 圖7A是一銲球端晶粒構裝(7〇〇 )之一切除示意圖 。構裝(700)包含一基板(720),該基板(720)具有 一核心部分(722 )、圍繞該核心部分(722 )的在頂部之 一薄銅層(724 )及(或)在底部之一薄銅層(72 3 )、以 及在側端之一堅固的銅周圍裙部(72 1 )。核心部分(722 )係由所選擇的一材料所構成,以便提供對晶片(90 )的 熱膨脹係數有一更佳的熱膨脹係數匹配。在某些實施例中 ,比圖6所示構裝(600 )增量的銅增加了導熱性。 在某些實施例中,該銅基板開始時的形態是被接合到 絕緣層(Π 0 )的一大片(例如尺寸大約爲2 00 X 200毫 -13- (11) (11)200425439 米),然後將該大片切割成若干個別的構裝(例如i00、 6 0 0、7 0 0、或8 0 0 )。在某些實施例中,在切割開該等構 裝之前,先將一個或多個晶片(9 0 )連接到每~構裝。在 其他的實施例中,在連接該等晶片之前,先將該等__七刀 割開。 圖7B是將要被切割成複數個銲球端晶粒構裝(7〇〇 ) 的一片(7 〇 1 )之一俯視圖。在該實施例中,係針對每一 個別的構裝(7 0 0 )而將一獨立的長方形塊之核心材料( 722)嵌入銅片(701)中,且圖7B中示出X及γ維度的 橫斷面。 圖7 C不出將要被切割成複數個銲球端晶粒構裝( 7 0 0 ’)的一片(.7 0 2 )之一俯視圖。在所示之實施例中, 對於每一行的構裝(7 00’)而言,一條核心部分(722 ) 延伸該片(7〇2 )的長度,且因而每一構裝(7〇〇,)具有 沿者一方向而延伸其長度的一條核心材料。圖7A中示出 沿者X方向的橫斷面,但是核心(7 2 2 )沿著γ方向延伸 圖ό所示構裝的長度。此種方式使構裝(7〇2 )稍微容易 製造,但也具有稍微小的導熱性。 圖8 Α是一銲球端晶粒構裝(8 〇 〇 )之一切除示意圖 。該構裝大致與圖7所示之構裝(7 0 0 )相同,但不同之 處在於·不在核心(8 2 2 )的頂部或底部上提供任何銅層 (例如7 2 j或7 2 4 ),而該核心(8 2 2 )係經選擇而提供 對晶片(9 0 )的熱膨脹係數有更佳之熱膨脹係數匹配。在 某些實施例中,比圖6所示構裝(6〇〇 )增量的銅增加了 -14 - (12) (12)200425439 導熱性。由於省略掉頂部及底部銅層,所以使構裝(800 )稍微容易製造,但是也比圖7A所示之構裝(700 )具 有稍微小的導熱性。在某些實施例中,導線層(8 1 〇 )具 有複數個導線層(8 92 )及(8 9 3 ),且由絕緣層(81 1 ) 及(812 )使導線層(8 92 )與(8 93 )相互隔離,並使導 線層(8 9 2 )及(8 9 3 )與核心(8 2 0 )隔離。 圖8B是將要被切割成複數個銲球端晶粒構裝(8 00 ) 的一片(8 0 1 )之一俯視圖。在該實施例中,係針對每一 個別的構裝(8 0 0 )而將一獨立的長方形塊之核心材料( 8 2 2 )嵌入銅片(8 0 1 )中(但核心(8 2 2 )並未被上銅層 或下銅層(例如7 2 3或724 )所覆蓋),且圖8B中示出 X及Y維度的橫斷面。 圖8 C示出將要被切割成複數個銲球端晶粒構裝( 8〇〇·)的一片(8 02 )之一俯視圖。在所示之實施例中, 對於每一行的構裝.(8 0 0,)而言,一條核心材料(822 ) 延伸該片(802)的長度,且因而每一構裝(800,)具有 沿著一方向而延伸其長度的一條核心材料。圖8 A中示出 沿著X方向的橫斷面,但是核心(8 2 2 )沿著γ方向延伸 該構裝的長度,並具有圖1所示之一橫斷面。此種方式使 構裝(8 0 2 )稍微容易製造,但也具有稍微小的導熱性。 圖9是用來執行本發明的某些實施例的一方法的一系 ’下充或機益(9 0 0 )之一不意圖。係按照任何適當的順序( 例如按照某些實施例所示的順序)執行該方法的各功能。 本發明的某些實施例包括用來製造電子構裝(1 〇〇 )的一 -15- (13) 200425439 方法及一對應的裝置(9 0 0 )。在某些實施例中,該 的裝置係以單一作業之方式執行該等個別的功能,而 他的實施例中,則使用了複數個較小的機器,其中每 器執行一子作業。在某些實施例中,係由用來在各作 之間移動製程中的零件之輸送器(9 0 1 )示意地代表 自動化輸送系統連接各種機器。該方法包含下列步驟 供(例如在輸送器(9 0 1 )上提供)一導熱金屬核心 );以及提供(例如在輸送器(902 )上提供)一第 子晶片(9 0 )。裝置(91 0 )執行下列功能:以一導 (1 1〇 )覆蓋金屬核心(90 ),該導線層(1 1〇 )具有 個導線(例如圖8所示之線路(8 92 )及(89;3 )), 由一絕緣層(例如圖8所示之絕緣層(8 Π ))使該 數個導線與金屬核心(i 2 〇 )隔離,其中該導線層比 屬核心薄許多。裝置(920 )執行下列功能:形成並 若干銲球(9 1 ),且(或)將複數個外部導體(93 ) 如銲球)連接到基板(i 2 〇 )上的該導線層之該等線 裝置(93 0 )執行下列功能:利用第一複數個銲球將 晶片(90 )連接到該等線路。在某些實施例中,也將 個其他晶片(90 )連接到該導線層。在某些實施例中 置(9 4 0 )執行下列功能:切割開個別的構裝(i 〇 〇 ) 某些實施例中,然後以裝置(9 5 0 )測試這些個別的 (1 〇〇 ),並以裝置(9 60 )將這些經過測試的個別構 1 〇 〇 )分類(例如,將好的元件與壞的元件分開,且 )將速度快的元件與速度較慢的元件分開)。 各別 在其 一機 業站 的一 :提 (120 一電 線層 複數 且係 等複 該金 附著 (例 路。 第~ 複數 ,裝 。在 構裝 裝( (或 -16- (14) (14)200425439 本發明的一實施例包含一裝置(100 ),該裝置(100 )包含一具有一第一主要面及一第二主要面之導熱金屬核 心、具有被連接到該第一面的一絕緣層之一導線層、以及 以該絕緣層與該金屬核心隔離的複數個導電線路,其中該 金屬核心比該導線層厚許多。裝置(】00 )亦包含由若干 銲球柵陣列銲球連接到至少某些該等複數個線路之一第一· 電子晶片、以及被連接到該等線路的複數個外部電氣連接 器,其中露出了該金屬核心的該第二面。 在某些實施例中,該金屬核心在鄰近該第一晶片的一 區域中,具有在匹配該晶片的熱膨脹係數上比大致純的銅 所能作到的更佳之有效熱膨脹係數。 在某些實施例中,該金屬核心包含由含有鐵及鎳的一 合金構成之一層。在某些此類實施例中,該鐵-鎳合金層 具有包含被附著在該第二面的銅之一層。在某些此類實施 例中,該鐵·鎳合金層也具有包含被附著在該第一面的銅 之一層。 在某些實施例中,該鐵·鎳合金層具有遠小於該金屬 核心的橫向寬度之一橫向寬度。 在某些實施例中,該金屬核心係在電氣上連接到該第 一晶片。 在某些實施例中,該金屬核心係在電氣上連接到該第 一晶片的一電源連線。 某些實施例進一步包含:一具有複數個導電線路之印 刷電路板(PCB ),其中該第一面上的該等複數個外部電 -17- (15) (15)200425439 氣連接器係在電氣上連接到該印刷電路板的該等複數個導 電線路;以及與該金屬核心的該露出的第二面有熱接觸之 一第一散熱片。 在某些此類實施例中,該印刷電路板具有在該第一晶 片對向的一開孔,該開孔的尺寸至少爲該第一晶片的尺寸 。某些此類實施例進一步包含經由該開孔而與該第一晶片 有熱接觸的一第二散熱片。 某些實施例進一步包含一第二電子晶片,且係由若干 銲球柵陣列銲球將該第二電子晶片連接到至少某些該等複 數個線路。 在某些實施例中,該金屬核心的厚度大約爲8 0 0微米 ,且該導線層的厚度大約爲40微米。 在某些實施例中,該等外部連接器包含複數個銲球, 且其中係在該晶片上形成電子電路之後,削薄該晶片的厚 度,使該晶片的厚度小於該等外部連接器銲球的直徑。 本發明的某些實施例包含一方法,該方法包含下列步 驟:提供一導熱金屬核心及一第一電子晶片;以具有由一 絕緣層隔離該金屬核心的複數個導電線路之一導線層覆蓋 該金屬核心的一第一面,其中該導線層比該金屬核心薄許 多;使用第一複數個銲球將該第一晶片連接到該等線路; 以及將複數個外部導體連接到該等線路。 在本方法的某些實施例中,該等複數個外部導體包含 第二複數個銲球,且其中該等第二複數個銲球的平均直徑 大於該等第一複數個銲球的平均直徑。 -18- (16) (16)200425439 某些實施例進一步包含下列步驟:提供一具有複數個 導電線路的一印刷電路板(P CB );將該第一面上的該等 複數個外部電氣連接器在電氣上連接到該印刷電路板的該 等複數個導電線路;以及使一第一散熱片與該金屬核心的 一露出之第二面有熱接觸。 某些實施例進一步包含下列步驟:在該印刷電路板中 提供一開孔;以及將該第一晶片的厚度定位到該開孔。 某些實施例進一步包含下列步驟··將該晶片在電氣上 連接到該金屬核心。 在某些實施例中,提供該金屬核心的該步驟包含下列 步驟:至少在鄰近該第一晶片的該金屬核心之一區域中, 提供遠小於銅的有效熱膨脹係數之一有效熱膨脹係數。 在某些實施例中,提供該金屬核心的該步驟包含下列 步驟:提供其中包含鐵及鎳的一合金層。 某些實施例進一步包含下列步驟:以包含在該第二面 上的銅之一層覆蓋該鐵-鎳合金層。 某些實施例進一步包含下列步驟:將該鐵-鎳合金層 的橫向寬度限制爲比該金屬核心的橫向寬度小許多。 本發明的某些實施例包含其中包含一電子晶片(90 ) 的一裝置、以及前文所述的被連接到該晶片(90 )而將熱 傳導到一被附著的散熱元件之構件,其中該導熱構件包含 用來與該晶片的熱膨脹係數有更佳的匹配之構件。 在某些實施例中,該導熱構件包含用來與該晶片的熱 膨脹係數有更佳的匹配之構件。 -19- (17) 200425439 某些實施例進一步包含與該導熱構件有熱接觸 一散熱片(3 1 0 )(請參閱圖 3 )。某些實施例進 含在該第一散熱片對向且與該導熱構件的一面上之 9 〇 )有熱接觸的一第二散熱片(3 2 0 )。 我們當了解,前文中之說明係用來舉例說明, 本發明加以限制。熟習此項技術者在參閱前文的說 將可易於作出許多其他的實施例。因此,應參照最 請專利範圍以及這些申請專利範圍所享有的等效權 整範圍而決定本發明的範圍。 【圖式簡單說明】 圖1是一外部連接器端構裝(1 00 )之一透視 意圖。 圖2是一銲球端晶粒構裝(2 0 0 )之一透視切 圖。 圖3是在具有被連接的散熱片的一裝置(38〇 一銲球端晶粒構裝(3 0 0 )之一透視切除示意圖。 圖4是具有接腳的一外部連接器端晶粒構裝( 之一切除示意圖。 圖5是具有接觸墊的外部連接器端晶粒構裝( 之一切除示意圖。 圖6是具有銲球的一銲球端晶粒構裝(6〇〇 ) 除示意圖。 圖7 A是一銲球端晶粒構裝(7 〇 〇 )之一切除 的一第 一步包 晶片( 而非對 明之後 後的申 項之完 切除示 除示意 )中之 〔 400 ) :5 0 0 ) 之一切 不意圖 -20- (18) (18)200425439 圖7 B是將要被切割成複數個銲球端晶粒構裝(7叫 )的一片(7 0 1 )之一俯視圖。 圖7 C是將要被切割成複數個銲球端晶粒構裝(7 〇 〇 ) 的一片(7 0 2 )之一俯視圖。 圖8 A是一銲球端晶粒構裝(8 0 0 )之一切除示意圖 〇 圖8 B是將要被切割成複數個銲球端晶粒構裝(8 0 (V )的一片(8 0 1 )之一俯視圖。 圖8 C是將要被切割成複數個銲球端晶粒構裝(8 0 〇 ) 的一片(8 0 2 )之一俯視圖。 圖9是用來執行本發明的一方法的一機器(900 )之 一示意圖。 元件對照表 100,200,300,400,500,600,700,700,,800,80〇,:構裝 1 1 0,8 1 1,8 1 2 :絕緣層 1 2 0 :導熱核心 121 :第一面 122 :第二面 92,8 1 0,8 92,8 9 3 :導線層 90 :晶片 93 :外部連接器 9 1,2 9 3 :銲球 -21 - (19) (19)200425439 190 :薄型晶片 9 4 :印刷電路板 299 :孔 2 90 :較厚的晶片 9 5 :導線 225,22 7 :連接器 226 :可承受大電流的導體 3 1 0 5 3 2 0 :散熱片 3 8 0,5 8 0,9 1 0,92 0,9 3 0,94 0,9 5 0,960 :裝置 3 9 0 :第一晶片 3 9 1 :第二晶片 3 3 0 :結件 3 3 1 :螺栓 3 3 2 :螺帽 4 9 3 :接腳 5 9 3 :接觸墊 598:彈簧負載式連接器 62 0,72 0 :基板 622 :核心材料 621,623 :層 6 5 0,6 5 1 :鍍銅通孔 7 2 2 :核心部分 72 3,724 :薄銅層 7 2 1 :銅周圍裙部 -22- 200425439 (20) 701,7 01,,801,802 ·· 8 20,8 22 :核心 9 0 0 :系統 90K902 :輸送器

Claims (1)

  1. (1) (1)200425439 拾、申請專利範圍 1. 一種製造具有外部連接器端晶粒之熱強化電子覆 晶構裝之裝置,包含: 具有一第一主要面及一第二主要面的一導熱金屬核心 ,其中露出了該金屬核心的該第二面; 一導線層,該導線層具有被附著到該第一面的一絕緣 層、以及由該絕緣層隔離該金屬核心的複數個導電線路, 其中該金屬核心比該導線層厚許多; 被若干銲球柵陣列銲球連接到至少某些該等複數個線 路之一第一電子晶片;以及 被連接到該等線路之複數個外部電氣連接器。 2 ·如申請專利範圍第1項之裝置,其中該金屬核心 在鄰近該第一晶片的一區域中,具有在匹配該晶片的熱膨 脹係數上比大致純的銅所能作到的更佳之一有效熱膨脹係 數。 3 .如申請專利範圍第2項之裝置,其中該金屬核心 包含由含有鐵及鎳的一合金構成之一層。 4·如申請專利範圍第3項之裝置,其中該鐵-鎳合金 層具有包含被附著在該第二面上的銅之一層。 5 .如申請專利範圍第4項之裝置,其中該鐵-鎳合金 層也具有包含被附者在該第一面上的銅之一層。 6 ·如申請專利範圍第3項之裝置,其中該鐵-鎳合金 層具有遠小於該金屬核心的橫向寬度之一橫向寬度。 7 ·如申請專利範圍第1項之裝置,其中該金屬核心 -24- (2) (2)200425439 係在電氣上連接到該第一晶片。 8 .如申請專利範圍第1項之裝置,其中該金屬核心 係在電氣上連接到該第一晶片的一電源連線。 9.如申請專利範圍第1項之裝置,進一步包含: 具有複數個導電線路之一印刷電路板(PCB ),其中 該第一面上的該等複數個外部電氣連接器係在電氣上連接 到該印刷電路板的該等複數個導電線路;以及 與該金屬核心的該露出的第二面有熱接觸之一第一散 熱片。 1 〇.如申請專利範圍第9項之裝置,其中該印刷電路 板具有在該第一晶片對向的一開孔,該開孔的尺寸至少爲 該第一晶片的尺寸。 1 1.如申請專利範圍第1 0項之裝置,進一步包含經 由該開孔而與該第一晶片有熱接觸的一第二散熱片。 12. 如申請專利範圍第1項之裝置,進一步包含一第 二電子晶片,且係由若干銲球栅陣列銲球將該第二電子晶 片連接到至少某些該等複數個線路。 13. 如申請專利範圍第1項之裝置,其中該金屬核心 的厚度大約爲8 00微米,且該導線層的厚度大約爲40微 米。 14. 如申請專利範圍第1項之裝置,其中該等外部連 接器包含複數個銲球,且其中係在該晶片上形成電子電路 之後,削薄該晶片的厚度,使該晶片的厚度小於該等外部 連接器銲球的直徑。 -25- (3) (3)200425439 1 5 · —種製造具有外部連接器端晶粒之熱強化電子覆 晶構裝之方法,該方法包含下列步驟: 提供一導熱金屬核心及一第一電子晶片; 以具有由一絕緣層隔離該金屬核心的複數個導電線路 之一導線層覆蓋該金屬核心的一第一面,其中該導線層比 該金屬核心薄許多; 使用第一複數個銲球將該第一晶片連接到該等線路; 以及 將複數個外部導體連接到該等線路。 1 6 ·如申請專利範圍第1 5項之方法,其中該等複數 個外部導體包含第二複數個銲球,且其中該等第二複數個 銲球的平均直徑大於該等第一複數個銲球的平均直徑。 1 7 .如申請專利範圍第1 5項之方法,進一步包含下 列步驟: 提供一具有複數個導電線路的一印刷電路板(PCB ) 將該第一面上的該等複數個外部電氣連接器在電氣上 連接到該印刷電路板的該等複數個導電線路;以及 使一第一散熱片與該金屬核心的一露出之第二面有熱 接觸。 1 8 .如申請專利範圍第1 7項之方法,進一步包含下 列步驟: 在該印刷電路板中提供一開孔;以及 將該第一晶片的厚度定位到該開孔。 -26- (4) (4)200425439 1 9 .如申請專利範圍第1 7項之方法,進一步包含下 列步驟:將該晶片在電氣上連接到該金屬核心。 2〇·如申請專利範圍第1 5項之方法,其中提供該金 屬核心的該步驟包含下列步驟··至少在鄰近該第一晶片的 該金屬核心之一區域中,提供遠小於銅的有效熱膨脹係數 之一有效熱膨脹係數。 2 1 ·如申請專利範圍第2 0項之方法,其中提供該金 屬核心的該步驟包含下列步驟:提供其中包含鐵及鎳的一 合金層。 22·如申請專利範圍第21項之方法,進一步包含下 列步驟:以包含在該第二面上的銅之一層覆蓋該鐵-鎳合 金層。 2 3 .如申請專利範圍第2 1項之方法,進一步包含下 列步驟:將該鐵-鎳合金層的橫向寬度限制爲比該金屬核 心的橫向寬度小許多。 2 4. —種製造具有外部連接器端晶粒之熱強化電子覆 晶構裝之裝置,包含: 一電子晶片;以及被連接到該晶片而將熱傳導到一被 附著的散熱元件之構件,其中該導熱構件包含用來與該晶 片的熱膨脹係數有更佳的匹配之構件。 25. 如申請專利範圍第24項之裝置,其中該導熱構 件包含用來與該晶片的熱膨脹係數有更佳的匹配之構件。 26. 如申請專利範圍第24項之裝置,進一步包含與 該導熱構件有熱接觸的一第一散熱片。 -27- (5) 200425439 27.如申請專利範圍第26項之裝置,進一步包含在 該第一散熱片對向且與該導熱構件的一面上之晶片有熱接 觸的一第二散熱片。 -28-
TW093103221A 2003-03-05 2004-02-11 Thermally enhanced electronic flip-chip packaging with external-connector-side die and method TWI313504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/382,680 US7268425B2 (en) 2003-03-05 2003-03-05 Thermally enhanced electronic flip-chip packaging with external-connector-side die and method

Publications (2)

Publication Number Publication Date
TW200425439A true TW200425439A (en) 2004-11-16
TWI313504B TWI313504B (en) 2009-08-11

Family

ID=32926940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093103221A TWI313504B (en) 2003-03-05 2004-02-11 Thermally enhanced electronic flip-chip packaging with external-connector-side die and method

Country Status (5)

Country Link
US (3) US7268425B2 (zh)
EP (1) EP1604400A2 (zh)
CN (1) CN100449745C (zh)
TW (1) TWI313504B (zh)
WO (1) WO2004079823A2 (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
TWM246694U (en) * 2003-11-11 2004-10-11 Hon Hai Prec Ind Co Ltd Heat dissipation device
KR100585140B1 (ko) * 2004-04-26 2006-05-30 삼성전자주식회사 와이어 본딩 장치 및 이를 이용한 반도체 패키지의 와이어본딩 방법
JP2006253183A (ja) * 2005-03-08 2006-09-21 Hitachi Ltd 半導体パワーモジュール
JP2006339223A (ja) * 2005-05-31 2006-12-14 Toshiba Tec Corp Cpuの放熱構造
US7714423B2 (en) * 2005-09-30 2010-05-11 Apple Inc. Mid-plane arrangement for components in a computer system
TWI326578B (en) * 2005-10-20 2010-06-21 Asustek Comp Inc Pcb with heat sink by through holes
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
CN100568558C (zh) * 2006-12-29 2009-12-09 台达电子工业股份有限公司 电致发光模块
CN101601131A (zh) * 2007-02-15 2009-12-09 日本电气株式会社 用于安装半导体封装的结构
US7659615B2 (en) 2007-05-03 2010-02-09 Delphi Technologies, Inc. High power package with dual-sided heat sinking
US7706144B2 (en) * 2007-12-17 2010-04-27 Lynch Thomas W Heat dissipation system and related method
GB2461548B (en) * 2008-07-02 2010-10-13 Thales Holdings Uk Plc Printed circuit board assembly
JP4818429B2 (ja) * 2009-12-28 2011-11-16 株式会社東芝 電子機器
JP5672305B2 (ja) * 2010-08-27 2015-02-18 株式会社村田製作所 半導体装置
KR101779205B1 (ko) * 2010-10-06 2017-09-26 엘지이노텍 주식회사 방열회로기판 및 이를 포함하는 발열소자 패키지
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
CN202276549U (zh) * 2011-09-26 2012-06-13 番禺得意精密电子工业有限公司 电连接组件
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
CN103186173A (zh) * 2011-12-28 2013-07-03 鸿富锦精密工业(深圳)有限公司 主板
WO2013142580A1 (en) * 2012-03-20 2013-09-26 Applied Nanotech Holdings, Inc. Application of dielectric layer and circuit traces on heat sink
US9530716B2 (en) * 2012-04-20 2016-12-27 Sandisk Technologies Inc. Apparatus, system, and method for transferring heat from memory components
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
TWI439190B (zh) * 2012-07-13 2014-05-21 緯創資通股份有限公司 電路板及其散熱裝置
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
JP5619966B2 (ja) * 2012-10-11 2014-11-05 アサステック・コンピューター・インコーポレイテッドAsustek Computer Inc. 放熱構造
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US9420722B2 (en) * 2012-12-06 2016-08-16 Gerald Ho Kim Composite heat sink device for cooling of multiple heat sources in close proximity
CN103021877B (zh) * 2012-12-22 2016-03-09 中国船舶重工集团公司第七0九研究所 一种采用双路径传热的高密度芯片散热方法
US20150036292A1 (en) * 2013-08-01 2015-02-05 Lear Corporation Electrical Device for Use in an Automotive Vehicle and Method for Cooling Same
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
US9967984B1 (en) 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US9860987B2 (en) * 2015-02-13 2018-01-02 Deere & Company Electronic assembly with one or more heat sinks
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
TWI582862B (zh) * 2015-06-09 2017-05-11 韓政男 晶粒封裝方法
WO2017039630A1 (en) * 2015-08-31 2017-03-09 Intel IP Corporation Low thermal resistance hanging die package
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
EP3679414A4 (en) * 2017-09-08 2021-05-05 Commscope Technologies LLC HEAT DISSIPATING ENCLOSURE
CN107799939B (zh) * 2017-09-15 2019-10-01 番禺得意精密电子工业有限公司 电连接器
US11683911B2 (en) * 2018-10-26 2023-06-20 Magna Electronics Inc. Vehicular sensing device with cooling feature
DE102019133203B4 (de) * 2018-12-18 2022-05-25 Soulnano Limited UV-LED-Array mit Stromanschlussverbindung und Wärmesenke
US11107962B2 (en) 2018-12-18 2021-08-31 Soulnano Limited UV LED array with power interconnect and heat sink
US10939536B1 (en) 2019-09-16 2021-03-02 Ciena Corporation Secondary side heatsink techniques for optical and electrical modules
KR102825951B1 (ko) 2019-11-15 2025-06-26 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
CN111010801A (zh) * 2019-12-30 2020-04-14 安捷利(番禺)电子实业有限公司 一种双面散热的芯片封装结构及方法、装置
CN111244080B (zh) * 2020-03-15 2025-02-18 无锡先瞳半导体科技有限公司 功率模块结构、功率模块封装体及封装体的制作方法
CN112447625A (zh) * 2020-12-02 2021-03-05 上海先方半导体有限公司 双面散热大尺寸芯片倒装封装结构及封装方法
CN113242641B (zh) * 2021-03-26 2022-12-20 广东工业大学 一种单层印制电路板及一种芯片封装电子设备
US12588507B2 (en) * 2021-07-27 2026-03-24 Caes Systems Llc Impingement cooling in high power package
CN114927490B (zh) * 2022-04-26 2025-12-12 深圳市飞腾云科技有限公司 一种射频芯片结构以及制作方法、射频芯片结构系统
US12557210B2 (en) * 2022-11-07 2026-02-17 International Business Machines Corporation Electronic apparatus minimizing differential thermal contraction for cryogenic quantum computers
US20250096071A1 (en) * 2023-09-15 2025-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit cooling systems and methods
WO2026043692A1 (en) * 2024-08-20 2026-02-26 Kyocera International, Inc. Electronics package with heterogenous heatsink
CN120727669A (zh) * 2025-08-20 2025-09-30 深圳市中兴微电子技术有限公司 晶上系统的封装结构及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002233A1 (de) * 1980-01-23 1981-07-30 Robert Bosch Gmbh, 7000 Stuttgart Kurzschlussbringgeber mit mindestens einer hochpermeablen folie
US4908546A (en) * 1988-06-27 1990-03-13 Gte Products Corporation Lead-in wire for compact fluorescent lamps
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
US4969842A (en) * 1989-11-30 1990-11-13 Amp Incorporated Molded electrical connector having integral spring contact beams
DE4138889A1 (de) * 1991-01-30 1992-08-13 Felten & Guilleaume Energie Roentgenleitung
US5453293A (en) * 1991-07-17 1995-09-26 Beane; Alan F. Methods of manufacturing coated particles having desired values of intrinsic properties and methods of applying the coated particles to objects
US5681663A (en) * 1995-06-09 1997-10-28 Ford Motor Company Heatspreader carrier strip
US6362530B1 (en) * 1998-04-06 2002-03-26 National Semiconductor Corporation Manufacturing methods and construction for integrated circuit packages
US6114048A (en) 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6057601A (en) * 1998-11-27 2000-05-02 Express Packaging Systems, Inc. Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
JP3196762B2 (ja) * 1999-04-20 2001-08-06 日本電気株式会社 半導体チップ冷却構造
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
WO2001043208A2 (en) * 1999-12-09 2001-06-14 Duruz, Jean-Jacques Aluminium electrowinning cells operating with metal-based anodes
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
TW467399U (en) 2000-09-21 2001-12-01 Advanced Semiconductor Eng Heat dissipation structure of flip-chip type BGA package
US20030131476A1 (en) * 2001-09-28 2003-07-17 Vlad Ocher Heat conduits and terminal radiator for microcircuit packaging and manufacturing process
US6552907B1 (en) * 2001-10-11 2003-04-22 Lsi Logic Corporation BGA heat ball plate spreader, BGA to PCB plate interface
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US6490161B1 (en) 2002-01-08 2002-12-03 International Business Machines Corporation Peripheral land grid array package with improved thermal performance
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Necエレクトロニクス株式会社 半導体装置の製造方法
TW520559B (en) * 2002-03-20 2003-02-11 Advanced Semiconductor Eng Flip chip assembly and method for producing the same
US6998032B2 (en) * 2002-06-03 2006-02-14 Moltech Invent S.A. Metal-based anodes for aluminium electrowinning cells
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US7268425B2 (en) 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method

Also Published As

Publication number Publication date
US20090079061A1 (en) 2009-03-26
EP1604400A2 (en) 2005-12-14
WO2004079823A2 (en) 2004-09-16
US7932596B2 (en) 2011-04-26
US20070279873A1 (en) 2007-12-06
TWI313504B (en) 2009-08-11
CN1757109A (zh) 2006-04-05
US7268425B2 (en) 2007-09-11
CN100449745C (zh) 2009-01-07
US20040173901A1 (en) 2004-09-09
WO2004079823A3 (en) 2004-12-29
US7456047B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
TW200425439A (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
CN202534641U (zh) 已封装电子器件
US7880310B2 (en) Direct device attachment on dual-mode wirebond die
US6844619B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US6740541B2 (en) Unmolded package for a semiconductor device
TWI233172B (en) Non-leaded semiconductor package and method of fabricating the same
CN202042472U (zh) 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件
US7589417B2 (en) Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US20150235935A1 (en) Semiconducor device and method of manufacturing the same
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
US11211373B1 (en) Double-sided chip stack assembly
US20120146214A1 (en) Semiconductor device with vias and flip-chip
EP4207254A1 (en) Radio frequency packages containing multilevel power substrates and associated fabrication methods
CN116487356A (zh) 包括芯片-基板复合半导体装置的半导体封装
US7179682B2 (en) Packaged device and method of forming same
JPS63501995A (ja) マイクロミニチュア装置の圧接接続端子の製造方法
US20250038063A1 (en) Chip packaging structure, semiconductor structure, and fabricating method thereof
US7956446B2 (en) Semiconductor device and method
KR101601793B1 (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들
WO2024060058A1 (en) Integrated circuit device, packaging, and method for forming thereof
HK40092011A (zh) 具有硅裸片作为用於高功率低热导率裸片的散热器的3d封装
CN120977961A (zh) 芯片的封装结构、散热结构及其封装方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees