TW200524285A - Crystal accelerated oscillator - Google Patents

Description

200524285 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種晶體振盪電路，尤指一種可確保振盪 之晶體加速振盪電路 5 【先前技術】 圖1顯示一傳統的晶體振盪電路（Crystal 〇scillat〇r)，其 包括一反相放大器11、一回授電阻丨2、一石英振盪晶體13、 一組電谷對14、及一施密特觸發器16，其中，反相放大器11 ίο用於訊號放大，以提供整體晶體振盪迴路訊號增益（Gain)， 施密特觸發器16係由反相放大器丨丨產生之放大訊號所觸發 而輸出時鐘訊號CLK，回授電阻12用於建立反相放大器丨丨之 直流工作偏壓，石英振盪晶體13用以產生具有一諧振 (resonance)頻率之振盪訊號，電容對14用於使整體晶體振盪 15迴路之並聯諧振（Parallel resonance)非常接近串聯諧振 (Senes resonance)，而晶體振盪迴路之振盪頻率介於兩者之 間。 以前述之晶體振盪電路，由於反相放大器丨丨之訊號頻 寬、放大增益會隨著工作電壓、製程參數、負載電容對變化， 20而這種變動在許多實際應用常會造成晶體振盪電路起振時 間過長或甚至無法振盪。 為解決前述之問題，習知提出如圖2所示之改良晶體振 盪電路，其係以並聯多個反相放大器丨丨來達到使晶體振盪器 快速起振之目的，圖3顯示其反相放大器n之切換方式，其 200524285 首先是在電源電壓起始時（步驟S301)，打開所有反相放大器 11(此時稱為Strong mode)，由於此時的放大器丨丨之放大增益 非4咼，故能達到使晶體振盪器快速起振之目的。但此時之 放大器耗電也非常大，為了達到省電之需求，所以將產生之 5時鐘CLK送入N-bit計數器17(步驟S302)，在經過個時鐘 後，計數器17計時終了，只保留維持晶體振盪電路繼讀振盪 之個基本反相放大器11 (此時稱為Weak mode)，而將其餘 之反相放大器11關閉（步驟S3〇3)。 前述之改良晶體加速振盪電路雖可藉由並聯多個反相 10放大器11來達到快速起振之目❸，然而，當起振之後，由於 只保留了-個基本反相放大器"，因此，起振後之晶體振盪 電路仍如同傳統的晶體振盪電路一般，會因為工作電壓、製 程參數、負載電容對之變化，而導致晶體振盈電路不振盈之 問題。 15 【發明内容】 本^明之-目的係、在提供_種晶體加速振盪電路，苴可 確保-定會振盈’不會因製程、負載電容和電源電壓的變動 而停止振盪。 20 本發明之另一目的係在楹^£ ^ α Α 、在提ί、一種晶體加速振盪電路，其 能有效地縮短起振時間。 八 本^月之再目的係在提供一種晶體加速振盈電路，其 可將耗電流自動調整到最小。 200524285 本發明之又—目总—《ΐβ /ία 曰的係在如供一種晶體加速振盪電路，其 可更換不同頻率之電晶體振重器，而不會造成不振盪之問題 或是耗電流過大之問題。 為達成上述目的，本發明之晶體加速振盪電路包括：-5石英振盪晶體，用以產生一振盪訊號；一放大器組，用以將 該振盪訊號放大，而在其輸出端產生一放大振盪訊號，其 中’在電源開啟時，該放大器組具有最大放大強度；一回授 電阻:其跨接於該放大器組，用以建立該放大器組之直流工 作偏壓’帛觸發器，其輸入端連接於該放大器組之輸出 10端，俾由該放大振盪訊號觸發該第一觸發器而產生一第一時 鐘輸出；一第二觸發器，其輸入端連接於該放大器組之輸出 端，俾由該放大振盪訊號觸發該第二觸發器而產生一第二時 鐘輸出，其中，忒第二觸發器具有一大於一預設值之遲滯電 壓，以及，一放大器開關邏輯，其連接至該第二觸發器，以 15當偵測出該第二觸發器有產生第二時鐘輸出時，逐漸減低該 放大器組之放大強度。 【實施方式】 為能讓貴審查委員能更暸解本發明之技術内容，特舉 20 較佳具體實施例說明如下。 圖4為本發明之晶體加速振盪電路之一實施例，其包括 一放大器組41、一回授電阻42、一石英振盪晶體43、一組電 容對44、一第一觸發器46、一第二觸發器47、及一放大器開 關邏輯48。其中，該放大器組41包括多數個並聯之放大器 200524285 411，用於訊號放大，以提供整體晶體振盪迴路訊號增益 (Gain)，5亥專放大器411較佳為反相放大器；該回授電阻42 跨接於该放大器組41，用以建立放大器組之直流工作偏壓 (Direct current operation bias);該石英振盪晶體43跨接於該 5回技電阻42及該放大器組41，用以產生一具有一諧振 (resonance)頻率之振盪訊號；該電容對44之電容料丨及442分 別連接於該石英振盪晶體43之兩端，以用於使整體晶體振盪 迴路之串聯諧振（Series resonance)非常接近並聯諧振 (Parallel resonance)，而晶體振盪迴路之振盪頻率介於兩者 10 之間。 鈾述之第一觸發器46係為一具有較小遲滯電壓之小振 幅史密斯觸發器（Small-swing Schmitt七igger)，其輸入端連 接於该放大器組41之輸出，俾由該放大器組41所輸出之放大 訊號觸發而產生時鐘輸出CLK，此小振幅之史密斯觸發器亦 15可以般之反相放大器替代。前述之第二觸發器47係為一具 有較大遲滯電壓之大振幅史密斯觸發器（Large_swi叫 itt trigger)，其輸入端連接於該放大器組* 1之輸出，用 以檢測該放大器組41之放大訊號輸出振幅，當其大於該第二 施密特觸發器47之遲滯電壓時，則產生一增強時鐘輸出 20 XCLK ’以饋入該放大器開關邏輯48。 則述放大器開關邏輯48係用以調整開啟之反相放大器 的數目，以節省耗電流，圖5顯示前述放大器開關邏輯“之 切換方式，首先，在電源啟動時將該放大器組41此之所有反 相放大器王σ[5打開（步驟S5〇丨），因此，晶體加速振盪電路將 200524285 很快地起振，而由於此時所有放大器411均打開而耗電流較 大，且為避免一次關閉放大器411而導致晶體加速振盪電路 在起振後又無法振盪之問題，因此，放大器開關邏輯48係在 该第二觸發器47有產生增強時鐘輸出Xclk時（步驟S5〇2)， 5逐一減低該放大器組41之放大強度（步驟S503)，亦即，逐一 關閉忒放大器組41之放大器411，直到該第二觸發器47未有 產生增強時鐘輸出X C L K或該放大器組41只剩一開啟之放大 器411時（步驟S504)。 於前述之切換流程中，當開始沒有增強時鐘輸出xclk 10時，表示該放大器組41之放大強度已被減弱無法使第二觸發 器47產生增強時鐘輸出XClk，但由於前述第二觸發器〇係 為一大振幅史密斯觸發器，其遲滯電壓遠大於該第一觸發器 46，因此，放大器組41之放大強度仍足以使第一觸發器牝 產生日寸知輸出CLK，因而確保在關閉反相放大器以節省耗電 15流之後，晶體加速振盪電路仍可振盪。 剷述之放大器開關邏輯4 8可為一 N位元計數器，此計數 器用以計數該增強時鐘輸出XCLK之時脈數，以當計數終了 時，關閉該放大器組41之一反相放大器，再重置計數器並重 新計數。 20 圖6顯示本發明之晶體加速振盪電路之另一實施例，其 於Θ —貫施例之不同處在於放大器組6丨係由多數個並聯之 電流源611及一由該等電流源所控制之放大器612所構成，此 放大器612較佳為一電流控制反相放大器，而該放大器開關 200524285 邏輯48係以逐一關閉該放大器組61之電流源611來達成逐一 減低該放大器組61之放大強度的作用。 由以上之說明可知，本發明之晶體加速振盪電路係藉由 以多數放大器同時啟動、且在大振幅之史密斯觸發器產生時 5鐘訊號時，逐一降低放大器之放大強度，直至大振幅之史密 斯觸發器未有產生時鐘訊號，而達成振盪之目的，其具有下 述之優點： 一、保證此振盪電路一定會振盪，不會因製程、負載 電容和電源電壓的變動而停止振盈； 0 二、能有效地縮短振盪電路的起振時間； 三、 振盪電路之開啟的反相放大器數目會自動調整到最 少，故耗電流也會自動調整到最小；及 四、 在某些應用需要更換不同頻率之石英振盪晶體，此 架構仍可適用。 5 上述實施例僅係& 了方便說明而舉例而已，本發明所主 張之權利範圍自應以巾請專利範圍所述為準，而非僅限於上 述實施例。 【圖式簡單說明】 20圖1係顯示一傳統晶體振盪電路。 圖2係顯示一改良之傳統晶體振盪電路。 圖3係顯示改良之傳統晶體振盪電路的反相放大器之切換流 程。 、 圖4係本發明之晶體加速振盪電路之一實施例。 200524285 圖5係本發明之晶體加速振盪電路的反相放大器之切換流 程。 圖6係本發明之晶體加速振盪電路之另一實施例。 5【圖號說明】 (11) 反相放大器 (12) 回授電阻 (13) 石英振盪晶體 (14) 電容對 10 (16)施密特觸發器 (17)計數器17 (41) 放大器組 (411)放大器 (42) 回授電阻 15 (43)石英振盪晶體 (44)電容對 (441)(442)電容 (46) 第一觸發器 (47) 第二觸發器 20 (48)放大器開關邏輯 (61)放大器組 (611) 電流源 (612) 放大器

Claims (1)

1. 200524285 拾、申請專利範圍： 1 · 一種晶體加速振盪電路，包括： 一石英振盈晶體，用以產生一振盈訊號； 一放大器組，用以將該振盪訊號放大，而在其輸出端產 5生一放大振盪訊號，其中，在電源開啟時，該放大器組具有 最大放大強度， 一回授電阻，其跨接於該放大器組，用以建立該放大器 組之直流工作偏壓； ° 一第一觸發器，其輸入端連接於該放大器組之輸出端， 1〇俾由該放大振盪訊號觸發該第一觸發器而產生一第一時鐘 輸出， 一第二觸發器，其輸入端連接於該放大器組之輸出端， 俾由該放大振盪訊號觸發該第二觸發器而產生一第二時鐘 輸出，其中，該第二觸發器具有一大於一預設值之遲滯= 15 壓；以及 一放大裔開關邏輯，其連接至該第二觸發器，以當偵測 出該第二觸發器有產生第二時鐘輸出時，逐漸減低該放大器 組之放大強度。 2.如申请專利範圍第丨項所述之晶體加速振盪電路，其 20中’戎第-觸發态為-第-施密特觸發器，該第二觸發器為 一第二施密特觸發器，該第二施密特觸發器之遲滯電壓大於 該第一施密特觸發器之遲滞電壓。 12 200524285 3· >如申請專利範圍第i項所述之晶體加速振盈電路，其 中’忒第一觸發器為一反相放大器，該第二觸發器為一施密 特觸發器。 4·如申凊專利範圍第2項所述之晶體加速振盪電路，其 5更包合分別i%接於該石英振盈晶體之兩端的一組電容對。 5 ·如申6月專利範圍第2項所述之晶體加速振盪電路，其 中，該放大器組包括多數個並聯之反相放大器。 " 6·如申請專利範圍第5項所述之晶體加速振盪電路，其 中，該放大器開關邏輯係在偵測出該第二觸發器有產生第二 10時鐘輸出時，逐一關閉該放大器組之反相放大器，直到該第 觸务器未有產生第一時鐘輸出或該放大器組只剩一開啟 之反相放大器時。 7·如申請專利範圍第6項所述之晶體加速振盪電路，其 中，該放大器開關邏輯包括一計數器，該計數器用以計數該 15第二時鐘輸出時，以當計數終了時，關閉該放大器組之一反 相放大器。 8·如申請專利範圍第2項所述之晶體加速振盪電路，其 中，錢大器多且包括多數個並聯之電流源及一電流控制反才目 · 放大α，5亥電流控制反相放大器係由該等並聯之電流源所控 20制。 9·如申請專利範圍第8項所述之晶體加速振盪電路，其 中’ 5亥放大器開關邏輯係在偵測出該第二觸發器有產生第二 時知輸出時，逐一關閉該放大器組之電流源，直到該第二觸 13 200524285 開啟之電 發器未有產生第二時鐘輸出或該放大器組只剩一 流源時。 5 該第二時鐘輸出時===計數器’該計數器用以計數 雷洁源。 * δ十數終了時，關閉該放大器組之一

   14