TW200821908A - Adaptive storage system including hard disk drive with flash interface - Google Patents

Adaptive storage system including hard disk drive with flash interface Download PDF

Info

Publication number
TW200821908A
TW200821908A TW096116619A TW96116619A TW200821908A TW 200821908 A TW200821908 A TW 200821908A TW 096116619 A TW096116619 A TW 096116619A TW 96116619 A TW96116619 A TW 96116619A TW 200821908 A TW200821908 A TW 200821908A
Authority
TW
Taiwan
Prior art keywords
lpdd
data
disc drive
hpdd
drive system
Prior art date
Application number
TW096116619A
Other languages
English (en)
Other versions
TWI426444B (zh
Inventor
Sehat Sutardja
Yun Yang
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200821908A publication Critical patent/TW200821908A/zh
Application granted granted Critical
Publication of TWI426444B publication Critical patent/TWI426444B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/224—Disk storage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

200821908 九、發明說明·· 【發明所屬技術領域】 本發明涉及資料儲存系統，更具體地而言，涉及低功率資料儲存系統。 【先前技術】 ^膝上型電腦使用有線電源和電池電源二者供電。膝上型電腦的處理 為、圖形處理恭、記憶體、以及顯示器在操作期間消耗大量的電力。膝上 型電腦的-個《關是_該膝·镇林飾充電的情況下使. ^可^操作的4間數里。膝上型電腦的相當高的功率耗散對應於相當短的 電池哥命。 ' 目士ΐ在參考第1Α圖，其顯示此典型電腦結構4包括處理器6，處理哭6 ΪΪΪ如!^之類的記紐7。處理11 6與輸^輸出⑽介面8通^。 ’賴棘記紐（職）1G及/或魏合適的電子 · B*4a5? 11 — 的 如具有-個或更多個直徑大於18”的二“碟驅動益（HPDD) 15 (例 體，齡資料並且與介面， 的功率。在使用電池操作時，頻繁 d 作期間雜相相當大 腦結構4更包括顯示器10、諸如音15將大幅驗電池壽命。電 -般辨識為18麟_續蚊置之_音雜錄X 17及/或 片組3 弟二=二電，構2°包括:處理器晶片組22和I/O晶 應的處理晶片組和與南橋^晶片(具有與北橋晶片組械 f處理晶片、组22經由匯流排系統二〇 =其他類似的結 處理晶片la 22控顺揮發料 和®碱理H 26通信。 體）、週邊元件互連（Ρα)匯j (例如，外部DRAM或者其他記憶 用。位準1快取記憶體33和^可或位準2快取記 刀別破與處理器25及/或圖形處理器 5 200821908 26相關聯。在替代實施例中，加速圖形 p — 上 22通信，而不與圖形處理器26通信，及還 )與地理晶片組 :r典型™個 I/O晶片組24對基本形式的輸入/輸出⑽）進行管理 'ί=業才it,冓_匯流排44與通用串列匯流排⑽B) :〇、音頻 43 ^^ (BIOS； 个门於處理曰曰片組22，I/O晶片組24典型 ===接到PCI匯流㈣。諸如硬軸器‘:==Γ〇 〇s。 ma〇ws 2_®、和依據 MAC®的 【發明内容】 麵有高功率和低功率模式的裝置的碟驅動器系統，包括低功 (lpdd) (HPDD) 〇 lpdd ^ ^0〇 . 至>一個經由非揮發性半導體記憶體介面與該裝置通信。 、 的tS，，徵中，控制模組包括辨識LPDD *的最少使用區塊（LUB) t =換、濃’並且在接收到資料儲存請求和資料擷取請求中的至少 訏’在低轉__有將LUB選擇_制册㈤ 寫餅LPDD上細㈣細，則控 ㈣ir上 如果在LPDD上沒有可用於寫資料的足夠空間，則 ，制权:且電力啓動HPDD ’並且將LUB從LPDD傳送到咖〇，然寫 育料傳^ LPDD。控制模、组包括調整式儲存模組，所述調整式餘^模組在 PfD上沒有可胁寫資制足触間時’麟該寫資料是否有可能在咖 之前被使S。如果寫資料村能在LUB之舰制，顺麵組 儲存到hpdd、上。如果寫資料有可能在LUB之前被使用，則控制模ς電力 =^IPDD ’並且將LUB從LpDD傳送到該，然後將寫資料傳送到 200821908 馇亡^ 杨所财機取請求_，如賴讀資料被 式儲存模組，其在讀資料不位於LpD時，組包括调整 資料是否有可能將被使用-次，並且如果:資儲存模組判斷該讀 触崎料^機 纖組則將該讀資 、·^可用，控制杈組則將⑽從丄咖傳送到咖〇 _ ί；ίί：：πί Γ #^，] LPD〇 ° 讀資料從HPDD傳朗該LPDD 丽3 ’然後將 組從HPDD齡_簡。如果㈣淋赌LPDD上，則控繼 虚ηΪΪΪ*碰t’包括—個或更多觸# ’其中這—個或更多個 碟片/、有大於I.8”的直徑，並且LPDD包 個或更多個碟片具有小料於18，㈣/a 個碟片，其中廷一 功率模式中寫資料^二f Y5 “制換組與LPDD * HPDD通信。在低 St期間’控制模組判斷對於寫資料在_上 到LPDD。^^可用’並且如果有足夠的空間可用，聽寫資料傳送 如果、力有越⑽外LPDD㈣轉雜半箱記舰介面絲置通信。 蚊ί 則控制模罐寫資料儲存到晒0上。控制模 i=DD=編來飢咖上軸侧。、 ^檔案^ 在低功率域巾將來使用的可能性巾的至少-個傳送資 碟片iiin=DD包括"個或更多個碟片，其中這—個或更多個 這-f ^細H、m且其巾LPDD包括—個或更多個碟片，其中 故们或更夕们碟片具有小於等於18，，的直徑。 200821908 半導體_介一== 在其他特射，該方法包括：辨識LPDD巾的lub 料儲存請求和資料擷取請求中的至少—個時，在模 =UB傳送到_。該方法包括在寫資料的儲期 貢料麵上纖_可用，則將該㈣料傳送到^如^^ 從LPDD傳送到該HPDD，然後將寫資料傳送到方 法^括在LPDD上沒有可肖於寫麟的足触間時，觸寫資 右 可能在LUB之前被使用。該方法包括如果寫可^、 用，則將麵細HPDD上。該概括如=1 ^使用，職觸，細_從卿艇 ΐ; LPDD。該方法包括在讀資料的資料擷取請求期間:、如】 該頃貝料被儲存在LPDD中’則從該〇)]00擷取該讀資料。該方法包 LPDD上時判斷該讀資料是否有可能將被使用―次；如果該 項貝料可能將被使用-次，則控賴組從啦0娜該讀資料。 / 如果該方法包括如果讀資料有可能將被使用多於—次，則 傳ί至上有足夠的空間可用’則將該讀資料從咖 ===?果讀資料有可能將被瓣於—次，則如果對 貝科在LPDD上沒有足夠的空間可用，則將诵從該lpdd傳 讀2在亚iii讀資料從_DD傳送到該LPDD。該方法包括如果對於 Τ^ηη分 上有足夠的空間可用，則將該讀資料從册00傳送到該 L二。5方法包括如果對於讀f料在上沒有足夠的空間可用，則將X 該方^到咖〇’並且將讀資料從該卿〇傳送到該LPDD。 I! Tm^ -果讀資料不位於〇>〇〇上，則從111>1)1)擷取該讀資料。11?〇0 對於寫發性轉航紐介面與雜置通信。該方法包括判斷 、’’’、、，在LPDD上是否有足夠的空間可用，並且如果在低功率模式中 200821908 在寫資料的儲存請求期間有足夠 、兮 裝置=:=:咖，揮 上。該方法包括在高功率模式期到咖〇 中絲蝴㈣低功率模式 括：非相綱冑4#_嶋統，包 哭介面裝置，用於介面此記憶體；低功率磾弓區動 ^==2率碟驅動器（獅)，其他觸 ^轉雜轉體記麵介錄置與職置通信。 用_，ί、他特财，祕控鍋控繼置包細於辨識 LPDD中的最少使 hpdd。在寫資j低功率模式期間有選擇地將LUB傳送到 可ffi ’目:的儲存Μ求期間，如果對於該寫資料在LPDD上有足夠的 二“制裝_寫資料傳送到該LPDD。如果在LPDD上沒有可 LPDD^^ ? HPDD，^ LUB^ 存狀置’ 诚i ^將寫貧料傳送到該LPDD。控制裝置包括調整式儲 判ί該寫資^ 置在a™上沒有可用於寫資料的足夠空間時， f 能在LUB之紐麵。如果寫資财可能在㈣ LUB之、你貝田控制裝置將寫貧料儲存到顶130上。如果寫資料有可能在 刖？ ’則控制裝置提供電力給HPDD，並且將LUB從LPDD傳 然後將寫資料傳送到lpdd。在讀資料的資料娜請求期 i如果該碩貧料被雌在LPDD中，則控制裝置#LPDD齡該讀資料。 二’J裝置包括調整式儲存裝置，在讀資料不位於LPDD上時，該調整式儲 存裝置判斷_資料是科可能將被使用—次，並且，其巾如果讀資料可 旎將被使用一次，則控制裝置從hpdd擷取該讀資料。 在其他特徵中，如果調整式儲存裝置判斷讀資料有可能將被使用多於 則如果對於該讀資料在LPDD上有足夠的空間可甩，控制裝置則將 該靖貝料從HPDD傳翻LPDD。如賴赋儲存裝置判_資料有可能 200821908 將被=用多於一次，則如果對於該讀資料在LPDD上沒有足夠的空間可用， 控制裝置則將LUB從lpdd傳送到HPDD，並且將該讀資料從HPDD傳送 LPDD &果對於讀資料在LpDD上有足狗的空間可用，則控制裝置將 讀資料從HPDD傳關LPDD。如絲於讀籠在LpDD上紗足夠的空
門3用/則控制I置將LUB從LPDD傳送到朋°D，且將讀資料從HPDD LPDD。如果讀資料不位於LPDD上，則控制裝置從Η™擷取 包括—個或更多個碟片，其中這—個或更多個碟片具有 魅H·目*控’並且LPDD包括一個或更多個碟片，其中這一個或更多 個碟片具有小於等於1.8”的直徑。 鱗和LPDD轉雜半導·舰介面裝置 。用於控制的控制裝置與啦師册加通信^在低功率模 i足存請求綱’控讎置判斷對於寫資料在LPDD上是否存 HPDD 並且如果有足狗的空間可用則將寫資料傳送到LPDD。 沒有足夠⑽由轉雜轉體記憶體介面裝置與職置通信。如果 =、工柯用，則控繼置將寫資料儲存到上十樹置更 模式期_料標案從 使用解模式中將來 其中這一個或更多個碟片具有大2·==^一個f更多觸片， 或更中，力一:或更多個碟片^^ 括：低功率㈣非揮發性記憶體，該^統，包 性半導體記㈣介_ LP綱記㈣«包括具有非揮發 麵。LP咖經由該非揮發性半導體記憶揮發，記憶體IF的 率（HP)非揮發性記憶體與該裝置通芦。# _ w /、所述I置通信。高功 在其他特徵中，快取控制模組與該Lp $ 且包括式齡模組。當寫資財被 聽憶體通信，並 時，調整式儲存模組產生選擇該Lp和‘非捏^ J揮發性記憶體之- 轉紐讀體之-_整式儲 200821908 導敝紐介面與該裝置 ΓϋΓ 寫雜的最近使用日期和該寫資料的手工超控狀能 有J於二娜包括—個或更多個碟片。該—滅更多個碟片具 ” 册非揮發性記憶體包括具有-個或更多個碟片的 硬碟驅動态。廷一個或更多個碟片具有大於1.8”的直徑。、 勺括ί t ’快取控繼組與LP和取非揮&記憶體通信，並且 ;:，資料包括依序存取資料檔 达突發期間。HP非揮發性記憶體包括經由 己 式期間重播讀資料時降上 = 及LP励J二率二之，的功率消耗、讀資料的重播長度、以 驅動ίίΐϊ徵Γ作業f統與LP#oHP非揮發性記憶體通信，並且包括 、牛低核組。當讀貢料在低功率模式期間被從册非揮發性記情體 包括依序存取資料檔案時，該驅動功率降低模組計ί 期U ===== 非龍·_傳送突發 咖。議撕 消耗。HP非揮發性記憶想包括高功率播J =D的自旋啓動時間、職的自旋啓動時間、lphdd 量=;:=的蝴耗、讀麟的重播長度、以⑽刪的容 包括主，制模組與以和册非揮發性記憶體通信，並且 t括調正式館存核組。在寫資料要被寫到Lp和册 時，式龜峨難_蚊，·LP ===體 200821908 之一。HP非揮發性記憶體包括··與非揮發性半導體記憶體介面通信的 HDD。細整式決定是依據與寫資料的在先使職襲的功率赋、寫資 料的大小、寫f料的最近使用日期、以及該寫資料辭讀錄態中之至 少 〇 在其他特徵中，主機控制模組與LP和HP非揮發性記憶體通信，並且 包括驅動器功率降低模組。當讀資料在低功率模式期間被從证非揮發性記 憶體，取、以及該讀資料包括依序存取請檔案時，該驅動器功率降低 Γϊίίϊ 性記紐到LP非輸___的區段的傳 ύτ^。非揮發性記憶體包括：與非揮發性半導體記憶體介面通作 播項貝科W低功率消耗。HP非揮發性記憶體包括高功率碟驅 =DD)。突發期間是依據Lp勵的自旋啓間d自& 時間、LP㈣的功率消耗、獅的功率消耗、讀資料的重播 LPHDD的容量中之至少之一。 貝貝丁㈣里猶長度、以及 辦，中，作業系統與^和册非揮發性記憶體通信，並且包括 f整式儲存她。在寫資料要被寫到LP和HP非揮發錄，體之ϋ
HDD…周^決體包括.與非揮發性半導體記憶體介面通信的HP 料的大寫龍的在先制相_的辨模式、寫資 少之一。冑貝枓的取近使用日期、以及該寫資料的手工超控狀態中之至 之操高=模式和的功率模式的裝置的資料儲存系統 憶體包括具有非揮發性^=,==發了性記憶體，^Lp非揮發性記 發性記憶體正的HDD，复φ姑J "的P快閃§己憶體及/或具有非揮 該裝置通信非揮發性半_战、體介面與 的功率模式，選擇L:雜糾二，發性記憶體；以及依據所選擇的裝置 在其補體和迎非揮發性記憶體中的至少之-。 體之-時，產生選擇;;LP和 1 在非寫 =要被寫到lp和册非揮發性記憶 和HP非揮發性記憶體之一的調整式儲存決定。 12 200821908 HP非揮發性記憶體包括經由非揮發性半導體記憶體介面與該裝置通信的 = HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫 貝料的大小、寫資料的最近觀日期、以及和該寫龍的手工超控狀態中 之至少之一。該方法包括在讀資料在低功率模式期間被從册非揮 & 攀頃取、且該讀資料包括依序存取資料檔案時，計算從該册非揮發性記伊 =LP非揮發性記憶體的讀資料的區段的傳送突發期間。册_性^ =包括經由非揮發性半導體記憶體介面與該裝置通信❸。該方 ===== 在=^_重_料時降低功率消耗。 开评知己铋體包括鬲功率碟驅動器（HPDD)。 白』ft特徵中，突發期間是依據LP廳的自旋啓動時間、獅的 勵，率消耗、™的功率消耗、讀資料的重播ΐ ί期門被-HP Dfc的4里中之至少之―。該方法包括當讀資料在低功率模 日士 3非揮發性記憶體讀取、麟讀資料包括依序存取資料檔案 ‘ίίίΐ 發性記憶體到LP非揮發性記憶體的讀資料的區二 量中之至少之一。科祕口貝貝枓的重播長度、以及LP HDD的容 括：和低蝴_裝纷_射、統，包 裝置用=功率⑽非揮發性儲存裝置，㈣非揮發性儲i 轉雜半導觀舰介面裝置的LP ^ Ϊ 體及/或具有非揮發性記憶體正的勵， 快閃§己憶 體記憶體介面裝置盥該萝¥、s^. n /、中1500經由非揮發性半導 功率（HP)非揮發性^子^，以及與該裝置通信的用於錯存資料的高 LP ^ HP # 於在寫資料要被制Tp f包括破式儲存裝置，所述調整式崎裝置用 气貝抖要被寫到LP和陶_發性儲存裝置之^子^置用 13 200821908 非^雜齡裝置之—賴整_祕定。册麵發_存穿置包 括、拍非揮發性半導體記憶體介面褒置與該裝置通信的册 ^ 式決定是依據與寫諸的在先制相·力 轉·^·^ 資料的最近制日期、以及該寫龍^U貞大小、馬 其中，這—峨多多㈣的硬碟驅動器， 在其他特徵中，快取控制裝置與^和册非揮發性存 轉健置胁在較G低功 的區段傳送之突發期間。HP非揮發性 :二，衣置的續貝枓 f‘_介_編妓蝴HP刪。 時間的自二）°突發期間是依據Lp _的自旋啓動 括驅f 子裝置通信’並且包 式期間被從HP非揮發性储；^用於在讀資料在低功率模
LP 置介面通信的HP HDdU性儲存裝置包括:與非揮發性半導體儲存裝 通信在 200821908 到LP和HP非揮發性儲存裝置之一.， 通信 料在低功率模式期間被從非揮發性館存動置=率〗，置用於當讀資 存取資觸案時，計算類HP轉 ^ 胃讀包括依序 的讀龍_段傳送之突發_。 發=存裝置 來在低功率模驅動器功率降低裝置選擇突發期間， 的重播耗之，的功率消耗、讀資料 括調ί Lp和册非揮發性儲存裝置通信，並且包 揮發性儲存裝置之-時J寫么:非 使用相_功雜i、_的=調寫雜的在先 寫資料的手工超控狀態中之至冑貝枓的取近使用日期、以及該 非揮;高，式中的裝置’包括郁性記憶體； 的低功率（LP)快^^性5己憶體包括具有非揮發性半導體記憶體介面 揮發性笵跡人憶體及/或具有非揮發性記健117的1100和具有非 憶趙調節:組及作業系統，該作業系統包括虛擬記 少發性繼的至 地理衣置’具有局功率模式和低功率模式，並且包括··與該處理 15 200821908 發性記憶體，其儲存在高功率模式期間由該處理裝置 t的弟作業糸統；以及與該處理裝置通信的第二非揮發性直 1存在，率模式期㈤由該處理裝置執行的第二作業系統，其^二射軍 鲞性記憶體包括··具有非揮發性半導體沾^ 一 憶體及/或具有非揮發性記憶體正=;咖^ 介面通作、非?發性記紐包括4非揮雖半導體記憶體 存該第—作業系統的高功率⑽）HDD。主#處—i 統了次要處理軍並且在高功率模式期間執行第一作業系 受限作業系統。主要圖形置在古^ if統’亚且第二系統是功能 體通信，並且支援全在揮發性記憶 業系統和功能受限作業系統共用共同資式。月b又限圖形處理。全功能作 種操作於低功率模式和高功率槿 & # 的揮發性齡裝t括^於儲存資料 面的非揮發性半導體記憶體介面裝置的x=包括具有用於介 非揮發性記憶體IF的HDD及呈用於人、）十、閃峨體及/或具有 面裝置的高功率卿中之至少之 1 有揮發性半導體記憶體介 儲存調節裝置，用於使得能夠將非揮發^'置的^，統包括虛擬 分頁檔案來增加該裝置系統的虛擬儲存。 的至〉、一部分指定用於 種具有鬲功率模式和低功率模理狀 的第-非揮發性儲存裝置，其與處理裝 ?且^^於館存資料 儲存裝置，其與處理裝置通t並且儲^用於鱗資料的第二非揮發性 執行的第二作業系統，其中該第捏率模式期間由該處理裳置 的非揮發料導敎髓介雜置的低;具有用於介面 揮發性記憶體IF的j^D。 — ）快閃纪憶體及/或具有非 在其他特徵中，第一非揮發性儲 子衣置已括·與非揮發性半導體記憶 16 200821908 體介面裝置進行通信、並且儲存第一古 與裝 ^ ^ 性記憶體通:ί徵:於與在高功專模式期間與第-非揮發 式期間與第二非揮發處二3_，裝置在低功率模 能作，統和功能受限作業系、統共用共同資料力:b又限圖形處理。全功 分頁檔案來增加該裝置的虛擬記憶體。 篮的至夕办、用於 非揮發性記憶艘中;在低功率模式期間使用 Z^ZtT^lZ： ==rr/r業系統的高功率⑽=== 置與第二非揮發性記情靜替，* H — 捉供人要處理裝置’該次要處理裝 糸、、先。該方桃括：提供鄕―鱗發性記題聰並且在高功率模式^ 17 200821908 ==::==:以及提供與第二非揮發性記 :式該方法包括在全功能作《‘二 非揮; ί =面_線°緩衝器記憶體錯存從控制模組和_接收 LPDD貝的資料傳3控制器使用藉由非揮發性半導體記憶體介面上模擬 記憶體包裝衝—通信。 在其他特徵中，快閃記情 ===域率控制緩衝器記憶體。 HDD的隨機讀取，並且對介^信^線^號線進行_來執行對 麵 =======賴介爾 理器通信。暫器匯流排與介面控制器和_處 速率差進行=之_資料傳送 ==資料。非揮發性機_介二 18 200821908 意之目的僅為說明，而其用意並非限制本發明之範圍。 【實施方式】 本發明將由以下詳細說明並參考所附圖式而獲得更完整瞭解。 施狀町綱之性質僅為典範，其用意麟在於限制本 ‘勒：株^用。為了清楚目的，在此等圖中使用相同的參考號碼以稱 ttAS細，此賴模減/錄置是指：特殊應用積體 田从（“）、電子電路、執行—個或更多個軟體錄體程式之處理哭（丘 ίΐ當ίΓ或群組）與記憶體、組合邏輯電路，及/或提供上述功能“ 士亞所使用，此術語“高功率模式，，指主機裝置的主機處理器及/或 主，圖形處理|§的活性操作。此術語“低功率模尤次要理· ，權理器及駐侧處理器的低功率== 類。“關模式”指主要和次要處理騎_的情形。 於Γ動器”或LPDD指：具有一個或更多個直徑小於等 =指錢舰嫩L8”的伽硬 I也車乂 HPDD具有較低的儲存容量，並且消耗 ^ 丁干卞_餸圯隱體介面可連接到該主機裝 記憶體介面可以是快閃記憶體介面。 置合i如丰¥體 具有非揮發性讀、體IF的JJQJ)，使用非揮發. 非揮發性纖齡錢錢频。μ齡轉^=== 跡使用的非揮發性記憶體介面，可以 有=二= 閃記憶體、具有Ν·快閃記憶體介面、或者任何的快 t=/=T記崎面撕咖_體料肋32 D及/或獅。以下與第27與28圖一起進一步說明具有非揮發性記 200821908 憶體IF的HDD。與具有快閃記憶體IF的m 申請的美國專：請的第：的2==外= 入作為麥考。在下賴釋的每種執行方式中，LPDn= 記憶體IF的HDD (執行爲_及/或_)執行。揮^ 生記憶體IF的HDD可以是除了所揭伽 刪$之;： 使用的LPDD及/或HPDD。 叹之外所 根據本發明的電腦結構包括：主要處理器、主要圖形處理哭、以
ίΪΐ第Γ與1B圖所述的），其在高功率模式期間操作。次要 Sf!：次^形處理器在低功率模式期間操作。次要處理器和次要圖Ϊ 輪式M由:人要處理11和次要_處理器使用。或者，可以使用 之類次要揮發性記憶體及/或諸如嵌入式dram之類的嵌入式 -人要揮發性記憶體，如同以下說明。 =要處理器和主要圖形處理器在操作在高功率模式中時雜相對較高 二i章ίίί理，和主要圖形處理器執行需要相當大量外部記憶體的全 括Ϊ（os)。主要處理器和主要圖形處理器支援高性能操作，包 ^雜的叶鼻和進階圖形處理。全功能os可以是依據windows⑧的os，
Ur〇wsXP®、依據Linux的0s、依據祖⑽的〇s等。全功能〇s 被儲存在HPDD 15及/或50中。 次要處理ϋ和次制形處理||在低功率模式_雜（比主要處理器 士 形處理·)較少的功率。次要處理11和次要圖形處理器操作需要 相虽 外部揮發性記憶體的功能受限的作業系统（〇s)。次要處理哭和次 要圖形處理ϋ也可以使用與主要處理H相_ 〇s。例如，可以使用全功能 =的簡化版本。*要處黯和次要_處麵支援低性能操作、較低的計 异k =、以及較不進階的圖形處理。例如，功能受限〇s可以是wind〇ws ce⑧ =任意其他合適的功級限〇S。魏纽〇s較佳儲存在轉發性記憶體 ’例如·快閃記憶體、具有非揮發性記憶體IF的HDD、HPDD及/或LPDD。 在車乂佺灵靶例中，全功能和功能受限〇s共用共同資料格式以降低^複雜度。 主要處理益及/或主要圖形處理器較佳包括電晶體，其使用具有相當小 20 200821908 階CMOS^^i執行。在一種執行方式中，這些電晶體是使用進 ^且有主要處理器及/或主要圖形處理器中執行的電晶 (standbyleakage) t甘包L要處理器和主要圖形處理器較佳主要採用動態邏輯。換句話 這些電晶體以低於約20%的負載週期切換，較佳以低於 、、勺1〇/的負载週期切換，雖然也可以使用其他負載週期。 相反的，次要處理器及/或次要圖形處理器較佳 且 要處:里!及/或主要圖形處理器的製罐 n-从=種執行方式中，這些電晶體是使用常規CMOS製造過 ΐ較ϊ的待機ΐί處Γ減/或次要圖形處理11中執行的這些電晶體具有相 對較長的通道，並且適於低功率耗散之尺寸。次要 處理器較佳主要採用靜態邏輯，而不是動態邏輯。這些 ====獅碰，較似大於_貞_切換，雖 率。圖形處理器在操作於高功率模式時消耗相當高的功 ;支計算，以及較不複雜的圖形處理。熟習此技以 ^存在許夕執行根據本發明的電腦結構的方法。因此，技術人^將瞭解 到下面結衫2A_4C圖贿_構核上僅是典喪，而麟限制 現在芩考第2A圖，該圖說明第一典型電腦結構6 姑 =織❻和主要_處理心與介面_，並且在高 的貝料和圖，理^次要處理器62和次要圖形處理器μ/介面$ 、'且在低功率模式期間支援較不複雜的資料和圖形處理 65 , LPDD 66 =IF的HDD 69)與介面8通信，並且在低功率及/或高 ^ ^ 供資料之低辨轉舰_體。射轉雜記髓 ，HPDD。HPDD 15提供高功轉量轉細_。 表性5己fe體65及/或HPDD !5在低功率模式期間儲存功能受限的⑺及域 21 200821908 其他資料和檔案。 中操理器62和次要圖形處理器64當在低功率模式 的至少L卩=揮=記憶體9 (或者主要記憶體）。為達此目的，介面8 通信、及/°或 ^模式期間被提供電力以支援：與主要記憶體之間的 盤13、點選f、置ϋ率式期間被提供電力的元件之間的通信。例如，鍵 被使用。在與第2ΑΓΛ要顯示器16可以在低功率模式期間被提供電力並 能力的次要㉟示哭起5兄明的所有實施例中，亦可以提供具有減少 低功率模“2如，單色顯示器）、及/或次要輸輸出裝置，且在 構zntn圖’其顯示與第2A圖中的結構類似的第二典型電腦結 記憶體74及^V6 ㈣62和次要_處顧64料要揮發性 合_%_ Ϊ 要揮雜纖體74和76可叹DRAM或其他 與說明的主要及/或76，以及及/或替代第2A圖中顯示 80。Ϊίΐίϊ ^圖，其顯示與第2A ®所示類似的第三典型電腦結構 84釦Μ Λ Λ及/或次要圖形處理器64分別包括埋設式揮發性記憶體 用埋言ϋ董恭t力率ί莫式期間’次要處理器62和次要圖形處理器64分別使 體。1二二§己憶體84及續86，以及補充及/或替代主要揮發性記憶 例中，嵌入式揮發性記憶體84和86是埋設式DRAM e現2 I 雖然也可以使用其他型式的埋設式揮發性記憶體。 产理^在麥考第3A圖，其顯示根據本發明的第四典型電腦結構卿。主要 =^ 1、主要圖形處理器26、以及主要揮發性記憶體28與處理器晶片 ϋ=、’亚且在高功率模式期間支援複雜資料和圖形處理。當電腦處於 次式中時，次要處理器1〇4和次要圖形處理器108支援較不複雜的 二;、、口二形處理。在本實施例中，次要處理器1〇4和次要圖形處理器 在低功率模式操作時，採用主要揮發性記憶體28。為達此目的，處理晶片 '、、 、在j氏功率模式期間操作時，可以被全部及/或部分提供電力，以方便其 門的通L HPDD %可以在低功率模式期間被提供電力，以供應高功率揮 22 200821908 i//且低功率轉發性記憶體1G9 (LPDD11G、及/或賴記憶體、 24 H揮發性IF的娜113)被連接到處理晶片組22、I/O晶片組 且有iitr個錄巾，並且儲存雜低裤模式㈣能姐健系統。 八有非揮奄性圮憶體圧的HDD可以是LPDD及/或HPDD。 期間^22可以被全部及/或部分提供電力，以支援將在低功率模式 點選壯晉49 D %、LPDD —及/或其他元件的操作。例如，鍵碟及/或 ”广置\ 以及主要顯示器可以在低功率模式期間使用。 攻要;ϋΐ考第3B圖’其顯示與第3A圖類似的第五典型電腦結構150。 4¾¾ 154f/58 別使用'欠要禮恭?Γ轉，式期間，次要處理器104和次要圖形處理器108分 處理曰只έ §己憶體154和158,替代及/或補充主要揮發性記憶體28。 以_曰^、\ 要揮發性記舰28如果需要驗在低辨模式期間可 體。關閉。:人要揮發性記憶體⑼和⑼可以是dram或其他合適的記憶 次要卢第3C圖’其顯不與第3A圖類似的第六典型電腦結構170。 要處理器108分別包括埋設式記憶體μ和 = :===是埋一 一： 處理Μ圖’其顯示根據本發明的第七典型電腦結構190。次要 主 =圖形處理器⑽與1/0晶片組24通信，並且在低功率模 28。工，…疋王及/或部分提供電力，以允許存取主要揮發性記憶體 4a醜娜娜娜構。 理器1〇8，、、, 〇…被分別連接到次要處理器104和次要圖形處 28。處理日^ ^^轉域朗被絲賊及/或補充主要揮發性記憶體 曰曰’ 口主要揮發性記憶體28在低功率模式期間可以被關閉。 23 200821908 执1考54C圖’其—不與第4A圖類似的第九典型電腦結構2i〇。 t ί，性記憶體174和176分別被提供用於次要處理11104及/或次要 :錢理益108 ’用於替代/或補充主要揮發性記紐28。在該實施例中， 地里曰日片、f" 22々f口主要揮發性s己憶體28在低功率模式期間可以被關閉。 ㈣第5圖，其顯示用於第2A_4C圖中顯示的電腦結構的快取記 ί ϊ^4 ί。册轉發性記舰册™ 5G位於職取記賴層級25()的 °層以在咖⑽被去能的情況下在低功率模式期間可以 及魏功顿式綱在獅％被致能的情況下使用。 LP非揮發性纖體（例如，LpDD⑽、快閃記鐘 )位於快取記憶體層級⑽的上-層说處。取^ 諸如主要揮务性§己憶體、次要揮發性記憶體及/或次要埋設式記伊體之 _外部揮發性記憶體是快取記憶體層級25〇的上一層泥心或&兒欠 級250的上一層勝級1快取記憶體是快 ϊ最itm：·層268。cpu (主要及/或次要）是快取層級結構 的取上層27G。主要和次要圖形處理器使用類似的層級。 3本，，電腦結構提供了支援較不複雜的處理和圖形的低功率模 ΐ池it 低電腦的功率耗散。對於膝上型應用，可以延長 現在茶考第6圖’用於多碟驅動器系統的驅動 (LUB) 304 . 或涨D維她組308。驅動控繼组3〇〇部分依據咖資訊，抑制諸如 硬碟驅動器之類的高功率碟驅動器（HPDD) 31()、 二 312 ^ 和傳送，從崎低功補耗。鄕6目可見爾鱗 3Π可以被用作LPDD及/或補充LpD〇。驅_ = 發性記憶_15和主機313與具有非揮發性記憶體；ρ的 驅動，制模組300可以與主機313及/或主機非揮發性 /。 隶少使用區塊模組304WLPDD312中的最少使用的資料區塊^低 24 200821908 播最二區：組二辨，—中的最少使用的資 塊或謝以免除最少使;區二料區 的播案、手工設定被儲存在τ舰士从I、功月匕又限作業糸統相關 間被操作的其他檔案和程彳 "^區塊、及/或僅在低功率模式期 區塊，如同町酬。 可赠用其他鮮來㈣疑覆寫的資料 ? 306 斷在資+ # Μ使用&塊刖皮使用。適應性儲存模組3〇6還判 ΗΞΞ===二 ::SS拓F:r::==: 資料區塊傳送_DD 310^=333364 φ中，^^動控，組300將最少使用 3=ίίΐ在踊可祕 1:果“否”， 是否S=iT如^^=ΓΤ到步雜350，並顧 則驅動控制模組300在步驟356中從LPDD 3丨2擷取資料，然後繼續到= 24。否則’驅動控制模組3〇〇在步驟36〇中對册㈤训提雷力二牛 ^的足夠工間。如果$，則驅動控制模組·在步驟3 貧^塊傳送到HPDD 31G，然後繼續到步驟364 ^ 1用 驅動控制模組綱將資料傳_ _312，然後在步驟挪中從 25 200821908 =37〇 t ^ t, LPDD 312 ,, 一現在筝考第7B圖，在該圖中，使用此與第7八圖中顯示的方法類似的 經修改的方法，並且包括一個或更多個由適應性儲存模組3〇6執行的調整 式步驟。當在步驟328中在LPDD上存在足狗的空間可用時，控制在步驟 372中判斷要被儲存哺料是否可能在由最少使用區塊模組辨識出的一個 或更多個最少使龍塊中的資料之前被使用。如果步驟372爲“否”，則驅動 ΞΓ^300在步驟374中將資料儲存到励D上，然後控制繼續到步驟 如此執行’節省了用於將最少使用區塊傳送到LPDD所消耗的功 率^^二驟372爲“是，，，則控制如上面關於第7A圖所述繼續到步驟33〇。 判斷擁取請求細步驟354爲“否，，時，控制繼續到步驟376，然後 可能被使用—次。如果步驟376爲“是”，則驅動控制模組· =中從HPDD擷取資料，然後繼續到步驟324。藉由如此執行， 制傳送到LPDD本應消耗的功率。如果步驟376爲“否”，則控 將該到測。然而’HPDD的功率耗散不能 則…、 产古現在茶考第7C目，在低功率操作期間也可以執 呵功率及/或低功率模式期間也可以執行 八工 柳>。在步驟328中，當在_維麵組 3^傳_励，輸細:==== 盼，貪料在步驟380中被儲存到npDDi，奸日J在，328爲否 以瞭解，第7C圖中顯示的方法在容量 回到步驟似。可 量不可用時使用HPDD。孰習 + 用= 吏用LPDD ’並且在LPDD容 的步驟的各她合而顧齡方Ϊ。瞭可輯較用第7A_7D圖 模組軸驅動控制 =*_===碟二未 == 390。在步物+，娜始，= 26 200821908 制回路回至步驟7D。如果步驟392爲 峨 的模式是否是低功率模式。如果“否，,，判斷最近 爲“否”，則控制在步驟396中執行維護，例如，將如果步7 移，_D。可以關於哪些檔案將 -ί：ίϊ; 在第第二和犯严其顯示儲存控制系統伽·1 2、觸和—_3。 在弟8A圖中，儲存控制糸統4〇〇_ι包括且 取控制模組彻。繼性贿控麵組;=及的快 =來判斷它們是否有可能在低功率模式或 416 ^ 5 S'^# 410 422 U ^ ^ a _ J通仏在弟8B圖中，全功能及/或功能受限作鞏牵絲 頒不局包括調整性儲存控制模組414。適當 未ϋ 位於資料匯流排和HPDD及/或LPDD之間。及次控制-(未不出） f 8C圖中’主機控麵組包括性儲存控纖組414。主機 ^ 4=7咖424’和快閃記鋪及/或具有非揮發性記憶體正^ ^ 426通彳§。主機控繼組44G可以是驅動控繼組、整合式裝^ 2 (_、ΑΤΑ、串歹,J ATA (SATA)或其他控制器。如第犯圖可見， 八有非揮發性記憶體IF的HDD 431可以被用作LPDD，並且/ ^PDD。主機控麵組44〇經由主機非揮發性記憶體p 429與具有非 27 1 431通信。主機控麵組440可以被與主機非揮發性^憶 2 从現在參考第9圖，其顯示由第8A_8C圖中的齡控制祕實施的步驟。 在第9圖中，控制開始於步驟460。在步驟462中，控制判斷是否存在對 3 非揮發性記憶體的資料健存的請求。如果“否，，，在控制回路回至步驟啦。 200821908 率模ϋ使^如婁?組414在步驟464中判斷資料是否有可能在低功 中。爲“否，，’資料則在步驟46㈣ 444中。 是”，則該資料在步驟474中被儲存到非揮發性記憶體 中被圖主其顯示用於判斷資料區塊是否有可能在低功率模式 被使用的種方法。表49〇包括資料區塊描述器攔位492、 高功率計數器搁位494、大小榻位495、最近使_位49 定的赠fe)搁位497。當在低功率或者高功率模式期間特 記憶體時，存取表492。臨界值百分比及/或計數 例如’如果播案或程式大於百分之8g的時間在低功率 =式憎侧，職難可峨儲存在低神轉雜記憶體巾， ’=記憶體、具有非揮發性記憶體IF的職^、及域微驅動器。如果未 到臨界值，麟案或程式被贿在高功率轉發性記憶體中。 你兩如同可以瞭解’在預定次採樣之後（換句話說，提供捲動窗口）及/或 權、,數器可以被周期性地重置。此外’可能性可以被加 或用大小搁位495替代。換句話說’隨著擋案大 曰 斤要求的臨界值也可以锋增加，這是因爲LPDD的容量有限。 鉾的的可能性的進-步修改可以依據從妓使關位496記 、彔的檔案㈣被朗的_作出。臨界值日射以被_，並且/或者從最 起的時間可以被用作可能性判斷中的—細素。軸第ig圖顯示一 二所使用的一個或更多_位也可以被儲存在其他位置及/或其 他貝枓結構中。可以使用兩個或更多個欄位的經加權採樣及/或演算法。 使用手工超控攔位497允許使用者及/或作業系、统手工超控ϋ判斷的 :能性。例如，手X超控攔位可以允制於LPDD + _定齡的L狀離， 3 =DD中的内定儲存的Η狀態、及/或用於自動儲存決定的A狀態(二 上^述）。也可以定義其他手工超控種類。除了上述標準之外，於LpDD 中操作的電_當前功率鱗可以被肋調整蚊。熟習此技術人士瞭 解，在本發明的教導中存在用於判斷檔案或程式將被用在高功率及/或低功 28 200821908 率模式中的可能性的其他方法。 和50〇,乂矛口 11B圖’其頒不驅動器功率降低系統50(M、500_2 -U地稱爲500)。驅動器功率降低系統5〇〇將較大依序存取 (修但靴於音歡/__)馳性地或者絲其^ 礎犬^儲存到低功率非揮發性記怜體中 系統5_包括,ft = 11A圖中，驅動器功率降低 控制模组5==^==^制模組⑽具有鶴功率降低 匯流排526又鱼揮多條資料匯流排526通信，資料 =㈣L1快取記憶體、L2快取記憶體、2 =之_揮發性記,_A/或其他揮發 發 模^2 艮作業糸、统542 ’作業系統542具有驅動功率降健制 ^t#E>WHPDDI/ 主機㈣轉録統购包括域_顯56〇，該 動功率降低控麵組522。主機控麵組560盥- t 564通信’ #料匯流排564又與LPDD 534,和快^己 揮t記憶體㈣耐娜通信。主機控麵組56^ 以疋鶴控制拉組、整合_置電子器件（ide)、ata、 1職％卿輸__的麵 非捏癸Μ：# _ τ ’以及7或者補充LPDD。主機控制模組56G經由主機 性5己fe'體IF 529、與具有非揮發性記憶體正的咖划通作。主 控制杈組560可以被與主機非揮發性記憶體正529整合到 。 見在參考第12圖’其顯示由第11A_11C圖中的驅動器功率降低模组 處始於步驟582。在步驟584中，控制判斷系統是否 1 於低功極式h如果“否，，，則控制回路回步驟S84。如果步4 控了!’射在步驟586中控侧斷是否從㈣D典 t也續求了大貝料區塊存取。如果“否”，則控制回路回步驟测。如果步驟 29 200821908 進到步驟594，並且驟590爲“是，，，則控制前 發性咖魏蝴揮發體在二 期間和頻攄和鮮被最適化，崎低轉消耗。突發 . (spin'up>B#Fa1'# 態功率消耗及顧料職D的自_和穩定狀 旋:二=2揮發性，體是麵"’其錢作娜肖耗咖，自 微驅動^，i在摔作^ 型大於20Gb。低功率非揮發性記憶體是 ，、在操作，謂桃0.3-0.5W，自旋啓動時間爲M秒，容 ffi>DD°i同^瞭解，對於其他執行方式前面的性能值及/或容量會改變二 可以具有lGb/s的到微驅動器的資料傳送速率。重播速率
的視頻標案）。如同可以瞭解，在突發期間時間乘請DD 超過微驅動器的容量。突發之間的期間應當大於自旋啓 低^二。在24些參數中’系統的功率消耗可以被最適化。在 23Γ2: D被操作來播放完整的視頻（例如電影），則消
、亲痤Li、1 “。使用上述方法’藉由以非常高的速率（例如，1()()x重播 固定間隔隔開的多個突發區段中，有選擇地將資料從HPDD
從而可以極大幅地降低功率雜，皿然後可以將亚DD 關閉。可以谷易地達成大於5〇%的功率節省。 ^現在參考第13 ®，其顯示根據本發明的多碟驅動系统_，該驅 動糸統640包括驅動控制模組65〇、一個或更多個亚％ 644和一個 個LPDD 648。驅動控麵、组65〇經由主機控制模組651與主機 。 對於主機’多碟驅動系統640將HpDD 644和LpDD 648 器來有效地操作，以降低複雜度、改善性能表現、降低功率L的.= =明。主機控制模組651可以是.ATA、SATA及/或其他控 或介面。 現在參考第14圖，在—種執行方式中，驅動控制模組⑽包括用來對 200821908 LPDD及/或HPDD之一或者二者進行控制的硬碟控制器（HDC) 653。緩 衝器656儲存與對HPDD及/或LPDD的控制相關聯的資料，並且/或者積極 緩衝去往及/絲自HPDD及/$LPDD贿料，讀自最適化f料區塊大小 來增加資料傳送速率。處理器657執行與HPDD及/或LpDD的操作相關的 處理。 > HPDD648包括-個或更多個碟片⑽，碟片说具有健存磁場的磁性 主層。碟片/52由在654處概要顯示之轉軸馬達旋轉。一般而言，轉軸馬 達654在頃/寫插作期間使碟片6S2以固定的速度旋轉。一個或更多個讀/ 寫臂658相對碟片652移動來從碟片652讀取資料及/或向碟片仍2寫入資 ，。由於HPDD 648具有比LPDD更大的碟片，所以轉軸馬達654要求更 夕的功率來自旋啓動HPDd，並且將HPDD維持在一定的速度。通常，侧d 的自旋啓動時間也較長。 舄衣置659被疋位在接近讀/寫臂柳的末端附近。讀/寫裝置砂 磁場的寫元件，例如，電感器。讀/寫裝置659更包括感測碟片奶 讀斯例如’雜（驗）元件）°前嫩電路660對類比 ’前置放大電路660對來自讀元件的低電平信號放大，然 二二t被碟片652儲存，並且被用來代表資料。卿〇 644也包括 置66^宠二2片662、轉轴馬達664、—個或更多個讀/寫臂668、讀/寫裝 置669和刖置放大電路67〇。 第一3 6g53^主機控麵組651、第一轉軸/音圈馬達(VCM)驅動器672、 路67=^=5第二轉轴蘭以驅動器仍、以及第二讀/寫通道電 684 # — ，制杈組651和驅動控制模組650可由晶片上系統(S0C) 路674: 67J^、以瞭解’轉轴VCM驅動器672和676及/或讀/寫通道電 和664進組合。轉轴蘭乂驅動器672和676對轉軸馬達654 672652^662^#〇##WCM α 遇產生控制信號’所述控制信號例如使用音圈致動器、 31 200821908 步進式馬達或任何其他合適的致動器分別對讀/寫臂658和668進行定位。 現在參考第15_17圖’其多碟驅動器系統的其他變化形式。在第15圖 中’驅動控制模組㈣可以包括直接介面⑽，直接介面68㈣於提供到一 =或，多個咖浦2的外部連接。在一種執行方式中，直接介面妓邊元 匯流排、PCI邮卿（PCIX)匯流排及/或任何其他合適的 匯流排或介面。 在第16圖中，主機控制模組651與HpDD 644和LpDD 6你二者通信。 低功率碟驅動控制模組650LP和高功率碟驅動控制模組65〇Hp直接盘主。機 控制模組通信。LP及/或HP碟驅動控制模組中的零個、—個或二者;^以作 辟soc執行。在第圖中可見，具有非揮發性記憶體ιρ的腦^嫩可以 被用作為LPDD及/或補充LPDD。主機控制模組經由主機非揮發性纪 Ϊ體ΪΓ與具有非揮發性記憶體1F的聰695通信。主機控繼組651 可以被與主機非揮發性記憶體IF 693整合。 *在第17圖中，其顯示一個典型LPDD嫩，該典型LpDD船包括支 挺與直接介面_通信的介面69卜如上所述。介面_和㈣可以是週 連（PCI)隨排、PCI Εχρ· (Ραχ)匯輯及_何其他適當 的^排或介面。LPDD 682包括舰692、緩脑_峨處理器俠。 682更包括轉轴/yCM驅動器仍、讀/寫通道電路仍、碟片啦、 5、讀7寫臂668、讀元件669 *前置放大電路670，如上所述。 =代653、緩魅656和處㈣658可峨組合並驗兩種驅 動益。類似地，轉軸/VCM鶴雜讀通道電路也可以可親被組合。 中的實施例巾，對LPDD的積極緩衝被用於改善性能表現。例如， ^磁麟射料區塊的別、最適化，祕在域龍賊排上的最適 統統中’分頁標案是咖〇或者册非揮發性記憶體上的 木被作業系統用來保存不適於在該電腦的 式及/或資料檔案。分案和物理記憶體（或者說麵）定= =虛=憶體。作業系統按需將資料從分頁檔案傳送到記憶體，並工 將貝枓攸揮發性記紐返_分_絲麟餅騰出調。分頁槽案也 32 200821908 被稱作交換（swap)檀案。 現在參考第18_20圖’本發明使用LP非揮發性記憶體（例如，LPDD、 IF的HDD、及/或_記憶體）來 的虛擬記憶體。在第18圖中，作業系統7⑻允許使用者定義虛 f。在刼作期間’作業系統700經由一條或多條匯流排704定址該虛擬記 憶體702。虛擬記憶體702包括：揮發性記憶體708、和LP非揮發性記情 一此^參考第19圖’作業系統允許使甩者將LP非揮發性記憶體710的 ^或者全部分配作爲分頁記憶體來增加虛擬記憶體。在步驟72〇中，控 果。^步驟724巾，作業系統判斷是否額外的分頁記憶體被請求。如 非捏黎^ t回路回至步驟™。否則，在步驟728巾，作業系統將LP 、體的_部分分_於分·案使用以增加虛擬記憶體。 體。作業系統使用額外的Lp非揮發性記憶體作為分頁記憶 料寫40。在步驟744 +，控制判斷作業系統是否正請求資 悴體控制繼續到步驟748，並且判斷是钟綺發性記 頁如果，中資料被儲存到㈣揮發性記憶體中的分 Μ 爲否，則控制繼續到步驟760,並且判斷資料讀 3/ t果否，，’則控伽路回至步驟抑。否則，在步驟764 t ‘中r否對應於麵位址。如果步驟764爲“真”，則控制在步驟 “否，，i讀出資料’然後繼續到步驟744。如果步驟764爲 料，然後'^‘3。中從LP非揮發性記憶體中的分頁檔案中讀出資 虛擬記㈣66+ I4體1F的11013、及域LPDD)來增加 作爲分;㈣的’李统A:電月f的性能表現。此外，功率消耗將比使用卿〇 間tt於其增加之尺寸，㈣0祕額外的啟動時 〜、’疋口動4糾間的快閃記憶體、及/或自旋啓動時間較短並 33 200821908 且功率耗散較低的LPDD或豆右韭始饮“ 資料存取時間。 有非揮發性記憶體正的腦相比，會增加 800 ί顯示獨立碟冗餘陣列（·〇)系統800，系統 戈更^個^『^，信的一個或更多個伺服器及/或客戶端8〇4。該一個 包括：碟陣列控制器812、及/或陣列管Ξ __，並且執行 HPDD816 0 /物顺理她映射。辦触魏包括複數個 系統C 供容錯（冗餘度）及/錢高的資料存取速率。咖 808 - 數百xb的資料健存體。;車f =可以提供數百Gb到數十到 貝枓以各種方式被儲存到多個HPDD 816上，以诘 所錄_驗，並魏善資畴取時間 插ρΛπ^斗ί存到咖〇 816上的方法典型地被稱為腿0位準。存在多 種:位準，包次括_位準。或者說碟分割（diskstriping)辜在存^ •^徊r^if* 料被寫人跨多個驅動器的區塊中’以允許—個驅動器在 ‘勺H正·?尋找其下一個區塊的同時寫入或讀出資料區塊。碟分ί的 如果個簡為故|1早，則該陣列的整細容變爲不可存取。 y 麵糊緖喊人較（每個鷄11各寫入一 如果—個驅動器故障，但是另—個包含此資料的準確 ，仗而RAID系統可以切換來使用該鏡像驅動器’而不存在使用者可 包括缺乏倾存取速度之改善，以及由簡要增加了驅 ===_娜麵之―轉__請求引導 RAID位準3使用專用於麟糾錯/恢復的奇偶校驗的額外驅動 驅^器之間分割。麵位準5提供分割，也提供用於錯誤恢復的 可偶权驗。在RAID鱗5中，奇偶區塊被分佈在陣列的多個驅動哭 34 200821908 ，陣列提供了在驅動器之間的更均衡的存取負載。奇偶校驗 果-個驅動ϋ發生故_情況下恢餘料^缺 的 .酬）。__ RAID位準、〇+1涉及分割和鏡像，而無奇偶校驗。優點是快速資 取（如RRAID位準0)和單値驅動器容錯（如同_位準〇 仍要求碟數目加倍（如目―以辉υ。如同可以瞭解，可以存 在，、他R^ID位準及/或方法，用於在將資料儲存到陣列_上、。 功第22A與22B圖，根據本發明的咖系統幻4·1包括碟陣 多個客戶端及/或概器840包括碟控制器她及 1顯示各別的器件842和844，但是如果想要的話，可 可赠解，x大科於2，並且γ大於等於卜X Ιϊΐ$Ιζ及/或等於γ。例如，第22Β _示㈣d系統购，， 834 3現Ιί考、23B、篇和細圖，其顯示咖系統_和 碟陣列m與LPDD碟陣列838通信。咖系統_ == 理旁通，該管理旁通有選擇地繞開LPDD碟陣列838可 ^ 於等於2，Y大於等於i。X可嫩γ、小於γ灣於γ瞭^^ 23Β圖說明獅系統购，，其中χ=γ=ζ。在第24α圖中，删〇碟= 列836，祠服器/客戶端84〇通信，並且LpDD碟陣列跳與咖d碟昧 =6 ,。RAID ,系統834-2可以包括由虛、線846顯示的管理旁通，該 旁通运擇地繞開LPDD碟陣_8。如同可以瞭解，χ大於等於2，= Ϊ=;ΧΓΓΛΥ;小於γ及/或等於γ。例如，第24Β圖顯示_ /ΪΪΓ。 第ΜΑ·圖中所採用的策略可以包括寫過及 陣列官理模組844及/或碟控制器842使用LpDD HPD㈣陣列836的功率消耗。典型地，第21圖中的傳統MD系^的氏 35 200821908 較遠所以增加了資料存取時間。_軸馬達’亚且由於^寫臂平均移動 圖中=== 中64：^==擇_在第加 雖然在第22A和23八-2犯@中去^ 率雜並且減少貧料存取時間。 也可贿_域術。換未^ 娜树_無咖系統 組304、適應性儲存模組3〇6^= = 中描述的LUB模 及/或陣列管理㈣㈣44貪-維翻組有選擇地由碟控制龍2 -· - 整性儲存控制模組414、也可以由磾:、9 ^ 1G财描述的調 有選擇地執行來減少功率消耗和資料理控制器糾 的驅動功率降低模組522也可 陵1(^和12圖中描述 執行，來物娜和輸取理控制請 來執行以增加魏性，並域少辨雜更錄册⑽ 術的網路裝附儲存_) _ 統、帶驅動器^ 存裝置854典型地包括碟驅動器、膽系 何其他儲存裝置Ϊ存及要被共用的任 可以包括用於靖求者8%健；Μ也一…、須面向物件的裝置。儲存裝置854 括共====求者-典型地包 儲存; 儲存管理至崎，=8 1_崎晴免除 可能不想辦職 36 200821908 :系，85〇的操作的責任。如此，檔案飼服器船和請求者 2理，組870和872，但是也可以提供-個或者其他ί或兩之分1 包 理基礎設施，藉由該物理基礎設施NAS系統850之元件=糸 二。具有網路和通道二者雜f，具有連接網 元=通 _ s t案他62、一個或更多個請求者858及/或、通___ 辨識。通信系統866典型地提供用於此的網路管理H=66) 2統相連接的媒體可以存取這些技術。儲存裝置‘ 媒體上。想要觸操作組_任何元件可以使祕體服務 = ^ 862 . 858 854 851 862 ，从* 畴在。取決於特定設蘭安全性，可以拒絕請求者對-些 粗可存取儲存裝置，請求者織可以辨識出可用的檀, 同時，每個NAS元件可以向檔案伺服器862辨識其想知道的任何特定 考慮。可以將任何裝置位準服務屬性一次傳輸至檔案祠服器啦，而所有其 =7〇件以得知。例如，請求者可能希望在開機後被告知額外儲存體的 ^入i這是在請求者登錄到檔案伺服器上時使用屬性集觸發的。檔案 3服862可以在任何時候只要新的儲存裝置被添加到組態時自動執行此 操作，包括傳送重要特性，例如，其為j^D 5、鏡像的等。 在請求者必須打開一個檔案時，其可能能夠直接到儲存裝置854或者 其可犯必須到檔案伺服器獲得許可和位置資訊。檔案伺服器854對儲存裝 置的存取的控制程度是設施的安全需求的函數。 現在參考第26圖，其顯示根據本發明的網路裝附儲存(NAS )系統9〇〇， 包括：儲存裝置904、請求器908、檔案伺服器912、以及通信系統916。 ，存農置904包括·· RAID系統834、及/或多碟驅動器系統930，如上面在 第6-19圖中所述。如上所述，儲存裝置9〇4典型地還可以包括：碟驅動器、 37 200821908 RAID系統、帶驅動器、帶庫 動 其他將被共__，如上‘ 或多碟驅動嗔93G將可降低NAS系統9⑻的功率消耗和資料存 下猶具有轉魏記-介面（:的 額外_揮發機裝置的現有轉發性記憶體介面⑽，來提i 記憶==G2和細_通信。具有非揮發性 1104典型地具有ATA、A；：A_、c ===0和碟驅動器11〇4。碟驅動器 的還有輔助非揮發性記憶體麵接到該碟驅動控制器議 驅動器控制器的勃體碼。在這^助非揮發性記憶體1106健存用於碟 但是典型地包括作爲相關元隹$機1102雖然被示作單個區塊， 其型式用於連接到商場可獲得非揮/性記憶體插槽（連接器）’ 標準非揮發性記憶體控制 她d圯慽體，其又被連接到主機中的 歐（«針）、si(t：^^魏縣例如以下鮮型式之-_ HS-MMC (高速MMC)、作貝0叶）、作爲的組合的81371^0、 及記憶體桿。該絲麟作和HSeMMC組麵SD/HS_MMC、以 典型的應用是可攜式雷許 或者蜂巢電話手機，其財If麵ft子裝置，例如，刪音樂播放器 記憶體介面與嵌人的非^發性^用處，，該應聽理器藉由非揮發性 快閃記憶體介面、nand^mI二體通信。非揮發性記憶體介面可以包括 體記憶體介面。根縣介面、及/或其他合適的轉發性半導 硬碟驅動器或其他型式的碟^動=採用非揮發性半導體記憶體，而是提供 使用其介面信號。所揭示的it，’來替代非揮發性半導體記憶體，並且 動器，這使得更容易地將碟跑1提供了非揮發性記憶體類似介面用於碟驅 憶體的主機系統中。碟驅動餘:ϊΐΐ種：正常情況下健受快閃記 一乍馬儲存裝置的快閃記憶體相比的一個優 38 200821908 點為:對於特定的成本更大的儲存容量。 、在主機中僅需對非揮發性記憶體控制器韋刃體和軟體作出最小的改變就 可以使^賴示的介®控制H結合翻動器。糾，提供了最小的指令負 擔有孤地，就在主機和碟驅動器之間傳送的邏輯區塊的數目而言，對於 任何特定的讀或寫操作，都存在末端開啟式（Gpe_ded)的資料傳送。而 且，主機不需要提供對碟驅動器的區段計數。 在某些實施例中，碟驅動器腦可以是小形狀因數（smallf〇rmfaet〇r， SFF)硬碟驅動|§，其典型地具有65〇><15><7〇馳的物理尺寸。這種娜 碟驅動器的典型資料傳送速率是25M位元組秒。 下面進-步說明第27圖的碟驅動控制器蘭的功能。該碟驅動控制 =1〇〇包括介面控制器1110,對於主機系統腕其表現爲具有14線匯流 排巧快閃記鐘控制||。介面控制器1UG魏行域齡轉和主機她 〜緩衝器&理& 1112之_資料流程控制的功能。緩衝器管理器電路in: =記舰控繼1116㈣實際緩魅（記舰），賴_可岐§議 f DRAM緩衝益1118，其可以被包括作爲與碟驅動控制器聽相同的 =片的-部分或者可以在分離的晶片上。緩補提供下 描述的緩衝器特徵。 y 緩U理為1112還被連接到處理器介面/伺服和ID_Less/缺陷管理器 電路1122 ’該電路執行軌祕式產生和缺陷管理功能。 拉 Μ電路1122又連接到進階高性能匯流排（ΑΗΒ) 1126。被連 巧線快* 1128和處理器1130 ;緊密麵接浦 !二處理器113G相連接。處理器113G可以使用嵌入式處理 =二打。線快取1128的目的是減少代碼執行等待時間。其可 以被耦接到外部快閃記憶體i 106 〇 11⑻中的剩餘模組執行功能來支援碟驅動器，並且包括 :工…140、碟格式化器和糾錯電路1142，以及讀通道電路1144，讀 ίΐ電二⑷連接到碟驅動器11〇4中的前置放大電路。具有8條線㈣ 妙八二灯匯流排可以承載雙向"出（1/〇)資料。其餘的線可以分別承 載#曰令 CLE、ALE、/CE、他、_ 和 _。 39 200821908 制哭28圖’該圖更詳細地顯示第27圖的介面控制器。介面控 存;rfl ^〈快閃記憶體控制器（flash—ctl)區塊1150、快閃記憶體暫 tl ^ (flash.fif.wrapper) 1快閃3己憶體系統同步（flash_sys_syn )區塊1156。 和主體查暫存器區塊1152被用於暫存器存取。其儲存由處理器⑽ (未t ° _記麵㈣器U5G巾的_記韻狀態機 的㈣户機1102進入的指令進行解碼，並且提供碟驅動控制器漏 包裝器1154包細〇，其可以使用32從雙向 ° 乂 來執行。其產生用於經由緩衝器管理器介面（BMIF)將資料 和接收來自緩瓣㈣1出犧 ί : 妨向可使贿存在快閃記鐘暫存器⑽中的指令來控 體3同步區塊1156在介面控制器和緩衝器管理器介面之間 M1154 «3記="彻⑽可崎介面健歧行鋪，來執行的
⑽可崎介碌齡進行㈣，來執行 執記憶體控制器1150可以對介面信號線進行控制，來 的纽可輯介面信齡進行㈣，練行LpDD =_之_傾送。_記,_繼⑽ 才曰7映射到對應的一組快閃記憶體指令。 通仁暫紐1152經祕理顏簡、與介面控和LPDD處理哭 3二ϊί Γ記憶體1152齡由LPDD處理器和控制模組_的指令。快 i1150可以將從lpdd讀取資料館翻緩衝器記憶體中，以 緒信號發送碰制模組，來顯示記㈣緩魅中存在轉了謂貝枓就 記Ϊ體控備1150可以將來自控概組的寫資料儲辆緩衝器記 k體中，以對控制模組和LPDD之間的資料傳送速率莫 也 1150 , ：' 200821908 憶體中存在資料。 哭夺ΐϊί ’在_ —般顯示具有快閃記憶體介面的多碟驅動 由快閃a =或四功率碟驅動器），但是多碟驅動器也可以經 李统12°〇〇1:，連接。特定而t ’具有快閃記憶體介面的多碟驅動哭 Φ；2〇6 〇
m^rn hpdd 122〇 ^；PDD ΐΤ^Ι^ 程圖現所實施的步驟的流 如果ί驟Us! ί…在步驟1234帽斷主機是否處於高功率模式。 咖㈣_ 驟===獅肋及/或 低功率模式中如果步驟1238 n d 3ΓΓΓ __LPDD以節省電力。控制從步驟』 否）和步驟1240繼續到步驟1232。 如同可赠解，上述具有快顺健介 ^：rr：r } ^ ^ :ί磾二中技ί上:=:皮气用在第29圖中顯示的具有快閃記憶體介面 :夕碟，益中。在上述任何實施例中，獅或鹏可以被任
==率雜發性記憶㈣代。例如，LPDD或聊 S 非=性嶋_械，修但不祕__。顏地， 例帽述的低神非性記麵可峨低轉碟輯雜代= 料了_繼，w贿酬型式的非 由以上說明熟習此技術人士可以瞭解，本發明廣泛之教示可以各種形 200821908 式實施。因此，雖然本發明是有關於其特殊例子說明，本發明之真實範圍 並不受限於此。這是由於在研讀了此等圖式、說明書、以及以下/申二 範圍之後，其他修正對於熟習此技術人士為明顯。 ^ 【圖式簡單說明】 弟1A舆1B圖彡兄明根據習知技術的业型雷腦纟士播· 第2A圖說明根據本發日月的第一典型電腦結構:該電腦 主 理器、主要圖形處理器和主要揮發性峨體，它們在 ：n處 以及與峨罐繼魏曝_形處^；力; 式下操作並且在低功率模式期間採用主要揮發性記憶體；]隹低力羊杈 第2B圖說明根據本發日月的第二典型電腦結構，‘該電腦結構盘第_ =^並且包括被連_次要處理狀/或次細彡處理齡欠要揮發二 第圖^根據本發明的第三典型電腦結構，該電腦鱼 Ξ體 理器及/或次要圖形處理器相連接的喪^式揮發Ξ 抑第3A圖說明根據本發明的第四典型電腦結構，該電腦結 西 理器、主要圖形處理器和主要揮發性記憶體，其 ^ ς門，處 以及與處理晶片組通_次要處理器和作； 下操ϋ，並且在低神模式綱_主要揮發性二i 力率模式 體； 連翻*魏^及/或:《_處㈣敝轉發性記憶 …第3C圖說明根據本發明的第六典 ::體一欠要處理器及，或次要圖形上 人要跡處理@，並且在低功率模式期間操 42 200821908 作，在該低功率模式期間採用主要揮發性記憶體； 第4B目現明根據本發明的第八典型電腦結構，該電腦結構與第4A圖 亚且包括連接敝要處及/或次要_處理齡欠要揮發性記憶 圖說明根據本發明的第九電腦結構，該電腦與 Ϊ且=獻魏理狀/歧要_處㈣減制.雜憶 ΐ 56圖發明的用於第2A圖_扣的電腦結構的快取層級結構； (卿）之間的資料儲存碟鶴益（LPDD)和南功率碟驅動器 ;i其說明由第6圖的驅動控制模組所實施之步驟； 由第6圖的驅動控制模組所實施之替代步驟; 代步ί 其說糊6的驅動控制模組所實施的替 組、並且控 ΗΡ^ 紐倾存㈣敝並趟制·D和 第SC圖說明主機控麵組、其包括調 制 十 LPDD和HPDD之間的資料儲存和傳送； 做職、、且亚控制對 ί 5調整式贿鋪餘所實施的步驟； 可能性；〜於顺在低辨模式綱程式賴案將被使用的 第11A圖說明包括碟驅動器功率降低模組 娜 第UB圖說明包括碟驅魅辨降低模 ^ 第11C圖說明包括碟鶴器功率降低模m 弟隱兄月包括,功率碟驅動器（職）和低功率碟驅動器（麵) 43 200821908 的多碟驅動器系統； 第14-17圖說明第13圖的多磾驄翻吳么从 镇賴却_田供糸統的其他典型實現方式； 弟圖說月使用低力率非揮發性記憶體 功率，動器α，來增提供電力腦的虛二决門錢體)或者低 的步^9與2G圖況明由作業系統實施以分配和使用第18 _虛擬記憶體 第21圖為根據習知技術的獨立碟冗餘陣列（raid)系統的功能方塊 圖，
第22A圖為根據本發明的典型咖系統 包括XHPDD的碟陣列和包括YLpDD的碟陣列； H
Z 第22B圖為第22八圖的系統的功能方塊圖，其中又和γ都等於 M a i j3A圖為根據本發明的另一個典M論13系統的功能方塊圖，該系 〜二。括YLPDD的碟陣列，該碟陣列與包括XHPDD的碟陣列通信； •第Z3B ®為第23八圖的系統的功能方塊圖，其中χ和γ都等於 乙， 第2仏圖為根據本發明的又一個典型腿〇系、統的功能方塊圖，該系 統具，包括XHPDD的碟陣列，該碟陣列與包括YLpDD的碟陣列通信； •第施®為第μα圖的系統的功能方塊圖，其中义和γ都等於 Z > ^ 25 U為根據習知技術的網路裝附儲存（nas)系統的功能方瑰圖； /第26^圖為根據本發明的網路裝附儲存（nas)系統的功能方塊圖，該 糸統包f 22Α、22Β、ΜΑ、2犯、風及/或MB圖的RAID祕，及/ 或根據第6-17圖的多驅動器系統； 第27圖為結合快閃記憶體和碟驅動器介面控制器的碟驅動器控制_的 功能方塊圖； ，28圖為第27圖的介面控制器的功能方塊β ; ，29圖為具有快閃記憶體介面的多碟驅動器系統的功能方塊圖；以及 第30圖說明由第29圖的多碟驅動器執行的步驟的流程圖。 44 200821908 4 6 7 8 9 11 • 12 13 14 15 16 17 18 20 22 24 • 25 26 27 28 30 32、33、34 36 40 41 42 43 【主要元件符號說明】 電腦結構 處理器 記憶體 輸入/輸出介面 揮發性記憶體 圖形處理器 記憶體 鍵盤 點選裝置 高功率碟驅動器(HPDD) 顯示器 音頻輸出裝置 其他輸入/輸出(I/O)裝置 電腦結構 處理晶片組 輸入/輸出(I/O)晶片組 處理器 圖形處理器 匯流排系統 主要揮發性記憶體 週邊元件互連(PCI)匯流排 快取記憶體 PCI槽 通用串列匯流排 音頻裝置 選擇裝置 基本輸入/輸出系統(BIOS) 45 200821908 44 工業標準結構(ISA)匯流排 50 高功率碟驅動器(HPDD) 60 電腦結構 62 次要處理器 64 次要圖形處理器 65 非揮發性記憶體 66 低功率碟驅動器(LPDD)
69 快閃記憶體及/或具有非揮發性記憶體IF的HDD 70 電腦結構
74、76 次要揮發性記憶體 80 電腦結構 84、86 埋設式揮發性記憶體 100 電腦結構 104 次要處理器 108 次要圖形處理器 109 低功率碟驅動器 110 低功率非揮發性記憶體
113 具有非揮發性記憶體IF的HDD 150 電腦結構 154、158 次要揮發性記憶體 170 電腦結構 174、176 埋設式記憶體 190、200、210電腦結構 250 快取記憶體層級 254 最下層 258、262、266、268 上一層 270 最上層 300 驅動控制模組 304 最少使用區塊(LUB)模組 46 200821908 306 適應性儲存模組 308 LPDD維護模組 310 高功率碟驅動器(HPDD) 312 低功率碟驅動器(LPDD) 313 主機
315 非揮發性記憶體IF
317 具有非揮發性記憶體IF的HDD 320、324、328、330、334、 336、340、344、350、354、 # 356、360、364、366、368、 370、372、374、376、378、 380、390、392、394、396 步驟 400-1 儲存控制系統 410 快取控制模組 414 調整性儲存控制模組 416 資料匯流排 422 揮發性記憶體 424 低功率非揮發性記憶體 426 高功率碟驅動器(HPDD)
400-2 儲存控制系統 430 作業系統 400-3 儲存控制系統 4245 低功率碟驅動器(LPDD) 426’ 硬碟驅動器(HDD) 429 主機非揮發性記憶體
431 具有非揮發性記憶體IF的HDD 440 主機控制模組 460、462、464、468、474 步驟 490 表 47 200821908
492 表/欄位 493 、 494 計數器欄位 495 大小搁位 496 最近使用欄位 497 手工超控欄位 500-1 驅動器功率降低模組 500-2 驅動器功率降低模組 500-3 驅動器功率降低模組 520 快取控制模組 522 驅動功率降低控制模組 526 資料匯流排 529 主機非揮發性記憶體IF 530 揮發性記憶體 531 具有非揮發性記憶體IF的HDD 534 非揮發性記憶體 534， 低功率碟驅動器(LPDD) 538 高功率碟驅動器(HPDD) 538， 硬碟驅動器(HDD) 542 作業系統 560 主機控制模組 580 方法 582、584、 586、590、594、598 步驟 640 多碟驅動系統 644 高功率碟驅動器(HPDD) 648 低功率碟驅動器(LPDD) 650 驅動控制模組 650HP 高功率碟驅動控制模組 650LP 抵功率碟驅動控制模組 651 主機控制模組 48 200821908 652 碟片 653 硬碟控制器(HDC) 654 轉軸馬達 655 具有快閃記憶體介面(IF)的HDD 656 緩衝器 657 處理器 658 讀/寫臂 659 讀/寫裝置 660 前置放大電路 662 碟片 664 轉軸馬達 668 讀/寫臂 669 讀/寫裝置 670 前置放大電路 672 第一轉軸/音圈馬達(VCM)驅動器 674 第一讀/寫通道電路 676 第二轉軸/音圈馬達(VCM)驅動器 678 第二讀/寫通道電路 680 直接介面 682 低功率碟驅動器(LPDD) 684 晶片上系統(SOC) 690 介面 692 硬碟控制器(HDC) 693 主機快閃記憶體介面 694 緩衝器 695 具有快閃記憶體介面的HDD 696 處理器 700 作業系統 702 虛擬記憶體 49 200821908 704 匯流排 708 揮發性記憶體 710 非揮發性記憶體 720、724 、728 、740、744、748、 750、754、760、764、766、770 步驟 800 獨立碟冗餘陣列(RAID) 804 客戶端 808 碟陣列 812 碟陣列控制器
814 陣列管理模組 816 高功率碟驅動器(HPDD) 834 RAID 系統 834-1、2、-3 RAID 系統 834-1’ RAID 系統 834-2’ RAID 系統 834-3’ RAID 系統 836 HPDD碟陣列 836-1、·2、-Z HPDD 碟陣列 838 LPDD碟陣列 838-l、-2、-Z LPDD 碟陣列 840 伺服器 842 碟控制器 844 陣列管理模組(控制器） 846 虛線 850 網路裝附儲存系統 854 儲存裝置 858 儲存請求者 862 檔案伺服器 866 通信系統 50 200821908 870 管理模組 872 管理模組 900 網路裝附儲存系統 904 儲存裝置 908 請求器 912 檔案伺服器 916 通信系統 920 管理模組 922 管理模組 930 多碟驅動系統 1100 碟驅動控制器 1102 主機 1104 碟驅動器 1106 輔助非揮發性記憶體 1110 介面控制器 1112 緩衝器管理器 1116 記憶體控制器 1118 SRAM或DRAM緩衝器 1122 ID-Less/缺陷管理器 1126 進階高性能匯流排 1128 線快取 1130 處理器 1134 緊密耦接記憶體 1140 伺服控制器 1142 糾錯電路 1144 讀通道電路 1150 快閃記憶體控制器（區塊） 1152 快閃記憶體暫存器(區塊） 1154 快閃記憶體FIFO包裝器(區塊) 51 200821908 1156 快閃記憶體系統同步區塊 1200 具有快閃式Π7之多碟驅動系統 1202 主機 1203 快閃式IF 1206 主機快閃記憶體介面 1208 驅動控制模組 1220 高功率碟驅動器(HPDD) 1222 低功率碟驅動器(LPDD) 1230、 1232、1234、1236、1238、1240 步馬 52

Claims (1)

  1. 200821908 十、申請專利範圍： 1.:力力率模式與低功率模式的裳置之碟驅動器系統，包括： 低功率碟驅動器（LPDD);以及 一高2;:區動器(麵)’其中該咖和該細中的至少一個 、、二由非揮發性轉體峨齡面躺裝置通信。 2·=申請^利範圍第i項所述之碟驅動器系統，更包括 且’該控讎組包括一辨識該啦0中的最少使用區塊(咖） 拉組’並且在接收到資料儲存請求和資料擷取請求中的至少一 HPDD該控糖組在該低功率模式期獅地雜LUB傳送到該 3·如申請專利範圍第2項所述之碟驅動器系統，其中 ^關於寫冑料的該储存請求期間，如果對於該寫資料在該上有足 "的二間可用’則該控制模組將該寫資料傳送到該LPDD。 4·如申請專利範圍第2項所述之碟驅動器系統，其中 =果關於該寫資料摘LPDD上沒有足触财供制，舰控制模組 提供電力給該HPDD，並且將該以^從該^^傳送到該班^^然 後將該寫資料傳送到該LPDD。 5·如申請專利範圍第2項所述之碟驅動器系統，其中 該控制核組包括調整式儲存模組，該調整式儲存模組在該Lpdd上沒有 可用於該寫資料的足夠空間時，判斷該寫資料是否有可能在該LUB之 前被使用。 6 ·如申請專利範圍第5項所述之碟驅動器系統，其中 如果該寫資料有可能在該LUB之後被使用，則該控制模組將該寫資料 儲存到該HPDD上。 53 200821908 7. U專！圍第5項所述之碟驅動器系統 ，其中 詨H^i)D貝，有可能在該LUB之前被使用，則該控制模組提供電力給 H、，D ’亚且將該LUB從該LP]DD傳送到該Η™3，然後將該寫資 料得迗到該LPDD。 、 ^申”月範圍第2項所述之碟驅動器系統，其中 Λ貝資料的該資料擷取請求期間，如果該讀資料被儲存在該LPDD 宁’則該控制模組從該LPDD #貢取該讀資料。 9如申睛專利範圍第8項所述之碟驅動器系統，其巾 极組包括一調整式儲存模組，當該讀資料不位於該LPDD上時， 式，存模組判斷該讀資料是否有可能將被使用一次，以及其中該 貝育料可此將被使用一次，則該控制模組從該HPDD擷取該讀資料。 1〇 ·如申請專利範圍第9項所述之碟驅動器系統，其巾 如果該調整式儲存模組判斷該讀資料有可能將被使用多於一欠，以 讀簡在·DD上有足_空間可用，則該控纖組則 將該躓貢料從該HPDD傳送到該LPDD。 11 ·如申請專利範圍第9項所述之碟驅動器系統，其中 式儲存模組判斷該讀資料有可能將被使用多於-次，而如 上沒有足夠的郎可用，則該控制模組將 則該控制模組將 12 ·如申請專利範圍第8項所述之碟驅動器系統，其中 如果對於該讀資料在該LPDD上有足夠的空間可用， 該讀資料從該HPDD傳送到該LPDD。 54 200821908 13 .如申請專利範園第8項所述之碟驅動器系統，其中 如果對於灣f料械LPDD上絲；，_控纖組 則將該LUB從該LPDD傳送到該HpDD，並且將該讀歸從該册㈤ 傳送到該LPDD。 ' 14 ·如申請專利範圍第8項所述之碟驅動器系統，其中
    ^果該項資料不位於該LPDD上，則該控制模组從該hpdd擷取該讀 資料。 15 ·如申請專利範圍第1項所述之碟驅動器系統，其中 該刪!）包括-織更多個碟片，其中該一個或更多個碟片具有大於 1.8的直徑，並且該LPDD包括一個或更多個碟片，其中該一個 多個碟片具有小於或等於L8，，的直徑。 ’ 16 ·如申請專利範圍第1項所述之碟驅動器系統，其中 ，HPDD和該LPDD、經由該非揮發性半導體記憶體介面與該裝置通 17 ·如申請專利範圍第1項所述之碟驅動器系統，更包括 …控制杈組，該控制模組與該LPDD和該HPDD通信，其中在該低功 ，模式中關於冑龍的齡請求綱，該控麵 資 ^該哪D上是骑奴_空間可用，並且如果有足_ 用，則將該寫資料傳送到該LPDD。 18 ·如申請專利範圍第17項所述之碟驅動器系統，其中 =hpdd和該LPDD軸該轉發財導體記鍾介贿該裝置通 55 200821908 19 ·如申請專利範圍第17項所述之碟驅動器系統，其中 如果沒有足夠的空間可用，則該控制模組將該寫資料儲存到該HPDD 上。 20 ·如申請專利範圍第17項所述之碟驅動器系統，其中 該控制模組更包括LPDD維護模組，該LPDD維護模組在該高功率模 式期間將資料檔案從該LPDD傳送到該HPDD，以增加該LPDD上的 可用碟空間。 21 ·如申請專利範圍第2〇項所述之螺驅動器系統，其中 該LPDD維護模組依據年齡、大小和在該低功率模式中將來使用的可 能性中的至少一個來傳送該資料檔案。 22 ·如申請專利範圍第17項所述之碟驅動器系統，其中 該HPDD包括一個或更多個碟片，其中該一個或更多個碟片具有大於 1.8”的直徑，並且其中該LPDD包括一個或更多個碟片，其/中該一個 或更多個碟片具有小於或等於1.8”的直徑。 23 ·如申請專利範圍第1項所述之碟驅動器系統，其中 該非揮發性半導體記憶體介面包括：快閃記憶體介面。 56
TW096116619A 2006-05-10 2007-05-10 包含快閃式介面的硬碟驅動器之可調整儲存系統 TWI426444B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79915106P 2006-05-10 2006-05-10
US82086706P 2006-07-31 2006-07-31
US11/503,016 US7702848B2 (en) 2004-06-10 2006-08-11 Adaptive storage system including hard disk drive with flash interface

Publications (2)

Publication Number Publication Date
TW200821908A true TW200821908A (en) 2008-05-16
TWI426444B TWI426444B (zh) 2014-02-11

Family

ID=38694479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116619A TWI426444B (zh) 2006-05-10 2007-05-10 包含快閃式介面的硬碟驅動器之可調整儲存系統

Country Status (6)

Country Link
US (2) US7702848B2 (zh)
EP (1) EP2016476B1 (zh)
JP (1) JP2009536767A (zh)
KR (1) KR101379940B1 (zh)
TW (1) TWI426444B (zh)
WO (1) WO2007133646A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510922B (zh) * 2012-06-08 2015-12-01 Hewlett Packard Development Co 擴增用於金鑰數值快取記憶體之記憶體容量的技術
TWI553462B (zh) * 2015-01-04 2016-10-11 致伸科技股份有限公司 可降低耗電之硬碟裝置以及降低硬碟裝置耗電之方法
TWI773155B (zh) * 2020-03-02 2022-08-01 慧榮科技股份有限公司 用以進行全快閃記憶體陣列伺服器的碟管理的方法與設備

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US20080140921A1 (en) * 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7401238B2 (en) * 2005-07-28 2008-07-15 Cassatt Corporation System and method for causing an idle image to execute on an application node of a distributed computing system when instructed to power down
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7657572B2 (en) 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
CA2708012C (en) * 2007-12-07 2012-08-21 Allen-Vanguard Technologies Inc. Apparatus and method for measuring data for injury analysis
US8375190B2 (en) * 2007-12-11 2013-02-12 Microsoft Corporation Dynamtic storage hierarachy management
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
US8407697B2 (en) * 2008-06-09 2013-03-26 International Business Machines Corporation Application mobility using virtual real memory services
US20100325352A1 (en) * 2009-06-19 2010-12-23 Ocz Technology Group, Inc. Hierarchically structured mass storage device and method
EP2273365A1 (en) * 2009-06-26 2011-01-12 Thomson Licensing Combined memory and storage device in an apparatus for data processing
US8245060B2 (en) * 2009-10-15 2012-08-14 Microsoft Corporation Memory object relocation for power savings
KR101090407B1 (ko) * 2009-12-24 2011-12-06 주식회사 팍스디스크 듀얼 메모리 영역을 관리하는 반도체 스토리지 시스템의 제어 방법
KR101438072B1 (ko) 2010-04-15 2014-09-03 라모트 앳 텔-아비브 유니버시티 리미티드 소거 없는 플래시 메모리의 다중 프로그래밍
US8990494B2 (en) 2010-11-01 2015-03-24 Taejin Info Tech Co., Ltd. Home storage system and method with various controllers
US8447925B2 (en) 2010-11-01 2013-05-21 Taejin Info Tech Co., Ltd. Home storage device and software including management and monitoring modules
US8462502B2 (en) 2010-11-09 2013-06-11 Hitachi, Ltd. Structural fabric of a storage apparatus for mounting storage devices
US9235500B2 (en) * 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
US9977732B1 (en) * 2011-01-04 2018-05-22 Seagate Technology Llc Selective nonvolatile data caching based on estimated resource usage
US9183135B2 (en) * 2011-01-21 2015-11-10 Micron Technology, Inc. Preparation of memory device for access using memory access type indicator signal
US9477597B2 (en) 2011-03-25 2016-10-25 Nvidia Corporation Techniques for different memory depths on different partitions
US8701057B2 (en) 2011-04-11 2014-04-15 Nvidia Corporation Design, layout, and manufacturing techniques for multivariant integrated circuits
US9529712B2 (en) * 2011-07-26 2016-12-27 Nvidia Corporation Techniques for balancing accesses to memory having different memory types
WO2013108132A2 (en) 2012-01-20 2013-07-25 Marvell World Trade Ltd. Cache system using solid state drive
CN103246559B (zh) * 2012-02-10 2016-12-14 联想(北京)有限公司 应用处理方法和电子设备
US10528116B2 (en) 2013-03-14 2020-01-07 Seagate Technology Llc Fast resume from hibernate
US9600413B2 (en) * 2013-12-24 2017-03-21 Intel Corporation Common platform for one-level memory architecture and two-level memory architecture
US10474569B2 (en) 2014-12-29 2019-11-12 Toshiba Memory Corporation Information processing device including nonvolatile cache memory and processor
US10055144B1 (en) * 2016-03-30 2018-08-21 Amazon Technologies, Inc. Configurable storage drive
CN107861891A (zh) * 2017-11-14 2018-03-30 郑州天迈科技股份有限公司 用于公交车载硬盘的音视频数据存取方法
US11790947B1 (en) 2022-05-03 2023-10-17 Seagate Technology Llc Idle power saving for actuator device

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
DE69024086T2 (de) 1989-04-13 1996-06-20 Sundisk Corp EEprom-System mit Blocklöschung
US5440749A (en) 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
JP3058209B2 (ja) * 1991-11-14 2000-07-04 セイコーエプソン株式会社 周辺装置カードおよび情報処理装置
JPH06266511A (ja) * 1993-03-15 1994-09-22 Canon Electron Inc Ｉｃカードインターフェイス付きディスク装置
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6035408A (en) 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6578129B1 (en) * 1998-07-24 2003-06-10 Imec Vzw Optimized virtual memory management for dynamic data types
US6282614B1 (en) 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
KR100490934B1 (ko) 1999-08-25 2005-05-27 시게이트 테크놀로지 엘엘씨 디스크 드라이브의 지능형 파워 관리
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6496915B1 (en) 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6631474B1 (en) 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
KR100353731B1 (ko) 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US20020129288A1 (en) 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US6976180B2 (en) 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US7184003B2 (en) 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
TWI234074B (en) * 2001-05-03 2005-06-11 Kwok-Yan Leung Device and method for protecting data records in recording media
US6925529B2 (en) 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US6859856B2 (en) 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6639827B2 (en) 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
US6775180B2 (en) 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7254730B2 (en) 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
AU2003900764A0 (en) 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
JP2006523882A (ja) 2003-04-14 2006-10-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ユニバーサルなドライブ装置のためのフォーマットマッピング方式
US7221331B2 (en) 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US20050066209A1 (en) 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US7017059B2 (en) 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
AU2003295260A1 (en) 2003-12-16 2005-07-05 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US20060031510A1 (en) * 2004-01-26 2006-02-09 Forte Internet Software, Inc. Methods and apparatus for enabling a dynamic network of interactors according to personal trust levels between interactors
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
TWI252983B (en) * 2004-12-29 2006-04-11 Inventec Corp Multi-channel serial ATA control system and control card thereof
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510922B (zh) * 2012-06-08 2015-12-01 Hewlett Packard Development Co 擴增用於金鑰數值快取記憶體之記憶體容量的技術
TWI553462B (zh) * 2015-01-04 2016-10-11 致伸科技股份有限公司 可降低耗電之硬碟裝置以及降低硬碟裝置耗電之方法
TWI773155B (zh) * 2020-03-02 2022-08-01 慧榮科技股份有限公司 用以進行全快閃記憶體陣列伺服器的碟管理的方法與設備
US11573737B2 (en) 2020-03-02 2023-02-07 Silicon Motion, Inc. Method and apparatus for performing disk management of all flash array server

Also Published As

Publication number Publication date
US20070226409A1 (en) 2007-09-27
KR20090018079A (ko) 2009-02-19
WO2007133646B1 (en) 2008-04-17
JP2009536767A (ja) 2009-10-15
EP2016476B1 (en) 2019-07-10
US7702848B2 (en) 2010-04-20
WO2007133646A3 (en) 2008-02-14
US7636809B2 (en) 2009-12-22
TWI426444B (zh) 2014-02-11
KR101379940B1 (ko) 2014-04-01
US20060277360A1 (en) 2006-12-07
EP2016476A2 (en) 2009-01-21
WO2007133646A2 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
TW200821908A (en) Adaptive storage system including hard disk drive with flash interface
TW200842573A (en) Externally removable non-volatile semiconductor memory module for hard disk drives
TW200814005A (en) Adaptive storage system including hard disk drive with flash interface
TW200809532A (en) System with high power and low power processors and thread transfer
CN100541411C (zh) 具有高功率和低功率磁盘驱动器的独立磁盘冗余阵列(raid)系统
US6934812B1 (en) Media player with instant play capability
US6654827B2 (en) Portable computer system with an operating system-independent digital data player
TWI379235B (en) Cache hierarchy
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
US20090112884A1 (en) Information processing apparatus and control method
CN101443726B (zh) 包括具有闪存接口的硬盘驱动器的自适应存储系统
TW200424926A (en) Controller for portable electronic devices
JP2008004257A (ja) オーディオファイルの再生に適応したコンピュータシステム
TWI300891B (en) Apparatus ,method and circuit for maintaining processor execution during frequency transitioning
TW201013407A (en) Combined mobile device and solid state disk with a shared memory architecture
TW200305802A (en) Power conservation techniques for a digital computer
TW200919189A (en) Method and apparatus for reproducing media contents using non-volatile storage medium
US8078800B2 (en) Dynamic operating point modification in an integrated circuit
KR20140139610A (ko) 고속 캐시를 셧다운시키는 장치 및 방법
JP2010205074A (ja) 情報処理装置および記憶装置制御方法
TW202303513A (zh) 低延遲混合渲染器
TWI259451B (en) Audio-visual player capable of updating core programs automatically
CN110119363A (zh) 零功率状态下的低延迟引导
TW201011318A (en) Asynchronous communication apparatus using JTAG test data registers
TWI332627B (en) Method and electronic apparatus for micro-code execution

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees