TW201138043A - Circuit board structure, packaging structure and method for making the same - Google Patents

Circuit board structure, packaging structure and method for making the same Download PDF

Info

Publication number
TW201138043A
TW201138043A TW099113040A TW99113040A TW201138043A TW 201138043 A TW201138043 A TW 201138043A TW 099113040 A TW099113040 A TW 099113040A TW 99113040 A TW99113040 A TW 99113040A TW 201138043 A TW201138043 A TW 201138043A
Authority
TW
Taiwan
Prior art keywords
pattern
conductive pattern
patterned
release film
layer
Prior art date
Application number
TW099113040A
Other languages
English (en)
Other versions
TWI429043B (zh
Inventor
Lee-Sheng Yen
Original Assignee
Advance Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advance Materials Corp filed Critical Advance Materials Corp
Priority to TW099113040A priority Critical patent/TWI429043B/zh
Priority to US12/835,746 priority patent/US8836108B2/en
Priority to KR1020100071315A priority patent/KR101085185B1/ko
Publication of TW201138043A publication Critical patent/TW201138043A/zh
Priority to US13/532,723 priority patent/US8748234B2/en
Priority to US13/531,608 priority patent/US8742567B2/en
Priority to US13/863,401 priority patent/US8987060B2/en
Application granted granted Critical
Publication of TWI429043B publication Critical patent/TWI429043B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials
    • H10W70/457Materials of metallic layers on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07502Connecting or disconnecting of bond wires using an auxiliary member
    • H10W72/07504Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • H10W72/325Die-attach connectors having a filler embedded in a matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/521Structures or relative sizes of bond wires
    • H10W72/522Multilayered bond wires, e.g. having a coating concentric around a core
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/555Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

201138043 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種製作電路板的方法、所製得之電路板 結構與封裝結構。特定言之,本發明係關於一種透過貼合有 離型臈之載板,以支持覆蓋有防焊層之銅箔,進而製得電路 板結構與封裝結構的方法。 【先前技術】 電路板是電子裝置中一種重要的元件。在電子裝置不斷 追求尺寸縮小的趨勢下,遂發展出多種不同支撐晶粒的載具 (carrier)結構’並以接腳(pin)向外延伸與位於電路板四 周的其他電路形成適當的電連接。 就目前的技術而言,已知有一種稱為導線架(丨eadframe) 的電路板結構。第1-4圖例示傳統上製作導線架的方法。請 參考第1圖,首先提供一金屬基板1〇1。其次,請參考第2 圖,將提供金屬基板101圖案化,以形成預計對應晶粒(圖 未示)之電路圖案110,與晶粒座lu。繼續,形成介層洞 122、將接腳120連接至金屬基板1〇1上、並將接腳丨2〇與 晶粒座111鑛銀121。再來,請參考第3圖,將晶粒13〇黏 201138043 至晶粒座111上後,續以打線封裝與鍍錫步驟。然後,請參 考第4圖,接下來要完成接腳成型,而得到一個晶粒的封裝 結構102。晶粒的資料即透過接腳120向外界的電路連絡。 然而,當晶粒所處理的資料量增大及處理速度變快時, 以上所例示之導線架,卻因為晶粒週邊空間有限,而無法對 應地增加更多的接腳120以配合需求。如此一來,便使得傳 統導線架封裝結構102的應用受到限制。 第5圖例示另外一種支撐晶粒的載具結構201。在載具 結構201中,電路圖案220分別位於基板210之兩側。另外, 防焊層230則選擇性地位於基板210之兩側,適當地保護電 路圖案220。除此以外,又暴露出部份的電路圖案220。在 此載具結構201中,需要在基板210之兩側形成獨立的防焊 層圖案231/232。防焊層圖案231/232通常各不相同,才能 鲁 以應付晶粒座(圖未示)位置與焊球(圖未示)位置之不同 需求。 當第5圖所例示之支撐晶粒的載具結構201在進行過封 裝步驟之後,就可以得到第6圖所例示之封裝結構202。在 第6圖所例示之封裝結構202中,除了第5圖所例示之基板 210、電路圖案220、防焊層230與防焊層圖案231/232,還 因為後來之封裝步驟增加了晶粒座221、晶粒240、接合導 201138043 線250、封膠260與焊球270。 晶粒240位於電路圖案220中之晶粒座221上,還同時 被防焊層圖案231所圍繞,並以接合導線250與電路圖案220 之其他部份電連接。封膠260即完全包覆晶粒座221、晶粒 240、接合導線250,與覆蓋部份之基板210與防焊層230。 焊球270則被防焊層圖案232所圍繞。在第5圖所例示之載 具結構201與第6圖所例示之封裝結構202中都可以觀察 到,位在基板210兩側獨立的防焊層圖案231/232,並且延 伸至基板210的側邊。 有鑑於以上之載具結構、封裝結構與傳統上製作導線架 的方法尚未臻完善,仍然希望有其他新穎的電路板結構、封 裝結構及其製作方法,能夠在結構上更加簡化,並且還能一 舉突破傳統上的限制。 【發明内容】 本發明於是提出一種新穎的電路板結構、封裝結構及其 製作方法。本發明所提出的電路板結構與封裝結構,由於只 需單面的圖案化防焊層,在整體結構上因為更加簡化,所以 可以同時使得其製作方法亦能因此一併簡化。除此之外,本 發明的電路板結構與封裝結構,還能一舉突破傳統結構上接 201138043 腳數目不足的限制,足以配合當晶粒所處理的資料量增大及 處理速度變快時’對於接腳數目增加的硬體需求。 本發明一方面提出一種製作電路板的方法。首先,分別 ,、第基板與第一基板。第一基板包含貼合有離型膜之載 而第一基板則包含覆蓋有第一防焊層之銅箔。其, 面圖案化第-防焊層。再來,將離型臈與圖案化第一防谭層 β使得第一基板貼合至第二基板。然後,圖案化銅箔, ==形成第—圖案與第二圖案,其中第—圖案直接接觸 '、而第一圖案直接接觸圖案化第一防焊層。繼續,形 成第-保護層,分別覆蓋第—圖案與第二圖案,得到一電路 板結才盖。
在本發明-實施態樣中,第一圖案為晶粒座 案則為受到圖案化防焊層保護之電路圖案。在本發明另= 施態樣中,還可以形成第二防焊層,以選擇性覆蓋第 案。在本發明又-實施態樣中,還可以形成位 裝體。在本發明又一實施態樣中,則可以繼續移除離型= 載板,而暴露出第-圖案與_案化… 裝結構。 力疋又侍到一封 本發明之電路板結 、第一導電圖案、第 本發明其次提出一種電路板結構。 構,包含載板、離型膜、圖案化防焊層 7 201138043 二導電圖案與保護層。離型膜貼合至載板上。單面圖案化之 防焊層則位於離型膜上並直接接觸離型膜。第一導電圖案位 於離型膜上,並直接接觸離型膜。第二導電圖案位於離型膜 上、鄰近第-導電圖案並直接接觸圖案化防焊層。保護層則 分別覆蓋第一導電圖案與第二導電圖案。 本發明還提出另-種電路板結構。本發明之電路板結 構’包含載板、離型膜、圖案化防焊層、第—導電圖案、°第 二導電圖案、覆蓋防焊層與保護層。離型膜貼合至載板上。 單面圖案化之防焊層則位於離型膜上並直接接觸離型膜。第 -導電圖案位於離型膜上,並直接接觸離型膜^第二導電圖 案位於離型膜上、鄰近第—導電圖案並直接接觸圖案化防焊 層。覆蓋防焊層係選擇性覆蓋第二導電圖案。保護層則分別 覆蓋第一導電圖案與第二導電圖案。 本發明又繼續提出-種封t結構。本發明之封裳結 包含封膠、單面圖案化防焊層、第一導電圖案、第二‘電圖 案、第-保護層、第二保護層、晶粒與接合導線。圖案化防 焊層位於封膠之-表面上。第—導電圖案位於封膠之相同表 面上。第二導電圖案位於封膠中、鄰近第—導電圖案並直接 接觸圖案化防焊層。第—保護層完全位於封膠中,且分別覆 蓋第-導電圖案與第二導電圖案。第二保護層則完全覆蓋第 一導電圖案。晶粒完全位於封膠中與第—圖案上。接合導線 201138043 並選擇性地電連接晶粒與第一導電圖 本發明再繼續提出—種封裝結構。 包含封膠、單面圖案化防輝層、第一 :裝:構, 案、覆蓋防焊層、第L /、帛—導電圖 .固& 弟保遵層、第二保護層、晶粒盥接人導 線。圖案化防嬋層位於封膠之一表面上。第電圖。導
亦完全位於封膠中 案。 封膠之相同表面上。第一導 *1圖案位於 圖案化防焊層。覆蓋防焊層則直接覆蓋第 案:第-保護層完全位於封膠中,且覆蓋第一導電 =案曰。第二保護層則完全位於封膠外,並覆蓋第一導電圖 二:ΓΓΓ封膠中與第一圖案上。接合導線亦完全位 於封膠中,並選擇性地電連接晶粒與第—導電圖案。 【實施方式】 本發明第-方面提出一種製作電路板的方法第一實施 方式、。第7_11圖例示本發明製作電路板的方法。請參考第^ 圖’百先分別提供[基板31〇與第二基板32g。第一基板 31〇與第二基板32〇可以先分開製作,而當需要時才進㈣ 合成單一之基板(圖未示)。第一基板31〇中包含有載板 31卜載板311上之一面貼合有離型膜312。第二基板谓則 包含有銅箱32卜其可以具有1〇_7一之厚度較佳為 201138043 H)-35㈣之厚度。_321僅有一面覆蓋有防焊層奶。 載板311可以為任何材料,例如聚對苯二甲酸乙二酯 (PET)、聚碳酸自旨(pc)、聚?基丙烯酸甲醋(p應幻與 無銅基板等等。離型膜312可以為一種具有可塑性之黏性材 料,並與載板311間產生較強之點著力。因此離型膜312即 藉此黏著力貼合在載板311之一面上。當少量生產時,可以 使用例如網印法,來將離型膜312塗佈在載板扣上。另一 方面’ S大S生產時,則可以使用例如滾輪法,來將離型膜 312塗佈在載板311上。 其二欠,請參考第8圖’在壓合第—基板31()與第二基板 320之别’先圖案化防焊層322。可以使用習知之光學微影 法或是雷射開口法…等等,來圖案化防焊層奶。防悍層奶 上之圖案可以預先經過設計,好配合後續製程之需要。例 如’只在防焊層322的單面上進行圖案化製程,而得到單面 圖案化的防焊層322。 然後,睛參考第9圖,此時離型膜犯與經過圖案化之 防焊層322就可以進行壓合,使得第一基板31〇貼合至第二 土板320 gj為離型膜312可以為一種具有可塑性之黏性材 料,在本發明—實施態樣中,在第一基板3ig貼合至第二基 板320時’會使得圖案化之防焊層322嵌人離型膜312中。 10 201138043 因此,銅箔321即會直接接觸離型膜312。另外,由於離型 膜312與載板311間之黏著力較強,所以離型臈312與經過 圖案化之防焊層322間之黏著力則相對較弱。此時,銅箔321 的一面會暴露在外。 接下來,請參考第10圖,在第一實施方式中,由於銅 箔321的一面仍然暴露在外,所以當圖案化銅箔32ι之後, 就會使得銅$ 321形成有圖案,例如第-圖案325、晶粒座 328 (die pad)與第二圖案326。可以使用例如乾膜法或是濕 膜法’來圖案化銅箱321。第一圖案325與第二圖案似之 功能各自不同。在本發明一實施態樣中,第-圖案325中可 以為電連接墊(⑺刪ingpad),而第二圖案326則可 受到圖案化防焊層322所保護之電路圖案似。換句与說, 第=案326會對應圖案化防輝層322。於是,如第1〇圖所 不—圖案325會直接接觸離型臈312,而第二圖案326 則直接接觸圖案化防焊層322。 '、 來考另一種製作電路板的方法第二實施方式中,請 二圖案325日7可以形成覆蓋防焊層327,來^全覆蓋第 可以作為第日座328與第—圖案326。覆蓋防焊層327 了以作為第二圖案326的保護層之 圖’圖案化覆蓋防焊層327,來暴露出:=考第聰 圖案化覆蓋防焊層327,來暴露出 ㈠例如, 阳弟一圖案325與晶粒座 201138043 328 ’並覆蓋第二圖案326。覆蓋防焊層327可以作為第二圖 案326的保護層之用。 繼續’請參考第11圖,為了保護脆弱的銅箔321,需要 在銅箔321的表面形成第一保護層323。由於圖案化鋼箔 上會有功能各自不同之第一圖案325與第二圖案326,所以 第一保護層323也會分別覆蓋第一圖案325與第二圖案 326。可以使用電鍍的方法,在銅箔321的表面形成第一保 4層323。第-保護層323可以是一種複合材料層,例如第· -保護層323會包含鎖、銀與金之至少一者,形成像是錄/ 金之保護層。 或是’請參考第11A 11,為了保護脆弱的銅羯321,需 要在銅H 321的表面形成第一保護層323。所以第一保護層 323會覆蓋第一圖案325和晶粒座328。可以使用電鑛的方 法,在銅羯321的表面形成第_保護層323。第一保護層323 # 可以是-種複合材料層,例如第一保護層323會包含鎳、銀 與金之至少一者,形成像是鎳/金之保護層。 經過以上步驟之後,壓合在一起之第一基板31〇與第二 基板320就形成一個新穎的電路板結構3〇1。請參考第u . 圖,例示本發明所提出之電路板結構3〇1的第一實施方式。 第UA圖例示本發明所提出之電路板結構3〇1的第二實施方 12 201138043 式。在本發明之電路板結構301中,包含載板311、離型膜 312、圖案化防焊層322、第一導電圖案325、第二導電圖案 326與第一保護層323。若是電路板結構301另外還包含覆 蓋防谭層327 ’則如第11A圖所示,例示本發明所提出之電 路板結構301的第二實施方式。 承前所述,離型膜312貼合至載板 φ著力較強。圖案化防焊層322則位於離型膜312上,並直接 接觸離型膜312。在本發明一實施態樣中,在第二基板32〇 中之圖案化之防焊層322貼合至第一基板31〇中之離型膜 312時,較佳還會嵌入離型膜312 +。第一導電圖案奶與 第一導電圖案326分別位於離型㈣2上。第一導電圖案奶 會直接接觸離型膜312。另一方面,第二導電圖案326則直 ==化防焊層322 ,句話說,第二圖案B會對應 •荦還有’第一導電圖案325與第二導電圖 ^ =彼此鄰近’或是交錯。第—保護層323則分別覆 盍第一導電圖案325與第二導電圖案326。第一保護層如 =包含鎳、銀與金之至少一者,而形成像是錦/金之複合保 明另一實施態樣中’ “圖所 構301還可以進一步經過一預封裝 极、、,。 構-第12_本發日嶋預封裝結構:延 13 201138043 一實施方式。第12A圖例示本發明製作預封裝結構的延續方 法的第二實施方式,電路板結構3〇1另外還包含覆蓋防焊層 327。請參考第12圖與第12A圖,第u圖與第UA圖所; 不之電路板結構301還可以進一步在載板311上形成一封裝 體330。例如,先將晶粒331黏在第一圖案325上,亦即晶 粒座328上。例如,可以使用銀膠或可散熱之物質(圖未示) 將晶粒331黏在第一圖案325上。然後,使用接合導線幻2, 例如銅線、銀線、金線或鍍金銅線,視情況需要選擇性將晶 粒331與部份之第一圖案325進行電連接。在電連接完成 後,即可以使用封膠333 ’例如環氧樹脂,將晶粒331與接 合導線332密封,以杜絕外界,例如水氣之污染。^ 如第12圖所例示,封膠333除了會將晶粒331與接合 導線332完全密封以外,封膠333通常還會直接接觸圖案口化 防焊層與離型膜犯。第UA目中,封膠切則會完全 费封覆蓋防焊層327。第11圖所例示之電路板結構加
-步触上形成_封裝體33()後’即可得到第 例示之預封裝結構303。 V 在本發明又-實施態樣中,第12圖所例示之 構303又可以進-步經過另一步驟,而得到另 ::: 305。第丨3圖例示本發明製作另一預封裝結構的 第一實施方式。第13A圖例示本發明製作 、只々凌的 乃一預封裝結構的 201138043 延,方法的第二實施方式,電路板結構3〇ι另外還包含覆蓋 防嬋層327 „月參考帛13圖與第13八圖,將第η圖與第DA 圖所例不之預封裝結構3G3中之載板3ιι與離型膜M2分別 移除之後,即可得到另—預封 請注意
田於離型膜312與載板311間之黏著力較強, 離型膜312與經過圖案化之防焊層322間之黏著力相對較 f ’所以可以很輕易的移除預封裝結構303中之載板311盥 _312’而不影響預封裝結構303中之其他部份。此時: 圖案化防焊層322會選擇性地位於第-圖案325之間。封裝 結構305在移除預封裝結構中之載板311與離型膜犯 ^後’經過圖案化之防焊層322與第一圖案325便會暴露出 態樣:::t第一圖案3 2 5的脆弱銅箱,在本發明再-實施 :: 目所例示之另-預封裝結構305可以再進一 步經過保護步驟,而得到 製作封裝結構的延續方二:=14:例示本發明 之預封裝結構3。5 =二/丨3圖所例示 二保護層324,來, 圖案325上形成第 〜王覆纽第—圖案325。第二保護層324 匕δ鎳、銀與金之至少一者(或 膜»’而形成像是錦/金之複合保制。 ,㈣ 15 201138043 絰過以上步驟之後,就可以得到一個新穎的封裝結構 307。請參考第14圖,例示本發明所提供之封裝結構3〇7的 第一貫施方式。第14A圖例示本發明所提供之封裝結構3〇7 的的第二實施方式,電路板結構301另外還包含覆蓋防焊層 327。在本發明之封裝結構3〇7中,包含圖案化防焊層322、 第一導電圖案325、第二導電圖案326、第一保護層323、第 二保護層324、晶粒331、接合導線332與封膠333。 在本發明所提出之封裝結構307中,如第14圖所示, 省先可以觀察到圖案化防焊層322位於封膠333之一表面 上。圖案化防焊層322部分接觸封膠333並部分曝露出來。 封膠333通常為一密封材料,例如環氧樹脂。第一導電圖案 325位於與圖案化防焊層322所在之封膠333之相同表面 上第導電圖案312通常定義出供晶粒33 j所使用之晶粒 座。第二導電圖案326亦位於封膠333中,並定義 圖案。還有,第二導電圖案326會直接接觸圖二Γ 322’而受到該圖案化防焊層322之保護。換句話說,第二 圖案326會對應圖案化防焊層322。除此以外,第二導電圖 案326也鄰近第-導電圖案312,同時又直接接觸圖案化防 焊層322。在第14A ®中’ g蓋防焊層327直接覆蓋第二導 電圖案326。 方面,第一保護層323完全位於封膠333中,而分別 201138043 覆蓋第一導電圖案325與第二導電圖案326。另一方面,第 二保護層324則完全位於封膠333外,並完全覆蓋第一導電 圖案312。第一保護層323與第二保護層324可以分別獨立 地包含鎳、銀與金之至少一者,而形成像是鎳/金之複合保護 層(或osp(有機保焊膜))。晶粒331位於第一導電圖案325 上’又經由接合導線332選擇性地與部份之第一導電圖案 325電連接。晶粒333與接合導線332同時完全位於封膠中 333,而形成一封裝體。本發明封裝結構3〇7之其他特徵, 可以參考前述而不再重複。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1-4圖例示傳統上製作導線架的方法。 第5圖例示傳統上支撐晶粒的載具結構。 第6圖例示傳統上之封裝結構。 第7-10B圖例示本發明製作電路板的方法。 第11圖與第11A圖例示本發明所提出之電路板結構。 方法第12圖與第12A圖例示本發明製作預封裝結構的延續 第圖與第13A圖例示本發明製作另—預封裝結構的 17 201138043 延續方法。 第14圖與第14A圖例示本發明所提出之封裝結構。 【主要元件符號說明】 101金屬基板 102封裝結構 110電路圖案 111晶粒座 120接腳 121鍍銀 13 0晶粒 201載具結構 210基板 220電路圖案 2 21晶粒座 230防焊層 231防焊層圖案 232防焊層圖案 240晶粒 250接合導線 260封膠 270焊球 201138043 3 01電路板結構 303預封裝結構 305預封裝結構 307封裝結構 310第一基板 311載板 312離型膜 320第二基板 321銅箔 322防焊層 322圖案化防焊層 323第一保護層 324第二保護層 325第一圖案 325第一導電圖案 326第二圖案 326第二導電圖案 326電路圖案 327覆蓋防焊層 328晶粒座 330封裝體 3 31晶粒 332接合導線 201138043 333封膠

Claims (1)

  1. 201138043 七、申請專利範圍: 1. 一種製作電路板的方法,包含: 古分別提供一第一基板與一第二基板,其中該第-基板包含貼合 有,型膜之-載板,而該第二基板包含覆蓋有—第—防焊層之一 銅f白; 圖案化該第一防焊層;
    ’使得該第一基板貼合 將δ亥離型臈與該圖案化第一防焊層壓合 至該第二基板; σ =案化該_,使得該銅_成—第―_、—晶粒触 其中該第一圖案直接接觸該離型膜,而該第二圖宰直接接 觸補案化第-防焊層;以及 韦1接接 =成-第-保護層,分別覆蓋該第—随與 成一電路板。 π Μ未Μ形 其中該第二圖案為—電路圖案, 0 其中該第二圖案對應該圖案化第 2. 如請求項1製作電路板的方法, 而受到該圖案化第一防焊層之保護 3. 如凊求項1製作電路板的方法, 一防焊層。 4.如請求項2製作電路板的方法,更包含: 形成-第二防焊層,以選擇性覆蓋該第二圖案 21 201138043 5.如請求項1製作電路板的方法,更包含: 形成位於5亥載板上之-封裂體。 月长員5製作電路板的方法,其中賊裝體包含: 一晶粒,位於該晶粒座上; 接0導線’選擇性電連接該晶粒與該第一圖案;以及 一封膠’密封該晶粒與該接合導線並直接接觸該圖案化第一防 焊層與該離型膜。 籲 7. 如請求項5製作電路板的方法,更包含: 同時移除_顧與該載板 ,以暴露出該第一圖案與該圖案化 第一防焊層。 8. —種電路板結構,包含: 一載板; _ 一離型膜,貼合至該載板; 一圖案化防焊層,位於該離型膜上並直接接觸該離型膜; 一第一導電圖案,位於該離型膜上並直接接觸該離型膜; 一第二導電圖案,位於該離型膜上、鄰近該第一導電圖案並直 接接觸該圖案化防焊層;以及 一保護層’分別覆蓋該第一導電圖案與該第二導電圖案。 22 201138043 9. 一種電路板結構,包含: 一載板; 一離型臈,貼合至該載板; 一圖案化防焊層,位於該離型膜上並直接接觸該離逛膜, 一第一導電圖案,位於該離型膜上並直接接觸該離型膜, 一第一導電圖案,位於該離型膜上、鄰近該第一導電圖案並直 接接觸該圖案化防焊層; 0 一覆蓋防焊層’以選擇性覆蓋該第二導電圖案;以及 一保護層,分別覆蓋該第一導電圖案與該第二導電圖案。 ίο. —種封裝結構,包含: 一封膠; 一圖案化防焊層,位於該封膠之一表面上; 一第一導電_,位於該封膠之該表面上; 一晶粒座,位於該封膠中; 第導電圖案,位於該封膠中、鄰近該第一導電圖案並直接 接觸該圖案化防焊層; -第-保護層,完全位於該_巾且分別覆蓋該第一導電圖案 與該第二導電圖案; -第二保護層’完全覆蓋該第—導電圖案; =,’完全位於該封膠中與該晶粒座上;以及 ⑽導線’元全位於該轉巾並選擇性電連接該晶粒與該第 23 201138043 11·如請求項並部分曝露出來。構,其中該圖案化防焊層部分接觸該封 膠 13. — 種封裝結構,包含 一封膠; 一圖案化防焊層,位於該封膠之-表面上; 一第一導電圖案’位於該封膠之該表面上; 一晶粒座,位於該封膠中;接二=:位於卿中、鄰轉,案並直接 =覆蓋防輝層,直接覆蓋該第二導電圖案; 一=-保護層,完全位於該封膠中騎蓋該第—導:^保=,完全條該封料城肋第—導電圖案; 曰曰粒,元讀於該封料與該晶粒座上;以及-導^導線’完全位於該撕並選雜電連接該晶粒與該第 14.如請求項13之封裝結構,並部分曝露出來。 其令該圖案㈣焊層部分接觸該封膠 24 201138043 15.如請求項13之封裝結構,其中該第二導電圖案為一電路圖案, 而受到該圖案化防焊層之保護。 八、圓式:
    25
TW099113040A 2010-04-26 2010-04-26 電路板結構、封裝結構與製作電路板的方法 TWI429043B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW099113040A TWI429043B (zh) 2010-04-26 2010-04-26 電路板結構、封裝結構與製作電路板的方法
US12/835,746 US8836108B2 (en) 2010-04-26 2010-07-14 Circuit board structure and package structure
KR1020100071315A KR101085185B1 (ko) 2010-04-26 2010-07-23 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
US13/532,723 US8748234B2 (en) 2010-04-26 2012-06-25 Method for making circuit board
US13/531,608 US8742567B2 (en) 2010-04-26 2012-06-25 Circuit board structure and packaging structure comprising the circuit board structure
US13/863,401 US8987060B2 (en) 2010-04-26 2013-04-16 Method for making circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099113040A TWI429043B (zh) 2010-04-26 2010-04-26 電路板結構、封裝結構與製作電路板的方法

Publications (2)

Publication Number Publication Date
TW201138043A true TW201138043A (en) 2011-11-01
TWI429043B TWI429043B (zh) 2014-03-01

Family

ID=44815101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113040A TWI429043B (zh) 2010-04-26 2010-04-26 電路板結構、封裝結構與製作電路板的方法

Country Status (3)

Country Link
US (4) US8836108B2 (zh)
KR (1) KR101085185B1 (zh)
TW (1) TWI429043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990156A (zh) * 2015-01-13 2016-10-05 旭德科技股份有限公司 封装载板及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429043B (zh) * 2010-04-26 2014-03-01 聯致科技股份有限公司 電路板結構、封裝結構與製作電路板的方法
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
US9177897B1 (en) 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
US9620480B1 (en) * 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9595455B1 (en) * 2016-06-09 2017-03-14 Nxp B.V. Integrated circuit module with filled contact gaps

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
KR100293177B1 (ko) 1998-12-21 2001-08-07 이형도 연성볼그리드어레이기판및그제조방법
TW552694B (en) 2001-08-31 2003-09-11 Hitachi Chemical Co Ltd Wiring substrate, semiconductor device and the manufacturing method thereof
US6569712B2 (en) 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof
US6769174B2 (en) 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
JP2004094502A (ja) 2002-08-30 2004-03-25 Dainippon Printing Co Ltd アンテナ配線パターンの形成方法
US6853060B1 (en) 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
DE102004058879B4 (de) * 2004-12-06 2013-11-07 Austriamicrosystems Ag MEMS-Mikrophon und Verfahren zur Herstellung
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7504716B2 (en) * 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
TWI288468B (en) 2005-11-10 2007-10-11 Airoha Technology Inc Packaging method
KR100850213B1 (ko) 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR101469770B1 (ko) 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR100930965B1 (ko) 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
TWI429043B (zh) * 2010-04-26 2014-03-01 聯致科技股份有限公司 電路板結構、封裝結構與製作電路板的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990156A (zh) * 2015-01-13 2016-10-05 旭德科技股份有限公司 封装载板及其制作方法

Also Published As

Publication number Publication date
US20110260308A1 (en) 2011-10-27
US8836108B2 (en) 2014-09-16
TWI429043B (zh) 2014-03-01
KR20110119495A (ko) 2011-11-02
US8748234B2 (en) 2014-06-10
US8742567B2 (en) 2014-06-03
US20130298397A1 (en) 2013-11-14
US20120260502A1 (en) 2012-10-18
US20120261176A1 (en) 2012-10-18
KR101085185B1 (ko) 2011-11-18
US8987060B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
TWI329354B (en) Multi-die semiconductor package
US8230591B2 (en) Method for fabricating an electronic device substrate
TW200531142A (en) Semiconductor device and method for making same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
CN102742009A (zh) 裸片附着垫接地接合增强
TW201138043A (en) Circuit board structure, packaging structure and method for making the same
JP2011096903A5 (ja) 半導体素子実装配線基板及びその製造方法
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
TW200532823A (en) Circuit device
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
TWI313914B (en) Semiconductor device and a method for manufacturing thereof
CN102456648A (zh) 封装基板及其制法
JP2013229557A (ja) パッケージキャリア
CN102270585B (zh) 电路板结构、封装结构与制作电路板的方法
CN104576402B (zh) 封装载板及其制作方法
JP2012195603A (ja) 単層ボードオンチップパッケージ基板及びその製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
TW200945527A (en) Package structure
KR101148954B1 (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
TW200941681A (en) Package substrate with high heat dissipation capability and method of fabricating the same
TW201208026A (en) MEMS carrier and fabrication method thereof
CN101959374A (zh) 一种多层印制电路板的制造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
TWI253723B (en) Semiconductor package for preventing chip cracks and fabrication method thereof
CN104576403B (zh) 封装载板及其制作方法