TW201201340A - Graphene based three-dimensional integrated circuit device - Google Patents
Graphene based three-dimensional integrated circuit device Download PDFInfo
- Publication number
- TW201201340A TW201201340A TW100106730A TW100106730A TW201201340A TW 201201340 A TW201201340 A TW 201201340A TW 100106730 A TW100106730 A TW 100106730A TW 100106730 A TW100106730 A TW 100106730A TW 201201340 A TW201201340 A TW 201201340A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- graphene
- forming
- gate
- graphene layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
- H10D62/882—Graphene
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
Landscapes
- Thin Film Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
201201340 六、發明說明: 【發明所屬之技術領域】 本發明大體而言係有關於半導體裝置之製造,並且更 明確地說,有關於石墨烯基之三維(3D)積體電路裝置。 【先前技術】 石墨烯意指以六角笨環結構排列的碳原子之二維平面 薄片。獨立的石墨烯結構理論上僅能在二維空間中保持 穩定,這意味著在三維空間中一確實平面的石墨烯結構 並不存在,其因彎曲結構的形成而變得不穩定,該彎曲 結構例如為碳粒(soot)、碳60(fuUerenes)、奈米碳管或皺 曲的二維結構。但是,當支樓在基板上時,二維石墨烯 結構可以是穩定的’例&,在碳化⑪(Sic)結晶表面上。 也已製造過獨立的石墨烯薄膜’但其無法擁有理想的平 坦幾何構形。 結構上,石墨烯擁有由 2 2 查砰佛,由邛混成作用形成的混成執域。 在SP混成作用中,2s軌域知=袖ο ^ . 场矛一個2p執域中的兩個混合 形成二個sp2軌域。剩下的 P 』下的一個P執域在該等碳原子之 間形成7Γ鍵。與苯結構相彻 傅相似,石墨烯結構擁有該等p轨 域的共軛環,即,石墨烯έ士諶a 旆、、。構疋方香族。不像其他碳的 同素異形體,例如鑽石、非晶磁、 反不米泡;未(carbon nanofoam)、或石炭60,石黑祕乂岔士 墨烯僅有一個原子層厚。 石墨烯擁有不尋常的能帶結复 ”千錐形電子與電洞 4 201201340 口袋僅在動量空間中布里淵_rillGuin z_)的〖點相 遇。該等電荷載子(即電子或電洞)的能量與該等載子的 動量呈線性相關。因此,該等載子如同相對的狄拉克費 米子(Dirac-Fermions),具有零有效質量並由迪拉克方程 式支配。石墨烯薄片在4K時具有大於2〇〇 〇〇〇 的高載子遷移率。即使在3G()K時,載子遷移率也可高至 1 5,000 cm2/V -sec ° 即藉由從碳化石夕結 。在約1,150°C下, 可利用固態石墨化成長石墨烯層, 晶表面昇華矽原子’例如(000丨)表面 複雜的表面重組圖案在石墨化的初始階段開始出現。通 常,需要較高溫度來形成石墨烯層。技藝中也熟知位於 另-材料上的石墨烯層。例如’由f含碳之前驅物進行 :炭原子的化學沉積’在一金屬表面上(例如銅與鎳)形成 單一個或多個石墨烯層。 石墨稀展現出許多其他優越的電性,例如在接近室溫 下的電子同調性及量子干涉效應。也預期石墨烯層具有 小規模結構的衝擊傳輸特性。 册儘s石墨烯僅在若干年前首次被分離出(使用一般膠 帶)’但此領域目前受到密集研究。由於如上述之獨特電 如高電荷載子遷移率等),石墨稀在電子應用上终 究是=有前景的。例如,近來展示過石墨烯電晶體,並 咸L更先進的石,麗烯電路或許是在*來積豸電路技術 中可望取代發的候選者。但是,目前缺乏簡單且低成本 的石墨稀製造製程’而限制了石墨稀應用的發展。 201201340 【發明内容】 在一範例實施例中,一種三維(3D)積韙電路(1C)結構包 含:形成在一基板上的第一石墨烯層;利用該第一石墨 烯層形成的一或多個主動裝置之第一層;形成在該一或 多個主動裝置之第一層上的絕緣層;形成在該絕緣層上 的第一石墨稀層;以及到用該第二石墨稀層形成的一或 多個主動裝置之第二層,該一或多個主動裝置的第二層 與該一或多個主動裝置的第一層電氣内連接。 在另一實施例中,一種形成三維(3D)積體電路(1C)結構 的方法包含:在一基板上形成第一石墨烯層;利用該第 一石墨烯層形成一或多個主動裝置的第一層;在該一或 多個主動裝置的第一層上形成一絕緣層;在該絕緣層上 形成一第二石墨烯層;以及利用該第二石墨烯層形成一 或多個主動裝置的第二層,該一或多個主動裝置的第二 層與該一或多個主動裝置的第一層電氣内連接。 【實施方式】 在此揭示—種石墨稀基的三維㈤)積體電路裝置之實 施例,及其製造方法。在半導妒 千等體產業十,3D積體電路(ic)
身又4曰擁有兩或多層主動雷V ^ 夕增動電子構件的晶片,該等電子構 件係垂直且平行地整合在單一 ^ 平電路内。3D 1C可能提供 δ午多顯著優勢,例如較小的覆 復盖區(在一小空間中納入更 201201340 多功能性)、速度(平均線路長度變短許多,#而減少訊 號傳播延遲並增強總體效能)、功率消耗(藉由維持一訊 號單晶#,所形成的較短線路降低功率消耗並產生較小 的寄生電容)、以及異質整合,僅舉幾個例子。在異質整 合的情況中,可以不同製程,或甚至在不同類型晶圓上 形成不同電路層。此外,其他具有完全不相容之製造製 程的構件可結合在單一個裝置内。 目刖,3D 1C可用例如晶圓堆疊晶圓接合 (wafer-on-wafer b〇nding)之技術形成其中電子構件係 建構在兩個或多個半導體晶圓上,然後校直、接合、並 切割成3D 1C。可在接合之前或之後薄化每一個晶圓。 可在接合之前在該等晶圓内建置垂直連接,或在接合後 才在堆疊内建置垂直連接。這些”矽穿孔(TSV)”在主動層 間及/或一主動層與一外部銲墊間穿過該(等)矽基板。 在晶圓上晶粒(die-on-wafer)製程中,電 兩個半導截晶圓上。一晶圓經過切割,然後== 一晶粒並接合至該第二晶圓的晶粒位置上。如同晶圓堆 疊晶圓法,在接合之前或之後執行薄化與Tsv製作。可 在切割前在該等堆疊中添加額外晶粒。或者,在晶粒堆 疊晶粒(die-on-die)製程中,電子構件係建構在多個晶粒 上,然後將電子構件進行校直並接合。薄化與tsv製作 可在接合之前或之後進行。 為了避免多重基板以及校直、薄化、接合 術’傾向於單晶形成3D 1C。也就是說 或TSV技 該等電子構件 201201340 /、連接(佈線)係建構在單_個 θ 卞等媸日日圓上之數層 +幸地,此法之既存庫用曰&必,丨 道“ 仔應用目則党到限制,因為在半 導體層内製作習知電晶體(例如摻 心雊怖植與活化退火)需 要足以應付任何既存佈線的處理溫度。 因此,f i⑷至1(h)圖是—系列剖面圖,示出形成石 墨烯基的三維(3D)積體電路之範例方法。從第丨⑷圖開 始,初始基板102(例如矽)擁有形成在其上的絕緣層ι〇4 (例如氧化物,像二氧化矽)。在第1(b)圖中,—全覆石 墨缔層106係、經轉印至該絕緣層1〇4上。可以技藝中熟 知的任何適當方法執行石墨烯薄膜的轉印,例如Z式熱 剝離膠帶(thermal release tape)製程。在一範例實施例 中,該石墨烯層106係一石墨烯單層。明確地說,由於 石墨烯係以此法沈積在此種基板表面上,所以石墨烯是 一種特別適用於3 D整合的材祠·。 如第1(c)圖所示’該石墨烯層106係透過適當微影技 術(例如硬光罩及/或光阻層形成、顯影與蝕刻)進行圖 案化’以形成預期的石墨烯基裝置之主動區。接著進行 第一層電體裝置的形成。如第1(d)圖所示,將該等石 墨烯主動區106覆以電晶體閘極堆疊材料,例如間極介 電層108與閘極電極層1丨〇。在一範例實施例中,該閑 極介電層1〇8可以是一種高k(介電常數)材料,例如給、 铪矽酸鹽、氧化锆、鍅矽酸鹽、氮化介電質、及其組合 物。該閘極電極層11 〇可包含多晶矽、金屬、或其組人 物。 201201340 現在參見第1(e)圖, 接考圖案化該閘極介電質層1Q8 和間極電極層110,以在 電負層108 ,„ ^ _ 系化石墨稀主動區106
疋’,曰日體裝置(例如場效電晶體或F 裝置包含閘極電極112盥a 。哀電日日體 …山 12與間極介電層…。應注意該等圖 式中不出的圖案化操作本質上僅為例示,可使用多於一 種圖案化與RIE(反應性離子敍刻)製程,例如,根據不同 的閘極堆疊需求,其取決 #厌於忒電曰曰體裝置的類型與極 因此,在所示範例實施例中,”⑽,,代號表示用於η 型裝置(例如刪Τ)的電晶體間極,而” ΡΝ,,代號表示用於 Ρ型裝置(例如PFET)的電晶體閘極。 在圖案化閑極堆疊之後,第1_示出源極Α及極接 點m與傳導墊結構118的形成。源極和沒極接點的形 成包含,例如源極/汲極接點材料的沈積與圖案化◊該 源極/汲極接點材料可以是金屬材料,例如鈦(τ〇、鈀 ⑼)、鋁(A1)、鎢(|)、或其合金。該沈積法可包含,例 如賤鍍、及原子層沈積(ALD)。 在完成第-層石墨稀電路裝置後,如第1(g)圖所示般 在該等裝置上形成一絕緣層12〇(例如氧化物卜然後,根 據3D 1C的結構’在絕緣層12〇内蝕刻穿孔ι22,以便 提供垂直電氣連接至一或多個額外的石墨烯基主動裝置 層。在第1 (h)圖中,石墨烯基主動裝置的下層丨24係經 示為與石墨烯基主動裝置的上層126連接。該上層126 的形成與該下層124的形成相似,其首先沈積/轉印一 石墨烯層(例如單層)至該完成的下層124上,接著圖案 201201340 化預期的石墨稀主動區,形成並圖案化該閘極堆疊材 料’形成並圖案化該等源極/没極接點與傳導塾以及 在該等上層裝置上形成絕緣層。 雖然所示實施例示出—對石墨稀基主動裝置層,但能 理解可依需求重覆上述製程’以形成又額外的石墨稀基 主動裝置層。在-預期實施例中,每—層石墨稀可有不 同功能(例如邏輯、類比、記憶體)。 第1⑷至1 (h)圖之製程流程順序所示的範例冗裝 置實施例係-頂部閑極定位(〇Hentati 〇n )的範例,在此 範例中該閘極電極和介電f係設置在料主動石墨稀源 極/及極區上方。但是,該等主動石墨烯裝置也可利用 底。P疋位形成,如第2(a)至2(k)圖的製程流程順序中所 π者。從帛2(a)圖開始’一初始基板2〇2(例如石夕)擁有形 成在其上的絕緣層204 (例如氧化物,像二氧化矽),與 第1 (a)圖的頂部閘極定位製程相似。 不同於在此製程點將石墨烯層轉印至該絕緣層2〇4, 而是對應該下層石‘墨稀基裝置的W極位置將該絕緣層 2〇4 @案化形成穿孔2〇6 ’如第2(b)圖所示。然後,如第 2(c)圖所示,在該裝置上形成一閘極電極層2〇8,填充該 穿孔。一旦該閘極電極層2〇8已經平坦化,即界定個別 開極電極21 0 ’如第2(d)圖所示。然後在該絕緣層2〇4 與該等閘極電極210上形成一閘極介電層212,如第2(匀 圖所示般。如第一實施例的情況,該閘極介電層212可 以疋一種高k閘極介電層。 10 201201340 現在參見第2( f)圖,在該閘極介電層212上形成一石 墨烯層2 14。再次’可以技藝中熟知的任何適當方法執 行石墨烯薄膜的轉印’例如乾式熱剝離膠帶法。在一範 例實施例中’該石墨烯層2 14係一石墨烯單層。如也在 第2(f)圖中示出者’該等閘極電極係經標示為”GN” 和”GP”之代號’以表示範例η型與p型FET裝置。 在第2(g)圖中’根據預期的主動區,圖案化該石墨烯 層’並對應該等底部定位閘極電極的位置。該全覆閘極 介電層212此時保持完整。如接下來在第2(h)圖中示出 者’形成該專石墨烯基FET裝置的源極/汲極接點2 1 6, 然後進行閘極介電層圖案化並形成傳導塾2 1 8,如第2 (i) 圖所示。如此配置,第一或下層石墨烯基主動裝置即完 成,接著在該等裝置上形成一絕緣層22〇(例如氧化物), 如第2(j)圖所示。然後’根據3D IC的結構,在該絕緣 層220内蝕刻穿孔222,以便提供垂直電氣連接至一或 多個額外的石墨烯基主動裝置層。最後,在第2(k)圖中, 石墨烯基主動裝置的第二層224係經示為與石墨烯基主 動裝置的第一層連接。在此,該第二層224的FET裝置 也是底部定位閘極。但是,仍進一步預期一石墨烯基3d 1C結構能夠在相同或不同的裝置層内具有頂部定位與底 部定位閘極兩者。 雖然已參考較佳實施例來描述本發明,但熟知技藝者 能夠了解可在不背離本發明範圍下做出諸多改變,並且 等效物可取代本發明的元件。此外,可做出眾多調整以 201201340 使特定情況或材料適用本發明之教示, 的基本範圍。因此’並不意欲使本發明=背離本發明 特定實施例,其做為執行 又、於所揭示之 勺钒仃本發明所能預期 而是本發明會包含以附屬中請專利範 =式’ 有實施例。 乾可内的所 【圖式簡單說明】 參見範例圖式,其中在數個圖式中之相 的元件符號编號: w同樣 第1⑷至1(h)圖是—系列剖面圖,根據本發 施例示出形成一石墨烯基的三維(3D 貫 法;以及 ㈣體電路之範例方 第2⑷至2(k)B!是―系列剖面圖,根據
施例示出形成一石墨烯基的3D積體電路之範例方法 【主要元件符號說明】 102、202 基板 104、204 絕緣層 106、214 石墨烯層 108 閘極介電層 110、208 閘極電極層 112 ' 210 閘極電極 114、212 閘極介電層 12 201201340 116 > 216 源極/汲極接點 118 ' 218 傳導墊結構 120、220 絕緣層 122 、 206 、 222 穿孔 124 下層 126 上層 224第二層 13
Claims (1)
- 201201340 七、申請專利範圍: 1 · 一種三維(3D)積體電路(ic)結構,其包含: 一第一石墨烯層,形成在一基板上; 一或多個主動裝置之一第一層,其利用該第/石墨烯層 所形成; 一絕緣層,形成在該一或多個主動裝置之第一層上; 一第二石墨烯層,形成在該絕緣層上;以及 一或多個主動裝置之一第二層,利用該第二石墨烯層所 形成,該一或多個主動裝置的第二層與該一或多個主動 裝置的第一層電氣内連接。 2.如申請專利範圍第1項所述之結構,其中該第一與第 二石墨烯層包含單層。 3·如申請專利範圍第丨項所述之結構,其中該一或多個 主動裝置的第一與第二層包含場效電晶體,其相對於該 連結的石墨烯層具有一頂部閘極定位關係。 4’如申請專利範圍第3項所述之結構,更包含複數個源 極與没極接點,設置在該等石㈣層上,與該等石墨烯 層上之頂部定位閘極電極相鄰。 •如申w專利範圍第!項所述之結構,其中該—或多個 14 201201340 主動裝置的第一與第二層包含場效電晶體,其相對於該 連結的石墨烯層具有一底部閘極定位關係。 6.如申睛專利範圍第5項所述之結構,更包含複數個源 極與汲極接點,其設置在該等石墨烯層上,並位於在該 等石墨烯層下方的底部定位閘極電極上方。 7·~種形成三維(3D)積體電路(1(:)結構的方法,該方法包 含: 在—基板上形成一第一石墨烯層; 利用该第一石墨烯層形成一或多個主動裝置的第一層: 在°亥或夕個主動裝置的第一層上形成一絕緣層; 在該絕緣層上形成-第二石墨烯層;以及 J用。亥第一石墨烯層形成一或多個主動裝置的第二層, 該一或多㈤主動|1的第二層肖該一或多㈤主動裝置的 第—層電氣内連接。 申π專利範圍第7項所述之方法,其中該第一與第 二石墨烯層包含單層。 申明專利範圍第7項所述之方法,其中該一或多個 主動裝置的第-與第二層包含場效電晶體,其相對於該 連、。的石墨烯層具有-頂部閘極定位關係。 15 201201340 ’更包含形成複數 墨缔層上,與該等 10 ·如申s月專利範圍第9項所述之方法 個源極與汲極接點,其設置在該等石 石墨稀層上之頂部定位閘極電極相鄰 11·如申睛專利範圍第9項所述 加M k 更包含形成該頂 4閘極疋位場效電晶體,藉由: 根據-預期的主動佈局區,圖案化該連結的石墨稀層; :〆圖案化石墨烯層上形成一閘極介電層與一閘極電極 層;以及 除去該閑極介電層與閘極電極 根據一預期的閘極圖案 層的一部分。 請專利範圍第7項所述之方法,其中該—或多個 連-的::弟一與第二層包含場效電晶體,其相對於該 墨稀層具有—底和極定位關係。 13.如申請專利範圍第12 數個源極與及極接m置成複 /、°在邊等石墨烯層上,並位 #石墨烯層下方的底部定位間極電極上方。 14·如申請專利範圍第12 底部間;厅过·之方法,更包含形成該 原p間極定位場效電晶體,藉由: 根據-預期的閘極圖案,在―: 以—間杌+ α 逆,、°的絶緣層内形成開口; 電極材料填充該連結的絕緣層内之該等開口, 16 201201340 並平坦化該閘極電極材料以形成個別閘極電極; 在該等個別閘極電極上形成一閘極介電層,· 在該閘極介電層上形成該連結的石墨烯層;以及 根據一預期的主動佈局區 閘極介電層。 圖案化該連結的石墨烯層與 二如申請專利範圍第7項所述之方法,其中該形成該第 石墨烯層包含―乾^熱剝離膠帶製程。 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/719,058 US8450779B2 (en) | 2010-03-08 | 2010-03-08 | Graphene based three-dimensional integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201201340A true TW201201340A (en) | 2012-01-01 |
| TWI525775B TWI525775B (zh) | 2016-03-11 |
Family
ID=44530512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100106730A TWI525775B (zh) | 2010-03-08 | 2011-03-01 | 石墨烯基底的三維積體電路裝置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8450779B2 (zh) |
| EP (1) | EP2545586B1 (zh) |
| JP (1) | JP5870046B2 (zh) |
| CN (1) | CN102782856B (zh) |
| CA (1) | CA2787094A1 (zh) |
| TW (1) | TWI525775B (zh) |
| WO (1) | WO2011112300A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI509448B (zh) * | 2013-08-15 | 2015-11-21 | 英派爾科技開發有限公司 | 具有石墨烯電晶體之處理器的良率最佳化 |
| US10095658B2 (en) | 2013-08-15 | 2018-10-09 | Empire Technology Development Llc | Heterogeneous multicore processor with graphene-based transistors |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8421082B1 (en) * | 2010-01-19 | 2013-04-16 | Mcube, Inc. | Integrated CMOS and MEMS with air dielectric method and system |
| KR20110098441A (ko) * | 2010-02-26 | 2011-09-01 | 삼성전자주식회사 | 그라핀 전자 소자 및 제조방법 |
| US9024300B2 (en) * | 2010-05-13 | 2015-05-05 | Nokia Corporation | Manufacture of graphene-based apparatus |
| JP5664119B2 (ja) * | 2010-10-25 | 2015-02-04 | ソニー株式会社 | 透明導電膜、透明導電膜の製造方法、光電変換装置および電子機器 |
| KR20120063164A (ko) * | 2010-12-07 | 2012-06-15 | 삼성전자주식회사 | 그래핀 구조물 및 그 제조방법 |
| US8409957B2 (en) * | 2011-01-19 | 2013-04-02 | International Business Machines Corporation | Graphene devices and silicon field effect transistors in 3D hybrid integrated circuits |
| US8748871B2 (en) | 2011-01-19 | 2014-06-10 | International Business Machines Corporation | Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits |
| US8796741B2 (en) * | 2011-10-04 | 2014-08-05 | Qualcomm Incorporated | Semiconductor device and methods of making semiconductor device using graphene |
| FR2985371A1 (fr) * | 2011-12-29 | 2013-07-05 | Commissariat Energie Atomique | Procede de fabrication d'une structure multicouche sur un support |
| KR101349817B1 (ko) * | 2012-02-08 | 2014-01-10 | 한국화학연구원 | 패턴 그래핀을 이용한 그래핀 터치패널 및 그 제작 방법 |
| US8680511B2 (en) * | 2012-02-09 | 2014-03-25 | International Business Machines Corporation | Bilayer gate dielectric with low equivalent oxide thickness for graphene devices |
| JP5910294B2 (ja) * | 2012-05-10 | 2016-04-27 | 富士通株式会社 | 電子装置及び積層構造体の製造方法 |
| US8519450B1 (en) | 2012-08-17 | 2013-08-27 | International Business Machines Corporation | Graphene-based non-volatile memory |
| US9064077B2 (en) | 2012-11-28 | 2015-06-23 | Qualcomm Incorporated | 3D floorplanning using 2D and 3D blocks |
| US8984463B2 (en) | 2012-11-28 | 2015-03-17 | Qualcomm Incorporated | Data transfer across power domains |
| US9536840B2 (en) * | 2013-02-12 | 2017-01-03 | Qualcomm Incorporated | Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods |
| US9041448B2 (en) | 2013-03-05 | 2015-05-26 | Qualcomm Incorporated | Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods |
| US9177890B2 (en) | 2013-03-07 | 2015-11-03 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
| WO2014150584A1 (en) * | 2013-03-15 | 2014-09-25 | Solan, Llc. | Functional inclusion of interlayer devices in multi-level graphene devices and methods for forming same |
| US9171608B2 (en) | 2013-03-15 | 2015-10-27 | Qualcomm Incorporated | Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods |
| KR102059131B1 (ko) * | 2013-04-05 | 2019-12-24 | 삼성전자주식회사 | 그래핀 소자 및 이의 제조 방법 |
| US9418985B2 (en) | 2013-07-16 | 2016-08-16 | Qualcomm Incorporated | Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology |
| US9240478B2 (en) | 2014-04-16 | 2016-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D UTB transistor using 2D material channels |
| US9812604B2 (en) * | 2014-05-30 | 2017-11-07 | Klaus Y. J. Hsu | Photosensing device with graphene |
| US10050104B2 (en) * | 2014-08-20 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same |
| JP2016058449A (ja) * | 2014-09-05 | 2016-04-21 | 住友電気工業株式会社 | 半導体装置 |
| US9857328B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same |
| CA2971589C (en) | 2014-12-18 | 2021-09-28 | Edico Genome Corporation | Chemically-sensitive field effect transistor |
| US10006910B2 (en) | 2014-12-18 | 2018-06-26 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
| US9618474B2 (en) | 2014-12-18 | 2017-04-11 | Edico Genome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| US9859394B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| US10020300B2 (en) | 2014-12-18 | 2018-07-10 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| US9987830B2 (en) * | 2015-08-18 | 2018-06-05 | Infineon Technologies Ag | Method for processing a carrier and method for transferring a graphene layer |
| CN119349566A (zh) * | 2015-09-08 | 2025-01-24 | 麻省理工学院 | 基于石墨烯的层转移的系统和方法 |
| US9640430B2 (en) * | 2015-09-17 | 2017-05-02 | Nxp Usa, Inc. | Semiconductor device with graphene encapsulated metal and method therefor |
| WO2017201081A1 (en) | 2016-05-16 | 2017-11-23 | Agilome, Inc. | Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids |
| JP6791723B2 (ja) * | 2016-11-07 | 2020-11-25 | 住友電気工業株式会社 | 半導体装置 |
| CN109712961B (zh) * | 2017-10-25 | 2021-11-02 | 上海新微技术研发中心有限公司 | 三维集成电路及其制造方法 |
| FR3073977B1 (fr) | 2017-11-22 | 2021-12-03 | Commissariat Energie Atomique | Transistors de circuit 3d a grille retournee |
| US20210125826A1 (en) | 2018-06-22 | 2021-04-29 | Massachusetts Institute Of Technology | Systems and methods for growth of silicon carbide over a layer comprising graphene and/or hexagonal boron nitride and related articles |
| CN111430354A (zh) * | 2020-03-12 | 2020-07-17 | 复旦大学 | 一种低功耗半浮栅存储器及其制备方法 |
| US11424198B2 (en) * | 2020-09-01 | 2022-08-23 | Nanya Technology Corporation | Semiconductor device with graphene layers and method for fabricating the same |
| US11854933B2 (en) * | 2020-12-30 | 2023-12-26 | Texas Instruments Incorporated | Thermally conductive wafer layer |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271542B1 (en) * | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| JP2000327317A (ja) * | 1999-05-20 | 2000-11-28 | Ise Electronics Corp | グラファイト質ナノ繊維、その製造方法および製造装置 |
| US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| JP2005285822A (ja) * | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | 半導体装置および半導体センサ |
| US7312487B2 (en) * | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
| US7141727B1 (en) * | 2005-05-16 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics |
| KR100704919B1 (ko) * | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
| JP2007123377A (ja) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 有機半導体素子モジュール |
| US7514710B2 (en) * | 2005-12-28 | 2009-04-07 | 3M Innovative Properties Company | Bottom gate thin film transistors |
| US7619257B2 (en) * | 2006-02-16 | 2009-11-17 | Alcatel-Lucent Usa Inc. | Devices including graphene layers epitaxially grown on single crystal substrates |
| US7391109B2 (en) * | 2006-05-22 | 2008-06-24 | Hewlett-Packard Development Company, L.P. | Integrated circuit interconnect |
| JP5167479B2 (ja) | 2006-06-13 | 2013-03-21 | 国立大学法人北海道大学 | グラフェン集積回路の製造方法 |
| WO2008030960A2 (en) * | 2006-09-06 | 2008-03-13 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US7858918B2 (en) * | 2007-02-05 | 2010-12-28 | Ludwig Lester F | Molecular transistor circuits compatible with carbon nanotube sensors and transducers |
| US7838809B2 (en) * | 2007-02-17 | 2010-11-23 | Ludwig Lester F | Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials |
| US7732859B2 (en) * | 2007-07-16 | 2010-06-08 | International Business Machines Corporation | Graphene-based transistor |
| US8481421B2 (en) * | 2007-07-25 | 2013-07-09 | California Institute Of Technology | Functional anchors connecting graphene-like carbon to metal |
| US20090174435A1 (en) * | 2007-10-01 | 2009-07-09 | University Of Virginia | Monolithically-Integrated Graphene-Nano-Ribbon (GNR) Devices, Interconnects and Circuits |
| US8043978B2 (en) * | 2007-10-11 | 2011-10-25 | Riken | Electronic device and method for producing electronic device |
| US8659009B2 (en) * | 2007-11-02 | 2014-02-25 | The Trustees Of Columbia University In The City Of New York | Locally gated graphene nanostructures and methods of making and using |
| JP5109648B2 (ja) * | 2007-12-27 | 2012-12-26 | 富士通株式会社 | 層状炭素構造体の製造方法および半導体装置の製造方法 |
| US7772059B2 (en) * | 2008-01-16 | 2010-08-10 | Texas Instruments Incorporated | Method for fabricating graphene transistors on a silicon or SOI substrate |
| FI20085113A0 (fi) * | 2008-02-08 | 2008-02-08 | Valtion Teknillinen | Menetelmä grafiinirakenteiden valmistamiseksi alustoille |
| US7948042B2 (en) * | 2008-03-03 | 2011-05-24 | The Regents Of The University Of California | Suspended structures |
| JP5202046B2 (ja) * | 2008-03-13 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置の作製方法 |
| US8133793B2 (en) * | 2008-05-16 | 2012-03-13 | Sandisk 3D Llc | Carbon nano-film reversible resistance-switchable elements and methods of forming the same |
| KR101490111B1 (ko) * | 2008-05-29 | 2015-02-06 | 삼성전자주식회사 | 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자 |
| US8716805B2 (en) * | 2008-06-10 | 2014-05-06 | Toshiba America Research, Inc. | CMOS integrated circuits with bonded layers containing functional electronic devices |
| US7952088B2 (en) * | 2008-07-11 | 2011-05-31 | International Business Machines Corporation | Semiconducting device having graphene channel |
| US7858990B2 (en) * | 2008-08-29 | 2010-12-28 | Advanced Micro Devices, Inc. | Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein |
| KR101156620B1 (ko) * | 2009-04-08 | 2012-06-14 | 한국전자통신연구원 | 그라핀 채널층을 가지는 전계 효과 트랜지스터 |
| US8426309B2 (en) * | 2009-09-10 | 2013-04-23 | Lockheed Martin Corporation | Graphene nanoelectric device fabrication |
| US8124463B2 (en) * | 2009-09-21 | 2012-02-28 | International Business Machines Corporation | Local bottom gates for graphene and carbon nanotube devices |
-
2010
- 2010-03-08 US US12/719,058 patent/US8450779B2/en active Active
-
2011
- 2011-02-04 JP JP2012557052A patent/JP5870046B2/ja not_active Expired - Fee Related
- 2011-02-04 EP EP11753755.5A patent/EP2545586B1/en active Active
- 2011-02-04 WO PCT/US2011/023665 patent/WO2011112300A1/en not_active Ceased
- 2011-02-04 CN CN201180011564.XA patent/CN102782856B/zh active Active
- 2011-02-04 CA CA2787094A patent/CA2787094A1/en not_active Abandoned
- 2011-03-01 TW TW100106730A patent/TWI525775B/zh not_active IP Right Cessation
-
2012
- 2012-07-25 US US13/557,501 patent/US8895372B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI509448B (zh) * | 2013-08-15 | 2015-11-21 | 英派爾科技開發有限公司 | 具有石墨烯電晶體之處理器的良率最佳化 |
| US9411922B2 (en) | 2013-08-15 | 2016-08-09 | Empire Technology Development Llc | Yield optimization of processor with graphene-based transistors |
| US10095658B2 (en) | 2013-08-15 | 2018-10-09 | Empire Technology Development Llc | Heterogeneous multicore processor with graphene-based transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013522873A (ja) | 2013-06-13 |
| CA2787094A1 (en) | 2011-09-15 |
| US20120295423A1 (en) | 2012-11-22 |
| US8450779B2 (en) | 2013-05-28 |
| CN102782856B (zh) | 2015-11-25 |
| EP2545586A1 (en) | 2013-01-16 |
| JP5870046B2 (ja) | 2016-02-24 |
| EP2545586A4 (en) | 2016-03-30 |
| WO2011112300A1 (en) | 2011-09-15 |
| US20110215300A1 (en) | 2011-09-08 |
| CN102782856A (zh) | 2012-11-14 |
| EP2545586B1 (en) | 2020-06-10 |
| TWI525775B (zh) | 2016-03-11 |
| US8895372B2 (en) | 2014-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201201340A (en) | Graphene based three-dimensional integrated circuit device | |
| TWI539528B (zh) | 具自對準接觸和閘極的石墨烯/奈米結構場效電晶體 | |
| TWI375329B (en) | Body-tied, strained-channel multi-gate device and methods of manufacturing same | |
| TWI280661B (en) | CMOS fabricated on different crystallographic orientation substrates | |
| CN102074584B (zh) | 一种空气隙石墨烯晶体管及其制备方法 | |
| US8193032B2 (en) | Ultrathin spacer formation for carbon-based FET | |
| US20230246080A1 (en) | Semiconductor device structure | |
| TWI731390B (zh) | 互連結構、電路及包括該互連結構或電路的電子設備 | |
| JP2011211175A (ja) | 炭素ベース材料上の向上した結合界面を有する半導体構造体、その形成方法、及び、電子デバイス | |
| CN113380628B (zh) | 鳍式场效应晶体管器件及其形成方法 | |
| TW200525641A (en) | Strained semiconductor substrate and processes therefor | |
| US20240379440A1 (en) | Transistors with channels formed of low-dimensional materials and method forming same | |
| JP2024530083A (ja) | 誘電体ピラーを有するナノシート・ベースの半導体構造体 | |
| CN104425599B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107634099B (zh) | 一种二维晶体材料场效应管及其制备方法 | |
| TWI742759B (zh) | 電晶體及其製作方法 | |
| CN112652664B (zh) | 一种半导体器件及其制造方法、集成电路、电子设备 | |
| CN111952183B (zh) | 具有环栅结构的场效应晶体管的制备方法 | |
| US11158807B2 (en) | Field effect transistor and method of manufacturing the same | |
| US11757045B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111952184B (zh) | 基于图形化埋层介质层的环栅场效应晶体管的制备方法 | |
| TWI732607B (zh) | 半導體元件及其製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |