TW201214111A - Data writing method, memory controller and memory storage apparatus - Google Patents

Description

201214111 PSPD-2010-0017 35308twf.doc/n 六、發明說明： 【發明所屬之技術領域】 本發明是有關於-種資料寫 一種用於非揮發性記憶體模組的資料寫 法的記憶體控制器與記憶體儲存裝置。去及使用此方 【先前技術】 數位相機、手機與MP3在這幾年來 使得消費者對數位内容的儲存需求也急逮增加。由刀^閃 ，、”、、機械、，°構等的特性，適合使用者隨身禮 案傳遞與錢_存舰。 隨身卿作為數位樓 者資途主要是儲存使用 者會使用隨身碟來儲存數位檀案，或 ί^Γΐ位相機'ΜΡ3播放11等可攜式裝置的 =媒f ’此類快閃記憶體儲存裝置主要儲存資料量較大 數j料(例如，f料4為64Kb或1廳以上的資料）。 番的紗憶體技㈣發展，使得快閃記憶體儲存裝 合量越來越大且成本越來越低’因此許多電腦製 ，商=始㈣快閃記憶體作為儲存媒體的固態硬碟(solid 66你|/Ve’SSD)用作為電腦系統的主要磁碟。由電腦系統 輕旦二系統會經常性地在主要磁碟中反覆地寫入與更新資 里交小的資料(例如’資料量為4Kb或8Kb以下的資料)。 基於决閃§己憶體的物理特性，在快閃記憶體記憶胞僅 201214111 PSPD-201〇^)〇i7 35308twf.doc/n 能進行單向的程式化（即，記憶胞中的位元僅能從1程式化 為〇) ’因此在快閃記憶體的記憶胞中寫入資料時必須先將 記憶胞中先前所儲存的資料抹除後方能重新寫入新資料。 在快閃記憶體儲存系統的設計上，一般來說’快閃記 憶體儲存系統的快閃記憶體實體區塊會分組為多個實體單 元（即’每一實體單元是由一個或多個實體區塊所組成）， 該實體單元中具有至少一快閃記憶體細胞(flash memory cell)，每一細胞是由至少一電晶體所組成，如M〇SFET或 其他電晶體或邏輯電路，各該細胞可儲存至少一個位元， 並且此些貫體單元會分組為資料區（data area)與閒置區 (free area)。歸類為資料區的實體單元中會儲存由寫入指令 所寫入的有效資料，而閒置區中的實體單元是用以在執行 寫入指令時替換資料區t的實體單元。具體來說，當快閃 心，體儲存系統接受到域的寫人指令·對資料區的實 體單疋物g人時’快閃記憶體儲存系齡從閒置區中提 取卜實體單元並且將在資料區中欲寫入的實體單元中的有 =舊資料與欲寫人的新㈣寫人至從閒置區中提取的實體 早το並且將已寫人新資料的實體單元關聯為資料區，並且 貝料區的實體單元進行抹除並關聯為閒置區。為了 月t·:主機月b約順利地存取以輪替方 ，快閃記憶嶋系统會提供邏輯單元以== 3二具體來說’快閃記憶體儲存系統會將主機所存取的 之L子取严址轉換至對應的邏輯單元’並且透過在邏輯單 心貫體單元對映表(logical unit.physical讀咖加吵㈣ 201214111 PSPD-201〇^)〇i7 353〇8twf.doc/n = 單元與料區的實體單元之間的對映關 址進行^早A的輪替’所以域僅需依據邏輯存取位 單元所對映的實體單元;=邏讀 =趙 閃運作架構下，在將快 ^儲存系統應用作為電腦系統的主硬碟時， I 系統會經常性地反覆地寫人與更新資料 由於電 •=:===體單元會被頻繁地進行 铁而，W眘辨i f寫電腦系統所更新的資料。 奋早^實體區塊的抹除次數是有限的(例如 就會損壞)，因此在頻繁地抹除實體 早疋時將大幅縮短快閃記憶體儲存裝置的壽命。體 【發明内容】 刪，其能 •峨並且延長記‘心㈤=加記憶崎置 的使存裝置’其具有較長 實酬提出—種資料寫人方法，用於寫入 貝科至多個實體區塊。本資料窝 ^ 塊分組為多個實體單元，將此:^些^體區 =本輯單元以映射屬於資料區的 早兀本貝枓寫入方法也包括從屬於間置區的實體單 201214111 PSPD-2010-0017 35308twf.doc/n TO之中提取一個實體單元，將屬於此些邏輯單元之中的至 少-邏輯單元的至少一資料寫入至所提取的實體單元中， 以及在所，取的實體單元中寫入一結束標記，其中在所提 取的實體單元中此結束標記是接續於屬於此邏輯單元的資 料之後。 在本發明之一實施例中，上述之資料寫入方法更包括 將屬於此些邏輯單元之+的至少一其他邏輯單元的至少一 資料寫入至所提取的實體單元中，其中此至少一其他邏輯 單元的資料是接續於上述結束標記之後。 在本發明之一實施例中，上述之資料寫入方法更包括 在所提取的實體單元中寫入結束標記之前執行資料合併程 序。 在本發明之一實施例中，每一實體單元具有多個實體 頁面並且母一實體頁面具有一資料位元區與一冗餘位元 區。此外，上述之在所提取的該實體單元中寫入結束標記 的步驟包括：在所提取的實體單元中一個實體頁面的冗餘 仅元區中寫入結束標記。 本發明範例實施例提出一種資料寫入方法，用於寫入 資料至多個實體區塊。本資料寫入方法包括將此些實體區 塊分組為多個實體單元，將此些實體單元至少分&為資料 ，與閒置區’並且配置多個邏輯單元以映射屬於資料區的 實體單元。本資料寫入方法也包括接收屬於此些邏輯單元 之中的第一邏輯單元的第一資料，其中第一邏輯單元映射 屬於資料區的實體單元之中的第一實體單元。本資料寫入 6 201214111 PSPD-2010-0017 35308twf.doc/n 方法亦包括判斷第-邏輯單元是否進入混亂寫入狀態，並 且當第-邏輯單元進入混亂寫入狀態時，本資料寫入方法 更包括從屬於閒置區的實體單元之中提取第三實體單元， 並且將第-資料依序地寫入至第三實體單元中。本資料寫 ^法還包括接收屬於此些邏輯單元之中的第二邏輯單元 單元笛其:此第二邏輯單元映射屬於資料區的實體 資料寫入方法也包括判斷此 Ϊ進f 寫人狀態，並且當第二邏輯單 進入混m狀態時，本資料寫人方 次 料依序地寫入至第；r實體單开φ 、 一貝 對第-邏輯單元=資料寫入方法更包括 二r寫入結束標記，其中在第三實體單 疋接續於第 -邏輯，例中’上述之對第—邏輯單元盘第 的實體單元之中提取第_體單元驟2 ·從屬於閒置區 有效資料與苐一資料寫入至第四實體，第一實體單元中的 體單元之中提取第五實體單元 輯單元映射至第四實許里__并 貫體早兀中；將第一邏 第五竇《I*»。- 早70並且將苐二邏輯單元映M S兮 r以及抹除第—實體單元ϊϊ ΐ 且將第—貫體單元與第二實體 ，、第-只體早7L並 在本發明之-實施例中，：=f閒置區。 、之貝料寫入方法更包括 201214111 PSPD-2010-0017 35308twf.doc/n ^屬於此些邏輯單元之中的第三邏輯單元的第三資料， 三邏輯單元崎屬於㈣㈣實體料之中的第六 ，早元°上述資料寫人方法也包括判斷第三邏輯單元是 混亂寫人狀態’並且當第三邏輯單元進人混亂寫入 ’本^料寫人方法還包括將第三資料依序地寫入至 體單元中。本諸寫入方法也包括接收屬於此些 一早元之中的第四邏輯單元的第四資料，其中第四邏輯 •^元映射屬於該資料區的此些實體單元之中的第七實體單 :皆本資^寫人方法也包括判斷第四邏輯單元是否進入混 士狀態，並且當第四邏輯單元進入混亂寫入狀態時， 0資料寫人方法還包括將第四資料依序地寫人至第三實體 ’其中在第三實體單元中該第三資料與該第四資料 疋接續於該結束標記之後。 在本，明之一實施例中，上述之資料寫入方法更包 、對第_邏輯單元與第四邏輯單元執行資料合併程序； 、=在對第二邏輯單元與第四邏輯單元執行資料合併程序 在第三實體單元中寫人另—結束標記，其中在第三 :早元中此另一結束標記是接續於第三資料與第四資料 之後。 f本發明之一實施例中，上述之在第三實體單元中寫 t束標記的步驟包括：在第三實體單元的實體頁面的冗 餘位兀區中寫入上述結束標記。 本發明範例實施例提出一種記憶體控制器，用於管理 ¥揮發H讀體模組，纟巾此非揮發性記憶體模組具有多 201214111 PSPD-201〇-〇〇17 35308twf.d〇c/n =實體區塊。本記賴控㈣包括域介面 ==電路。主機介面用以驗主機系二= 心耦二fcl·以耦接至非揮發性記憶體模組。記憶體管理

^ ί Ϊ 機介面與此記憶體介面，1且帛_L 述資料寫入方法。 明^丁丄 模組與記憶體控制器，揮發性 模:具有多個實體區塊。記憶體控 =記憶體模組與此連接器，並且用以執行上述資:寫 體β 有f例實施例的資料寫入方法與記憶 裝置具有較長的使用壽命。隐體控制觸記憶體儲存 ㈣上述特徵和優點能更明顯易懂，下文特 舉貫把例，舰合所_式作詳細說明如_^ 文特 【實施方式】 一般而言，記憶體儲存裝置（亦稱， 包括非揮發性記憶體模纟且與押：存系統） 當卞情體儲在#番4 制盗（亦稱’控制電路）。通 “仏體儲存裝置疋與主機系統一起使用 可將貧料寫入至記憶體錯存裝 ^機糸、，先 取資料。 于展罝或從屺憶體儲存裝置中讀 圖1Α是根據本發明範例實施例緣示主機系統與記憶 201214111 FSF〇-2UiO-〇〇17 35308twf.doc/n 體儲存裝置。 請參照圖1A，主機系統1000 —般包括電腦與輸 入/輸出(input/output，I/O)裝置1106。電腦11〇〇包括微處 理器 1102、隨機存取記憶體(random access memory，RAM) Π04、系統匯流排1108與資料傳輸介面i11〇。輸入/輸出 装置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206 與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸 入/輸出裝置1106,輸入/輸出裝置11〇6可更包括其他裝置。 在本發明實施例中，記憶體儲存裝置1〇〇是透過資料 傳輸介面1110與主機系統1000的其他元件耦接。藉由微 處理器1102、隨機存取記憶體11〇4與輸入/輸出裝置11〇6 的運作可將資料寫入至記憶體儲存裝置1〇〇或從記憶體儲 存裝置100中續取資料。例如，記憶體儲存裝置可以 是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟 (Solid State Drive，SSD)1216等的非揮發性記憶體儲存裝 置。 一般而S，主機系統1〇〇〇可實質地為可儲存資料的任 意系統。雖然在本範例實施例中，主機系統聊是以電腦 系統來作說明，然而，在本發明另一範例實施例中主機系 統1000可以。是數位相機、攝影機、通信敦置、音訊播放器 或視訊播放器等系統。例如，在主機系統為數位相機(攝 機)ηιο時’非揮發性記憶體儲存裝置則為其所使用的沁

卡 1312 MMC 卡 1314、記憶棒(mem0ry stick)1316、CF 卡1318絲入式错存裝置132〇(如圖lc所示）。喪入式儲 201214111 PSPD-2010-0017 35308twf.doc/n 存裝置1320包括嵌入式多媒體卡（Embedded MMC， eMMC)。值得一提的是’嵌入式多媒體卡是直接耦接於主 機系統的基板上。 圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊 圖。 請參照圖2 ’記憶體儲存裝置1〇〇包括連接器1〇2、 記憶體控制器104與非揮發性記憶體模組1〇6。 在本範例實施例中’連接器1〇2為通用序列匯流排 (Universal Serial Bus，USB)連接器。然而，必須瞭解的是， 本發明不限於此，連接器102亦可以是電氣和電子工程師 協會(Institute of Electrical and Electronic Engineers，IEEE) 1394連接器、高速周邊零件連接介面（peripheral

Component Interconnect Express，PCI Express)連接器、序列 先進附件(Serial Advanced Technology Attachment，SATA)連 接器、安全數位(Secure Digital，SD)介面連接器、記憶棒 (Memory Stick，MS)介面連接器、多媒體儲存卡(MuW • Media Card, MMC)介面連接器、小型快閃(c〇mpact Fksh， CF)介面連接器、整合式驅動電子介面(Imegrated Devke Electronics，IDE)連接器或其他適合的連接器。 記憶體控制器104用以執行以硬體型式或勒體型式實 作的多個邏輯閘或控制指令，並且根據主機系統1〇〇〇的指 令在非揮發性§己憶體模組106中進行資料的寫入、讀取與 抹除等運作。在本範例實施例中，記憶體控制器1〇4用以 根據本發明範例實施例的資料寫入方法與記憶體管理方法 201214111 jO-0017 35308twf.doc/n 來管理非揮發性記憶體模組106。根據本發明範例實施例 的資料寫入方法與記憶體管理方法將於以下配合圖式作詳 細說明。 非揮發性記憶體模組106是耦接至記憶體控制器 104 ’並且用以儲存主機系統1000所寫入之資料。在本範 例實施例中，非揮發性記憶體模組106為可複寫式非揮發 性記憶體模組。例如，非揮發性記憶體模組106為多階記 憶胞(Multi Level Cell，MLC)NAND快閃記憶體模組。然 而，本發明不限於此，非揮發性記憶體模組1〇6亦可是單 階記憶胞(Single Level Cell, SLC)NAND快閃記憶體模 組、其他快閃記憶體模組或其他具有相同特性的記憶體模 組。 圖3是根據本發明範例實施例所繪示的記憶體控制器 的概要方塊圖。 π參照圖3，記憶體控制器1〇4包括記憶體管理電路 202、主機介面2〇4與記憶體介面2〇6。. 、記憶體管理電路202用以控制記憶體控制器104的整 體運作。具體來說，記憶體管理電路加具有多個控制指 令’並且在記憶贿存裝置卿運作時，此些控制指令會 據本細實關的資料寫人方法與記憶體管理 方法來官理非揮發性記憶體模組106。 9例實ί例中’記憶體管理電路2。2的控制指令 ^理'式來實作。例如，記鐘管理電路2G2具有微 处裔早疋(未緣示)與唯讀記憶體(未緣示），並且此些控制 201214111 PSPD-2〇l〇-〇〇17 353〇8twfd〇c/n ==:::=:理存裝置⑽ 據本發明範例實施例的資料寫入方:==根 ，本發明另一範例實施例中，記憶體管理電路加

Π令㈣碼型辆麵轉發性賴體模組 的’記憶體模財專用於存放系統資料 的系去^)中。此外，記憶體管理電路2〇2具有微處理器單 。未不〉、唯讀記憶體(未繪示〉及隨機存取記憶體(未给 是i此唯讀記憶體具有购碼段，纽當記憶體 ，制裔1G4被致麟，微處理器單元會先執行此驅動碼段 來將儲存於轉發性記紐触1%巾之控翻令載入至 記，體管理電路2〇2的隨機存取記憶體中。之後，微處理 器單元會運轉此些控制指令以執行本發明第_範例實施例 =資料寫入方法與記憶體管理方法。此外，在本發明另一 範例實施例中，記憶體管理電路2〇2的控制指令亦可以一 硬體型式來實作。 主機介面204是耦接至記憶體管理電路2〇2並且用以 接收與識別主機系統1〇〇〇所傳送的指令與資料。也就是 扰，主機系統丨000所傳送的指令與資料會透過主機介面 204來傳送至記憶體管理電路2〇2。在本範例實施例申，主 機介面204是對應連接器102為USB介面。然而，必須瞭 解的疋本發明不限於此，主機介面204亦可以是pata介

面、IEEE 1394 介面、pci Express 介面、SATA 介面、SD 介面、MS介面、MMC介面、CF介面、IDE介面或其他 201214111 PSFD-2U10-0〇17 35308twf.doc/n 適合的資料傳輸介面。 記憶體介面206是輕接至記憶體管理電路202並且用 以存取非揮發性記憶體模組106。也就是說，欲寫入至非 揮發性記憶體模組106的資料會經由記憶體介面206轉換 為非揮發性記憶體模組106所能接受的格式。 在本發明一範例實施例中’記憶體控制器1〇4還包括 緩衝記憶體252。缓衝記憶體252是耦接至記憶體管理電 路202並且用以暫存來自於主機系統1〇〇〇的資料與指令或 來自於非揮發性記憶體模組1〇6的資料。 在本發明一範例實施例中，記憶體控制器1〇4還包括 電源管理電路254。電源管理電路254是耦接至記憶體管 理電路202並且用以控制記憶體儲存裝置1〇〇的電源。 在本發明一範例實施例中，記憶體控制器1〇4還包括 錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦 接至圮憶體官理電路202並且用以執行錯誤檢查與校正程 序以確保資料的正確性。具體來說，當記憶體管理電路2〇2 從主機系統1000中接收到寫入指令時，錯誤檢查與校正電 路256會為對應此寫入指令的資料產生對應的錯誤檢查與 校正碼(Error Checking and Correcting Code，ECC Code)，並 立e憶體管理電路202會將對應此寫入指令的資料與對應 的錯誤檢查與校正碼寫入至非揮發性記憶體模組1〇6中。 之，’ t記憶體管理電路2〇2從非揮發性記憶體模組1〇6 中讀取資料時會同時讀取此資料對應的錯誤檢查與校正 瑪，並且錯誤檢查與校正電路256 t依據此錯誤檢查與校 201214111 PSPD-2010-0017 35308twf.doc/n 正碼對所讀取的資料執行錯誤檢查與校正程序e 圖4是根據本發明範例實施例所緣示的非揮發性記憶 體模組的概要方塊圖。 請參照圖4 ’非揮發性記憶體模組106包括第一記憶 體子模組410、第二記憶體子模組420、第三記憶體子模組 430與第四記憶體子模組440，其中第一記憶體子模組41〇 具有實體區塊410(0)〜410(R);第二記憶體子模組42〇具有 φ 實體區塊420(0)〜420(R);第三記憶體子模組43〇具有實體 區塊430(0)〜430(R);以及第四記憶體子模組440具有實體 區塊440(0)〜440(R)。例如’第一記憶體子模組41〇、第二 記憶體子模組420、第三記憶體子模組430與第四記憶體 子模組440是分別地透過獨立的資料匯流排耦接至記憶體 控制器104。然而’必須瞭解的是，在本發明另一範例實 施例中，第一記憶體子模組410、第二記憶體子模組42〇、 第三記憶體子模組430與第四記憶體子模組440亦可透過 1個資料匯流排或2個資料匯流排與記憶體控制器轉 鲁 接。第一記憶體子模組410、第二記憶碰子模組42〇、第三 記憶體子模組430與第四記憶體子模組440中的每一實體 區塊分別具有複數個實體頁面，其中屬於同一個實體區塊 之實體頁面可被獨立地寫入且被同時地抹除。例如，每一 只體£塊疋由128個貫體頁面所組成。然而，必須瞭解的 是，本發明不限於此，每一實體區塊是可由64個實體頁 面、256個實體頁面或其他任意個實體頁面所組成。 更詳細來说，貫體區塊為抹除之最小單位。亦即，每 3 15 201214111 PSPD-201〇-〇〇i7 35308twf.doc/n ^體區塊含有最小數目之—併被抹除之記憶胞。實體頁 為程式化的最小單位，，實體頁面為寫人資料的最小 ^位。然而’必須瞭解的是，在本發明p範例實施例中， 寫入資料的最小單位亦可以是扇區(Sect〇r)或其他大小。每 實體頁面通常包括資料位元區D與冗餘位元區R。資料 位70區D用以儲存使用者的資料，而冗餘位元區R用以儲 存系統的資料（例如，錯誤檢查與校正碼）。 此外，第一記憶體子模組410、第二記憶體子模組 420、第二記憶體子模組43〇與第四記憶體子模組44〇的實 體區塊通常也可被分組為數個區域(z〇ne)，以每一獨立的 區域來管理實體區塊41〇(〇)〜41〇_(R)、實體區塊 420(0)〜420(R) '實體區塊43〇⑼〜43〇⑻與實體區塊 440(0)〜440(R)可增加操作執行的平行程度且簡化管理的 複雜度。 值得一提的是’雖然本發明範例實施例是以包括4個 記憶體子模組的非揮發性記憶體模組1〇6為例來描述，但 本發明不限於此。 在本範例實施例令’記憶體控制器1〇4的記憶體管理 電路202會將實體區塊410(0)〜41〇_(R)、實體區塊 420(0)〜420(R)、實體區塊430(0)〜430(R)與實體區塊 440(0)〜44〇(R)分組為實體單元310(0)-310(R)，並且以每一 實體單元為單位來管理非揮發性記憶體模組106。也就是 說’倘若每一個實體區塊具有128個實體頁面時，每一實 體單元會包括512個實體頁面，並且記憶體管理電路202 16 201214111 PSPD-2010-0017 35308twf.doc/n 會以512個實體頁面為早位來管理非揮發性記憶體模組 106。 圖5與圖6是根據本發明範例實施例所繪示的管理實 體單元的示意圖。 β月參照圖5 ’記憶體控制斋1 〇4的記憶體管理電路202 會將實體單元310(0)〜310(R)邏輯地分組為資料區5〇2、閒 置區504、系統區506與取代區508。

邏輯上屬於資料區502與閒置區504的實體單元是用 以儲存來自於主機系統1000的資料。具體來說，資料區 502是已儲存資料的實體單元，而閒置區5〇4的實體單元 是用以替換資料區502的實體單元。因此，閒置區5〇4的 實體單it為空或可使用的實料元，即無記錄資料或標記 為已沒用的無效資料。也就是說，在閒置區5〇4中的實體 單元已被執行抹除運作，或者當閒置區5〇4 _的實 被提取用_存資料之麟提取之實料元會被執行抹除 運作。因此，閒置區504的實體單元為可被使用的實體單 元0 邏輯上屬於系統區506的實體單元是用以記錄系統資 料八中此系統資料包括關於非揮發性記憶體模組的製造 商與型號、非揮發性記憶體模組的實體區塊數、每一實禮 區塊的實體頁面數等。 _邏輯上屬於取代區’ μ實體單元是#代實體單 二非揮發性&己憶體模、组106於出廠時會預留4〇/〇 、貫紅單元作為更換使用。也就是說，當資料區观、間 17 201214111 PSPD-2010-0017 35308twf.doc/n ί ?。=2„實體單元損毁時，預留於取代 £ 508中的實體早疋疋用以取代損壞的實體 偏若取代區5〇8令仍存有正常之實體單元且發生實體單元 損毀時’記憶體管理電路202會從取代㈣8令提取正常 的實體早7C來更換損毁的實體單元。偏若取代區5〇8中I 正常之實體單元且發生實體單元損毁時，則記憶體管理電、 路202會將整個記憶體儲存裝置1〇〇宣告為寫入保護㈣e protect)狀態，而無法再寫入資料。 ,特別是，資料區502、間置區504、系統區5〇6與取 代區508之實體單元的數量會依據不同的記憶體規格而有 所不同。此外，必須瞭解的是，在記憶體儲存裝置1〇〇的 運作中，實體單元關聯至資料區5〇2、間置區5〇4、系統區 506與取代區508的分組關係會動態地變動。例如'，'當閒 置區504中的實體單元損壞而被取代區的實體單元取代 時，則原本取代區508的實體單元會被關聯至閒置區5〇4。 請參照圖6，如上所述，資料區5〇2與閒置區5〇4的 實體草元是以輪替方式來儲存主機系統10〇〇所寫入之資 料。在本範例實施例中，記憶體管理電路2〇2會配置邏輯 單元510(0)〜510(H)以映射以上述輪替方式來儲存資料之 實體單元’並且將邏輯單元51〇(0)〜510(H)映射至主機系統 1000所存取的邏輯存取位址，以利主機系統1〇〇〇來存取 資料。 例如’記憶體管理電路202會初始地將邏輯單元 510(0)〜510(H)映射至資料區502的實體單元。具體來說， 18 201214111 F^U-2010-0017 35308twf.doc/n 當記憶體儲存裝置100被完成製造時，邏輯單元 510(0)〜510(H)分別地映射至資料區5〇2的實體單元 310(0)〜310(D)。也就是說，一個邏輯單元會映射資料區jo] 中的一個實體單元。在此，記憶體管理電路2〇2會建立邏 輯早元-實體早元映射表(l〇gical unit_phySicai unit mapp^ table)，以記錄邏輯單元與實體單元之間的映射關係。也就 是說，記憶體管理電路202會將主機系統1〇〇〇欲存取的邏 輯存取位址轉換成對應之邏輯單元，由此透過邏輯單元_ 實體單元映射表於實體位址中存取資料。 圖7〜圖9是根據本發明範例實施例所繪示的以一般 寫入模式寫入資料至非揮發性記憶體模組的範例。 請同，參照圖7〜圖9，例如，在邏輯單元51〇(〇)是映 射至實體單元310(0)的映射狀態下，當記憶體控制器1〇4 從^系統1GGG中接收到寫人指令而欲寫人資料至屬於 邏輯單元51〇(〇)的邏輯存取位址時，記憶體管理電路202 會依據邏輯單元-實體單元映射表識別邏輯單元51〇⑼目 • f是映射至實體單元·⑼並且從閒置區5〇4中提取實體 單兀31〇(D+1)作為替換實體單元來輪替實體單元310(0” 錢，當記憶體管理電路2〇2將新資料寫入至實體單元 3一_+1)的同時’記憶體管理電路2〇2不會立刻將實體單 兀二，中的所有有效資料搬移至實體單元观㈣）而抹 ί貫，單元⑽⑼具體來說’記憶體管理電路202會將 貝元3⑴⑼中欲寫入貫體頁面之前的有效資料(即，實 體單7G 310(0)的第〇實體頁面與第i實體頁面中的資料）

19 201214111 FSi*L)-2U10-0017 35308twf.doc/n 複製至實體單元3HKD+1)的第0實體頁面與第i實體頁面 中（如圖7所示)，並且將新資料寫入至實體單元31〇(D+1) 的第2實體頁面與第3實體頁面中(如圖8所示）。此時， 記憶體管理電路202即完成寫入的運作。因為實體單元 310(0)中的有效資料有可能在下個操作(例如，寫入指令) 中變成無效，因此立刻將實體單元310(0)中的有效資料搬 移至實體單元310(D+1)可能會造成無謂的搬移。此外，資 料必須依序地寫入至實體單元内的實體頁面，因此，記憶 體管理電路202僅會先搬移欲寫入實體頁面之前的有效^ 料。 在本範例實施例中，暫時地維持此等母子暫態關係 (即，實體單元310(0)與實體單元310(D+1))的運作稱為開 啟(open)母子單元，並且原實體單元稱為母實體單元而替 換實體單元稱為子實體單元。 之後’當需要將實體單元310(0)與實體單元3 的内容合併(merge)時，記憶體管理電路2〇2才會將實體單 元310(0)與實體單元31〇(D+1)的資料整併至一個實體單 元，由此提升實體單元的使用效率。在此，合併母子單元 的運作稱為資料合併程序或關閉(close)母子單元。例如， 如圖9所示，當進行關閉母子單元時，記憶體管理電路2〇2 會將實體單元310(0)中剩餘的有效資料（即，實體單元 310(0)的第4實體頁面〜第(K)實體頁面中的資料)複製至 替換實體單元3UKD+1)的第4實體頁面〜第(]^實體頁面 中，然後將實體單元310(0)抹除並關聯至閒置區5〇4，同 20 201214111 F^L)-2〇 10-0017 35308twf.doc/n 時，將實體單元310(D+1)關聯至資料區5〇2。也就是說， 記憶體管理電路202會在邏輯單元_實體單元映射表中將 邏輯單元510(0)重新映射至實體單元31〇(〇+1卜此外，在 士範例實施例中，記憶體管理電路2〇2會建立閒置區實體 單元表(未繪示）來記錄目前被關聯至閒置區的實體單元。 值得-提的是，閒置區5G4中實體單元的數目是有限的， 基此，在記憶體儲存裝置1〇〇運作期間，開啟之母子單元 的組數亦會受到關。因此’當記紐儲存裝置刚接收 到來自於主機系,统麵的寫入指令時，絲已開啟母子單 疋的組數達到上限時，記憶體管理電路2G2需關閉至少一 ，目刖㈣啟之母子單元(即，執行關母子單元運作)以 執行此寫入指令。在此，圖7〜 -般寫入模式。 ❹所-的寫入運作稱為 在本範例實施财，記憶體控制器1G4的記憶體管理 包路202除了執行上述之—般寫入模式之外，更用以執行 魏寫入模式(Random Writing M〇de)來寫入資料。 具體，，由於非揮發性記憶體模組的程式化規範要 個實體區塊的起始實體頁面開始寫入至最後一 為且在細i元僅能程式一次(即由僅能τ變 後〜下’一旦實體區塊的實體頁面被寫入資料 實體寫入的資料就必須從閒置區504中提取- 所示的步驟。因此，當實體區 1 21 201214111 raru-zuio-oon 35308tw£d〇c/n 示之第0實體頁面與第i實體頁面中的資料)時，則所搬移 的舊資料就必須再搬移-次。特別是，在記憶體儲存裝置 100作為主機系統1〇〇〇的系統硬碟(即，安裝作業系統的 硬碟)時，主機系統1000會於相同邏輯存取^址丄存取少 量的資料。例如，主機系統1000會頻繁地更改檔案配置表 (File Allocation Table, FAT)。此時，記憶體管理電路 2〇2 均將此邏輯早元視為進入混乱寫入狀態，並且以混鼠寫入 模式來將此邏輯單元的資料寫入至非揮發性記憶體模組 106中。例如，當以混i寫入模式來寫入資料時，記愧體 管理電路202會從閒置區504中提取一個實體單元作^混 亂實體單元並直接從所提取之實體單元的起始實體頁面開 始寫入新資料而不進行圖7所示的動作(即，複製有效資料 =動作）。並且，當混亂寫入狀態結束後再從閒置區5〇4中 ，取另一實體單元來進行資料合併程序，以將對應此邏輯 單元的所有有效資料整理至所提取的實體單元中。 特別是，在本範例實施例中，記憶體管理電路2〇2會 將進入處IL寫入狀態之一個或多個邏輯單元的資料寫入至 同二個混亂實體單元中。例如，在本範例實施例中，記憶 ，管理電路202會將進入混亂寫入狀態之2個邏輯單元的 資料寫入至同一個混亂實體單元中。 圖10A〜10B是根據本發明範例實施例所繪示的以混 亂寫入模式寫入資料的範例示意圖，其繪示以混亂寫入模 式將來自於主機系統1〇〇〇之屬於第一邏輯單元(即，邏輯 單το M〇(〇))的資料(亦稱為第一資料)與屬於第二邏輯單元 22 201214111 PSPD-201 〇-〇〇 17 35308twf.doc/n (即，邏輯單元510(句)的資料(亦稱為第二資料)寫入至混亂 實體單元的範例，其中假設邏輯單元510(0)是映射至第一 實體單元(即，實體單元310(0))並且邏輯單元51〇(4)是映 射至第二實體單元(即，實體單元3100》。 ' 請參照圖10A，當欲以混亂寫入模式寫入屬於邏輯單 元510(0)的第3個邏輯頁面的資料(即，更新實體單元310(0) 的第3個實體頁面）時’記憶體管理電路202會從閒置區 504中提取第三實體單元(即，實體單元3i〇(D+1))作為混 亂實體單元’並且將此資料寫入至實體單元3i〇(d+i)的第 〇個實體頁面中。 之後，當欲以混亂寫入模式來寫入屬於邏輯單元 510(4)的第2個邏輯頁面的資料(即，更新實體單元310(4) 的第2個實體頁面）時’記憶體管理電路202會將屬於邏輯 單元510(4)的第2個邏輯頁面的資料寫入胃至實體單元 310(D+1)的第1個實體頁面中。 請參照圖10B，在圖10A所示的狀離 舍寫入屬 • 於邏輯單元510(0)的第2個邏輯頁面的^料(即=更新實體 單元310(0)的第2個實體頁面）時，記憶體管理電路2〇2會 將屬於邏輯單元510(0)的第2個邏輯頁面的資料寫入至實 體單元310(D+1)的第2個實體頁面中^類似地，之後，當 欲寫入屬於邏輯單元510(4)的第1個邏輯頁面的資料(即， 更新實體單元310(4)的第1個實體頁面）時，記憶體管理電 路202會將屬於邏輯單元510(4)的第1個邏輯頁面的資料 寫入至實體單元310(D+1)的第3個實體頁面中。 3 23 201214111 rar〇^vx0-00l7 35308twf.doc/n 基於上述’如圖i〇A與圖10B所示，在混亂寫入 中’資料不會如圖7〜圖9所示依據對應的實體頁面來 入，因此，可省去搬移資料的時間，提高存取速度。·· 值得一提的是，閒置區504中實體單元的數^ 的，因此，在記憶體儲存裝置100運作期間，能 （ 亂實體單元的實體單元的數目亦會受到限制。例如，冬已 用作為混亂實體單元的實體單元的數目大於預設門檻二並 且需要從閒置區504 t提取-個實體單元作為下一^ 指令所對應之邏輯單元的混亂實體單元時，記憶體控制器 會執行資料合併程序，來整理有效資料，由此將皆儲 存無效資料的實體單元關聯至閒置區504。或者，當混亂 寫入模式結束時，記憶體控制器1〇4亦會執行資料合併程 序’來整理有效資料，由此將皆儲存無效資料的實體元 關聯至閒置區504。 圖1〇C是根據本發明範例實施例所繪示的對以混亂 寫入模式所寫入的資料執行資料合併程序的範例示意圖， 其繪示對邏輯單元510(0)與邏輯單元510(4)執行資料合併 程序的範例。 請參照圖10C，記憶體管理電路202會從閒置區5〇4 ^提取第四實體單元(即，實體單元310(D+2))與第五實體 單元（即，實體單元310(D+3))。並且，記憶體管理電路2〇2 會將實體單元310(0)與實體單元310(D+1)中屬於邏輯單元 510(0)的有效資料搬移至實體單元31〇(D+2)並且在邏輯單 元-實體單元映射表中將邏輯單元510(0)映射至（或稱關聯 24 201214111 咖1>2〇 10*0017 35308twf.doc/n 至)實體單元310(D+2)。此外，記憶體管理電路2〇2會將 實體單元310(4)與實體單元31〇(D+l)中屬於邏輯單元 510(4)的有效資料搬移至實體單元31〇(D+3)並且在邏輯單 元-實體單元映射表中將邏輯單元510(4)映射至(或稱關聯 至)實體單元310(D+3)。 特別是，在本範例實施例中，記憶體管理電路2〇2會 在混亂實體單元310(D+1)中寫入結束標記ΕΜ〇例如，結 φ 束標記會被記錄在已使用過之實體頁面的下一個實體頁面 巧冗餘位元區中（如圖10C所示）。也就是說，在混亂實體 單元310(D+1)中，結束標記ΕΜ會接續於屬於邏輯單元 51〇(〇)與邏輯單元510(4)的資料之後被記錄，以表示在結 束才示§己EM之前的資料已被執行過資料合併程序。基此， 倘若之後有邏輯單元進入混亂寫入狀態而需以混亂^入模 式來寫入資料時，結束標記EM以下的儲存空間會再被用 來寫入此資料，以有效地使用實體單元。在本範例實施例 中，結束標記EM可以是任何文字或任何字元。 • 具體來說，如上所述，在混亂寫入模式中所寫入的資 料-般為少量的資料，因此，混亂實體單元3華+1)中仍 有其他儲存空間未被使用。若繼續使用混亂實體單元中未 被寫入資料的空間’直到混|L實體單元的所有空間皆被使 用，再對此混爾L實體單元執行抹除運作，將可大幅減少實 體早兀的抹除次數，延長記憶體儲存裝置1〇〇的壽命。 圖11是根據本發明另一範例實施例崎示的以混亂 寫入模式寫入資料的範例示意圖，其係繪示在圖10C所示 [S] 25 201214111 r^sru-zv 10-0017 35308twf.doc/n 的狀態下以混亂寫入模式將來自於主機系統1〇〇〇之屬於 第三邏輯單元(即’邏輯單元观6))的資料(亦稱為第三資 料)與屬於第四邏輯單元(即，邏輯單元510(2))的資料(亦稱 為第四資料)寫入至混亂實體單元的範例，其中假設邏輯單 元51〇(6)是映射至第六實體單元(即，實體單元310(6))並 且邏輯單兀510(2)是映射至第七實體單元（即，實體單元 310(2))。 請參照圖11，當欲以混亂寫入模式寫入屬於邏輯單元 510⑹的第1個邏輯頁面的資料(即，更新實體單元31〇⑹ 的第1個實體頁面）時，記憶體管理電路202會將屬於邏輯 單元510(6)的第1個邏輯頁面的資料寫入至實體單元 310(D+1)的第5個實體頁面中。類似地，之後，當欲寫入 屬於邏輯單元510(2)的第〇個邏輯頁面的資料(即，更新實 體單το 310(2)的第〇個實體頁面）時，記憶體管理電路2〇2 會將屬於邏輯單το 510(2)的第〇個邏輯頁面的資料寫入至 實體單元310(D+1)的第6個實體頁面中。 類似地，倘若記憶體管理電路2〇2對邏輯單元51〇(6) 與邏輯單元510(2)執行資料合併程序之後，另一個結束標 記EM會接續於屬於邏輯單元51〇(6)與邏輯單元51〇(2)的 資料之後被記錄在混亂實體單元31〇(1)+1)中（如圖12所 不）’以表示在結束標記EM之前的資料已被執行過資料合 併程序。 。。一值得一提的是，倘若在記憶體儲存裝置1〇〇中有邏輯 單元疋進入混亂寫入狀態並且發生不正常的斷電時，記憶 26 201214111 PSPD-2010-0017 35308twf.doc/n 體控制器104的記憶體管理電路搬會根據混亂實體單元 中的結束標記來朗哪㈣料已完成㈣合併程序。例 如’記憶體管理電路202會從混亂實體單元的最後一個實 體頁面開始向前搜尋結束標記，並且識別記錄在所搜尋到 之第-舰束標記之後的㈣絲完翁料合併程序的資 料。

圖〗3是根據本發明範例實施例所繪示的資料方 法的流程圖。 " ，請參照圖13，在步驟S13G1中，記憶體控制器1〇4 會從主機祕1GGG接收g人齡以及對_ 址與資料。 然後，在步驟S1303 +，記憶體控制器1〇4會判斷對 應此邏輯存取錄的邏輯單元是否進人魏寫入狀態。 倘若對應此邏輯存取位址的邏輯單元未進入^亂寫 入狀態時’則在步驟S1305中，記憶體控制器1〇4會以一 般寫入模式將資料寫人至㈣之實料元的實體頁面中。 以-般寫人模式寫人科的方式已配合圖7〜圖9福述如 上’在此不重複描述。 △倘若對應此邏輯存取位址的邏輯單元進入混亂寫入 狀態時’則在步驟S1307 +，記憶體控制器⑽會判斷是 否存有已被設定對應此邏輯單元的混亂實體單元。 倘若存有已被設定對應此邏輯單元的混亂實體單元 時，、财㈣S1309 +，記憶體控制g 1〇4會以混亂寫入 模式將資料依序地寫入至對應的混亂實體單元中。 27 201214111 ^^"υι〇-°017 35308twf.d〇c/n 一倘若未存有已被設定對應此邏輯單元的混亂實體單 ，時，則在步驟S1311中，記憶體控制器1〇4會判斷是否 可將目則之混亂實體單元的其中之一設定給此邏輯單元。 例如，在本範例實施例中，記憶體控制器104會使用一個 =亂：體單元來儲存對應2個邏輯單元的資料。因此，倘 右目則之混亂實體單元之中有任一個混亂實體單元僅儲存 f應1個邏輯單元的資科時，則此混亂實體單元就可同時 設定給另一個邏輯單元。 倘若在步驟S1311令判斷可將目前之混亂實體單元的 其中之一設定給此邏輯單元，則在步驟S1313中，記憶體 控制器104會將λ中一個混亂實體單元設定給此邏輯單元 並且將資料依序地寫入至所設定之混亂實體單元中。 倘若在步驟S1311 +判斷無法將目前之混亂實體單元 的任何一個設定給此邏輯單元時，則在步驟s1315中，記 憶體控制器104會判斷所使用的混亂實體單元的數目是否 已達到預設門檻值。 倘若所使用的混胤實體旱元的數目已達到預設門檻 值時，則在步驟S1317中，記憶體控制器1〇4會選擇其中 一個已使用之混亂實體單元執行資料合併程序並且在所選 擇的混亂實體單元中加入結束標記。執行資料合併程序與 加入結束標記的方式已配合圖1〇c描述如上，在此不重複 描述。 之後，在步驟S1319，將所選擇的混亂實體單元設定 給此邏輯單i ’並且將資料依序土也寫入至所設定的混亂實 28 201214111 PSPD-2010-0017 35308twf.doc/n 體單元中。 倘若所使㈣魏實體單元的數目未達咖設門播 則在步驟81321中記憶體控制器1〇4會從間置區5〇4 中提取一個實體單元作為對應此邏輯單元的混亂實體單 元，並且將資料依序地寫入至所設定的混亂實體單元中。

、综上所述，本發明範例實施例的資料寫入方法及使此 ^的記賴控彻與記龍儲存裝置能夠有效地利用混 亂只體單元的儲存空間，減少實體單元的抹除次數，延長 非揮發性記憶體模組的壽命。 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者， ^發明之精神和範#可作些許之更動與潤飾，故本 發明之保護麵當視後社巾請糊範_界定者為準。 【圖式簡單說明】 憔體】二t S根據本發明範例實施例續'示的主機系統與記 圖1B疋根據本發明範例實施例所繪示的電腦、輸入/ ]出裝置與記憶體儲存裝置的示意圖。 > &圖ic疋根據本發明另一範例實施例所綠示的主機系 統與記憶體儲存裝置的示意圖。 /、 圖。圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊 固3疋根據本發明範例實施例所繪示的記憶體控制器 [S] 29 201214111 rarwui〇-°〇17 35308twf.doc/n 的概要方塊圖。 圖4是根據本發明一範例實施例所繪示的非揮發性記 憶體模組的概要方塊圖。 圖5與圖6是根據本發明範例實施例所繪示的管理實 體早元的不意圖。 圖7〜圖9是根據本發明範例實施例所繪示的以一般 寫入模式寫入資料至非揮發性記憶體模組的範例。

圖10A〜10B是根據本發明範例實施例所繪示的以混 亂寫入模式寫入資料的範例示意圖。 圖10C是根據本發明範例實施例所繪示的對以混亂 寫入模式所寫入的資料執行資料合併程序的範例示意=。 圖11是根據本發明另一範例實施例所繪示的以混亂 寫入模式寫入資料的範例示意圖。 體二 12範=:發明另一範例實施例所繪示_實 圖13 法的流程圖 是根據本發明範例實施例所續示的資料寫入方

【主要元件符號說明】 1000 主機系統 1100 電腦 1102 微處理器 1104 隨機存取記憶體 30 201214111 mo>2010-0017 35308twf.doc/n 1106 :輸入/輸出裝置 1108 :系統匯流排 1110 :資料傳輸介面 1202 :滑鼠 1204 :鍵盤 1206 :顯示器 1208 :印表機 1212 :隨身碟 1214 :記憶卡 1216 :固態硬碟 1310 :數位相機 1312 : SD 卡 1314 : MMC 卡 1316 :記憶棒 1318 ·· CF 卡 1320 :嵌入式儲存裝置 100:記憶體儲存裝置 102 :連接器 104 :記憶體控制器 106 :非揮發性記憶體模組 202 :記憶體管理電路 204 :主機介面 206 :記憶體介面 252 :缓衝記憶體 201214111 r or 0-0017 35308twf.doc/n 254 :電源管理電路 256 :錯誤檢查與校正電路 410 :第一記憶體子模組 420 :第二記憶體子模組 430 :第三記憶體子模組 440:第四記憶體子模組 410(0)〜410(R)、420(0)〜420(R)、430(0)〜430(R)、 440(0)〜440(R):實體區塊 D ·資料位70區 R:冗餘位元區 310(0)〜310(R):實體單元 502:資料區 504 :閒置區 506 :系統區 508 :取代區 510(0)〜510(H):邏輯單元 S13(H、S1303、S1305、S1307、S1309、S1311、S1313、 S1315、S1317、S1319、S1321 :資料寫入的步驟

Claims (1)

1. 201214111 FSFIKiO10-0017 35308twf.doc/n 七、申請專利範園： 1. 一種資料寫入方法，用於寫入資料至多個實體區 塊，該資料寫入方法包括： 將該些實體區塊分組為多個實體單元； 將該些實體單元至少分組為一資料區與一閒置區； 配置多個邏輯單元以映射屬於該資料區的實體單元； 從屬於該閒置區的實體單元之中提取一實體單元； 將屬於該些邏輯單元之中的至少一邏輯單元的至少 一資料寫入至所提取的該實體單元中；以及 在所提取的該實體單元中寫入一結束標記，其中在所 提取的該實體單元中該結束標記是接續於屬於該至少一邏 輯單元的該至少一資料之後。 2. 如申請專利範圍第1項所述之資料寫入方法，更包 括： 將屬於該些邏輯單元之中的至少一其他邏輯單元的 至少一資料寫入至所提取的該實體單元中，其中該至少一 其他邏輯單元的該至少一資料是接續於該結束標記之後。 3. 如申請專利範圍第1項所述之資料寫入方法，更包 括： 在所提取的該實體單元中寫入該結束標記之前執行 一資料合併程序。 4. 如申請專利範圍第1項所述之資料寫入方法，其中 每一該些實體單元具有多個實體頁面並且每一該些實體頁 面具有一資料位元區與一冗餘位元區， 1 33 201214111 r or i^-^ui0-0017 35308twf. doc/n 驟包ί中在所提取的該實體單元中寫人該結束標記的步 在所提取的該實體單元的該些實體f面中的 頁面的該冗餘位元區中寫入該結束標記。 5. -種資料寫人方法’用於寫人資料至多個實體區 塊’該資料寫入方法包括： 將該些實體區塊分絚為多個實體單元； 將該些實體單元至少分組為一資料區與一閒置區； 配置多個邏輯單元以映射屬於該資料區的實體單元； 接收屬於該些邏輯單元之中的一第一邏輯單元的一 第一資料，其中該第一邏輯單元映射屬於該資料區的該些 實體單元之中的一第一實體單元； 判斷該第一邏輯單元是否進入一混亂寫入狀態； 當該第一邏輯單元進入該混亂寫入狀態時，從屬於該 閒置區的實體單元之中提取一第三實體單元，並且將該第 一資料依序地寫入至該第三實體單元中； 接收屬於該些邏輯單元之中的一第二邏輯單无的一 第二資料，其中該第二邏輯單元映射屬於該資料區的該些 實體單元之中的一第二實體單元； 判斷該第二邏輯單元是否進入該混亂寫入狀態； 當該第二邏輯單元進入該混亂寫入狀態時，將該第二 資料依序地寫入至該第三實體單元中； 對該第一邏輯單元與該第二邏輯單元執行一資料合 併程序；以及 34 201214111 hbFU-iO 10-0017 35308twf.doc/n 在對該第一邏輯單元與該第二邏輯單元執行該資料 合併程序之後，在該第三實體單元中寫入一結束標記，其 中在該第三實體單元中該結束標記是接續於該第一資料與 該第二資料之後。 6. 如申請專利範圍第5項所述之資料寫入方法，其中 對該第一邏輯單元與該第二邏輯單元執行該資料合併程序 的步驟包括： 從屬於該閒置區的該些實體單元之中提取一第四實 體單元； 將該第一實體單元中的有效資料與該第一資料寫入 至該第四實體單元中； 從屬於該閒置區的該些實體單元之中提取一第五實 體單元； 將該第二實體單元中的有效資料與該第二資料寫入 至該第五實體單元中； 將該第一邏輯單元映射至該第四實體單元並且將該 第二邏輯單元映射至該第五實體單元；以及- 抹除該第一實體單元與該第二實體單元，並且將該第 一實體單元與該第二實體單元關聯至該閒置區。 7. 如申請專利範圍第5項所述之資料寫入方法，更包 括： 接收屬於該些邏輯單元之中的一第三邏輯單元的一 第三資料，其中該第三邏輯單元映射屬於該資料區的該些 實體單元之中的一第六實體單元； 35 201214111 PSFD-20IU-0017 35308tw£doc/n 判斷該第三邏輯單元是否進入該混亂寫入狀態； 當該第三邏輯單元進入該混亂寫入狀態時，將該第三 資料依序地寫入至該第三實體單元中； 接收屬於該些邏輯單元之中的一第四邏輯單元的一 第四資料，其中該第四邏輯單元映射屬於該資料區的該些 實體單元之中的一第七實體單元；

   判斷該第四邏輯單元是否進入該混亂寫入狀態；以及 當該第四邏輯單元進入該混亂寫入狀態時，將該第四 資料依序地寫入至該第三實體單元中， 其中在該第三實體單元中該第三資料與該第四資料 是接續於該結束標記之後。 8·如申請專利範圍第7項所述之資料寫人方法，更包 括： 對該第三邏輯單元與該第 避輯早元執行該資料 併程序；以及

   在對該第二邏輯單元與該第四邏輯 合併程序之後’在該.第三實體單元中寫入一 §己’其中在該第三實鮮元中該另_結 第三資料與該第四資料之後。 探於 —9.如f請專利範圍第7項所述之資料寫人方法，並 母一該些實體早7C具有多個實體頁面並且每—該 面具有一資料位元區與一冗餘位元區， ^一 其巾在該帛三實料元中寫人該結料記的步驟 枯· 36 201214111 PSPD-2010-0017 35308twf.doc/a 在該第二實體單元的該些實體頁面之 面的該冗餘位元區中寫入該結束標記。 胃 握έ 控制器，用於管理—非揮發性記憶體 模.，·且’其巾該非揮發性記龍触具有多 記憶體控制器包括： 一主機介面，用以耦接至一主機系統； 以及 記憶體介面’心_錢非揮發性記憶體模組； 面 -記憶體管理電路，输至該錢介面與該記憶體介 其中該§己憶體官理電路用以將該些實體區塊分組為 多個實體單元’將該些實體單元至少分組為—資料區與一 聞置區，並且配置多個邏輯單元以映射屬於該資料區的實 體單元， 其中該記憶體管理電路更用以從屬於該閒 置區的實 體單元之中提取一實體單元，將屬於該些邏輯單元之中的 至少一邏輯單元的至少一資料寫入至所提取的該實體單元 中，並且在所提取的該實體單元中寫入一結束標記， 其中在所提取的該實體單元中該結束標記是接續於 屬於該至少一邏輯單元的該至少一資料。 H. —種記憶體控制器，用於管理一非揮發性記憶體 杈組，其中該非揮發性記憶體模組具有多個實體區塊，該 記憶體控制器包括·· 一主機介面，用以耦接至一主機系統； 37 201214111 PSF1>2U10-0017 35308twf.doc/n 一記憶體介面，用以耦接至該非揮發性記憶體模組； 以及 一記憶體管理電路，耦接至該主機介面與該記憶體介 面， 其中該記憶體管理電路用以將該些實體區塊分組為 多個實體單元；將該些實體單元至少分組為一資料區與一 閒置區並且配置多個邏輯單元以映射屬於該資料區的實體 單元， 其中該記憶體管理電路更用以接收屬於該些邏輯單 元之中的一第一邏輯旱元的一第一資料，其中該第一邏輯 單元映射屬於該資料區的該些實體單元之中的一第一實體 單元； 其中該記憶體管理電路更用以判斷該第一邏輯單元 是否進入一混亂寫入狀懇， 其中該記憶體管理電路更用以在該第一邏輯單元進 入該混亂寫入狀態時，從屬於該閒置區的實體罝分夕伞裎 取一第三實體單元，並且將該第一資料依序地寫入至該第 三實體單元中， 其中該記憶體管理電路更用以接枚屬於該些邏輯單 元之中的一第二邏輯單元的一第二資料，其中該第二邏輯 單元映射屬於該資料區的該些實體單元之中的一第二實體 單元， 其中該記憶體管理電路更用以判斷該第二邏輯單元 是否進入該混亂寫入狀態’ 38 201214111 PSPD-2010-0017 35308twf.doc/n 其中該記憶體官理電路更用以在該第二邏輯單元進 入該混亂寫入狀態時，將該第二資料依序地寫入至該第三 實體單元中， 其中該記憶體管理電路更用以對該第一邏輯單元與 該第二邏輯單元執行一資料合併程序，以及在對該第一 輯單^與該第二邏輯單元執行該㈣合併程序之後，該記 憶體管理電路更用以在該第三實體單元中寫人—結束標 記， 其中在該第三實體單元中該結 -資料與該第二資料之後。 疋丧只㈣笫 中在範圍第U項所述之記憶體控制器，其 合^程;==第二邏輯單元所執行的該資料 口货綺T a錢體言理電路用以 些實體單元之巾提取1I㈣卿置£的該 中的有效資料財Μ ^實體 將該第—實體單元 Y㈣政育科興该第-貧料寫入至該第四 屬於該閒置區的該些實體單元之五 : 將該第二實體單元中的有 f五員體早兀， 五實體單元中’將該第—邏貝輯、，料寫入至該第 元，將竽第-玀-邏輯早70映射至該第四實體單 兀將该第一邏輯早疋映射至該第 -實體單元與該第二實體單元，並且將 該第二實體單元關聯至朗置區。帛》體早疋與 13·如巾請專·圍第u 其中該記«㈣電路U 元之中的-第三邏輯單元的_第三資料 ] 39 201214111 Fb^D-zuiO-OOn 35308twf.doc/n 單元映射屬於該資料區的該些實體單元之中的一第六實體 單元， 其中該記憶體管理電路更用以判斷該第三邏輯單元 是否進入該混亂寫入狀態’ 其中該記憶體管理電路更用以在該第三邏輯單元進 入該混亂寫入狀態時，將該第三資料依序地寫入至該第三 實體單元中， 其中該記憶體管理電路更用以接收屬於該些邏輯單 元之中的一第四邏輯單元的一第四資料，其中該第四邏輯 單元映射屬於該資料區的該些實體早元之中的一第七實體 ττβ — 早70， 其中該記憶體管理電路更用以判斷該第四邏輯單元 是否進入該混亂寫入狀態’ 其中該記憶體管理電路更用以在該第四邏輯單元進 入該混亂寫入狀態時’將該第四資料依序地寫入至該第三 實體單元中’ 其中在該第三實體單元中該第三資料與該第四資料 是接續於該結束標記之後。 14.如申請專利範圍第11項所述之記憶體控制器， 其中該記憶體官理電路更用以對該第三邏輯單元與 該第四邏輯單元執行該資料合併程序， 其中在對該第二邏輯單元與該第四邏輯單元執行該 資料合併程序之後，該記憶體管理電路更用以在該第三^ 體單元中寫入一另一結東標記， 201214111 PSPD-2010-0017 35308twf.doc/n 其中在該第三實體單元中該另一結束標記是接續於 該第三資料與該第四資料之後。 15. 如申請專利範圍第11項所述之記憶體控制器，其 中每一該些實體單元具有多個實體頁面並且每一該些實體 頁面具有一資料位元區與一冗餘位元區， 其中該記憶體管理電路更用以在該第三實體單元的 該些實體頁面之中的一實體頁面的該冗餘位元區中寫入該 結束標記。 16. —種記憶體儲存裝置，包括： 一連接器，用以耦接至一主機系統； 一非揮發性記憶體模組，具有多個實體區塊；以及 一記憶體控制器，耦接至該連接器與該非揮發性記憶 體模組， 其中該記憶體控制器用以將該些實體區塊分組為多 個實體單元，將該些實體單元至少分組為一資料區與一閒 置區並且配置多個邏輯單元以映射屬於該資料區的實體單 元， 其中該記憶體控制器更用以接收屬於該些邏輯單元 之中的一第一邏輯單元的一第一資料，其中該第一邏輯單 元映射屬於該資料區的該些實體單元之中的一第一實體單 元； 其中該記憶體控制器更用以判斷該第一邏輯單元是 否進入一混亂寫入狀態， 其中該記憶體控制器更用以在該第一邏輯單元進入 41 201214111 r〇rj^-^v；iv)-0017 35308twf.doc/n 該混亂寫人狀態時’從屬於該閒置區的實體單元之 單元，並且將該第-資料依序地寫入至該第三 其中該記憶體控制器更用以接收屬於該些邏輯 之中的-第二邏輯單元的—第二資料，其中該第二邏輯 元映射屬於該資料區的該些實體單元之中的一第二實 元， 早 其中該記憶體控制器更用以判斷該第二 否進入該混亂寫入狀態， 疋疋 其中該記憶體控制器更用以在該第二邏輯單元 該混亂寫人狀態時，將該第二資料依序地寫人至該第三 體單元中， 一貫 其中該記憶體控制器更用以對該第一邏輯單元斑 第二邏輯單元執行-資料合併程序，以及在雜第 單元與該第二單域㈣f料合·序之後，該 體控制器更用以在該第三實體單元中寫人—结束標記°，隐 其中在該第二實體單元中該結束標記是接續於 一資料與該第二資料之後。 弟 17.如申請專利範圍第16項所述之記憶體铸 置，其中在對該第一邏輯單元與該第二邏輯單元所執疒= 該資料合併程序巾，該記憶體控制Μ以從屬於該間= 的該些實體單7G之中提取-第四實體單元，將該 單元中的有效資料與該第一資料寫入至該第四實體^二 中，從屬於該閒置區的該些實體單元之中提取一第五實二 42 201214111 10-0017 35308twf.doc/n 單元，將該第二實體單元中的有效資料與該第二資料寫入 至該第五實體單元中，將該第一邏輯單元映射至該第四實 體單元，將該第二邏輯單元映射至該第五實體單元，抹除 該第一實體單元與該第二實體單元，並且將該第一實體單 元與該第二實體單元關聯至該閒置區。 18.如申請專利範圍第16項所述之記憶體儲存裝置， 其中該記憶體控制器更用以接收屬於該些邏輯單元 之中的一第三邏輯單元的一第三資料，其中該第三邏輯單 元映射屬於該資料區的該些實體單元之中的一第六實體單 元， 其中該記憶體控制器更用以判斷該第三邏輯單元是 否進入該混亂寫入狀態， 其中該記憶體控制器更用以在該第三邏輯單元進入 該混亂寫入狀態時，將該第三資料依序地寫入至該第三實 體單元中， 其中該記憶體控制器更用以接收屬於該些邏輯單元 之中的一第四邏輯單元的一第四資料，其中該第四邏輯單 元映射屬於該資料區的該些實體單元之中的一第七實體單 元， 其中該記憶體控制器更用以判斷該第四邏輯單元是 否進入該混亂寫入狀態， 其中該記憶體控制器更用以在該第四邏輯單元進入 該混亂寫入狀態時，將該第四資料依序地寫入至該第三實 體單元中，

   43 201214111 0-0017 35308tw£doc/n 其中在該第三實體單元中該第三資料與該第四資料 是接續於該結束標記之後。 19. 如申請專利範圍第16項所述之記憶體儲存裝置， 其中該記憶體控制器更用以對該第三邏輯單元與該 第四邏輯單元執行該資料合併程序， 其中在對該第三邏輯單元與該第四邏輯單元執行該 資料合併程序之後，該記憶體控制器更用以在該第三實體 單元中寫入一另一結束標記， 其中在該第三實體單元中該另一結束標記是接續於 該第三資料與該第四資料之後。 20. 如申請專利範圍第16項所述之記憶體儲存裝 置，其中每一該些實體單元具有多個實體頁面並且每一該 些實體頁面具有一資料位元區與一冗餘位元區， 其中該記憶體控制器更用以在該第三實體單元的該 些實體頁面之中的一實體頁面的該冗餘位元區中寫入該結 束標記。

   44