TW201214582A - Micro-electro-mechanical systems device and method for fabricating the same - Google Patents

Description

201214582 六、發明說明： 【發明所屬之技術領域】 本揭露一般是有關於一種微機電系統 (Micro-Electro-Mechanical Systems ; MEMS)元件及其製造 方法’且特別是有關於一種包含有基材之多層接合層的 MEMS元件及其製造方法。 【先前技術】 晶圓層級封裝（Wafer Level Packaging ; WLP)技術提供 半導體元件晶圓層級之封裝。WLP係應用在包含三維(3D) 積體電路(1C)、晶片尺寸封裝（chip Scale Package ; CSP)元 件以及MEMS的各種技術中。使用WLp技術的潛在優勢 包含強化電氣特性（Electrical Properties)、提供增加之密 度、縮減元件尺寸、縮減成本以及允許晶圓層級之額外測 试。然而，對於WLP技術及其提供之晶圓製造與封裝程序 之整合存在有許多的限制。封裝方法(例如保護元件並提供 内連接至外部世界）可能無法相容於用來形成元件之製造 程序。例如，特定接合材料無法相容於某些製造程序[例如 互補式金屬氧化物半導體（C〇mplementa]ry

Metal-Oxide

Semiconductor ; CMOS)]。此外，習知之WLp解析度已經 受限於覆蓋（Capping)薄MEMS層、已經增加了洩漏路徑 (Leakage Pathways)、並具有不利的接合效應。 【發明内容】 本發明之目的在提供一種MEMS元件及其製造方法， 4 201214582 藉由單一介面而以單一結構覆蓋層覆蓋厚的微結構，藉此 k供具有較少洩漏路徑之堅固元件。此外，本發明之mems 70件及其製造方法更允許使用c M 〇 s相容材料（例如鋁，其 中鋁在CMOS製程中係為標準材料）。 根據本發明之一態樣，提供一種製造微機電系統元件 之方法。此方法包：含提供包含第一接合層之MEMS基材； 提供包含第二接合層之半導體基材；提供包含第三接合層 之覆蓋層；在上述第一與第二接合層將MEMS基材接合至 半導體基材；以及在第二與第三接合層將覆蓋層接合至半 導體基材，以將MEMS基材密封於覆蓋層與半導體基材之 間。 根據本發明之另一態樣，提供一種製造微機電系統元 件之方法。此方法包含：提供包含第一接合層之MEMS元 件；提供包含第二接合層之CMOS元件；提供包含第三接 合層之覆蓋層；在上述第一與第二接合層將MEMS元件接 合至CMOS元件，藉以電性耗合MEMS元件至CMOS元 件，以及在第二與第三接合層將覆蓋層接合至CM〇s元 件，以將MEMS元件密封於覆蓋層與CM〇s元件之間。 根據本發明之再一態樣，提供一種微機電系統元件。 此元件包含具有第一接合層之MEMS基材、具有第二接合 層之半導體基材、以及具有第三接合層之覆蓋層。上述半 導體基材係藉由接合第一與第二接合層而電性耦合至 MEMS基材。此外，覆蓋層則藉由接合第二與第三接合層 而耦合至上述半導體基材，且MEMS基材係密封於覆蓋層 與半導體基材之間。 θ 201214582 本發明之第一個優點為， 由多層接合層以允許在基材之漏路徑的同時，藉 面。第二個優點為，透過多個3生堅固的電性與機械介 械及/或電輯接，並脖—5製程提供基材之間的機 件，進而可區隔接合的不同c乂覆蓋麵元 用本揭露中之接合方法'第—個優點為，藉由使 料、接合強度之最妹_㈣導狀最佳化材 的之最佳化材料。 或不同於密封考量之其他目 ，使藉由使用本揭露中之接合方法，可允 錢用CMOS相容材料(例如銘 =準材料)。因此’在-實施财，可在不=: 者，本：明ί材之情況下達成晶圓層級之接合。再 發明之第五個優點為，藉由使用本揭露之方法，可 因:结構覆蓋層覆蓋厚的微結構， 因此Tk供具有較㈣齡#之堅固元件。 【實施方式】 :理解的是，本揭露以下提供許多不同之實施例或範 :署其係用以施行各種實施例的 配置的範例係摇述如下，藉以簡化本揭露。當；堇 ==而並非用來限制本發明。此外，為了簡化及錢 ，月，見’本揭露重複使用參考數字及/或符號於各範例 中，然而此重複本身並非規定所討論之各實 之間必須有任何的關聯。 汊直 可以理解的是，元件之多個處理步驟及/或特徵可僅做 201214582 簡要之描述，其中此些處理步驟及/或特徵為熟悉此技蓺者 所熟知。此外’當施行本發明時，可加人額外之處理^驟 或特徵’且可移除及/或改變以下特定之處理步驟或特徵。 因此，可理解的是，以下之描述僅係用來做為範例，而並 非欲建議一個或多個步驟或特徵是必需的。 進-步可理解的是’本揭露—般係有關於WLp，其中 WLP係與基材之封裝㈣。此處所描述之基材可採用各種 之型式，上述之型式包含但不侷限於具有由以CM〇s為基 礎(CMOS-Based)之程序所形成之Ic的晶圓（或晶圓的—部 分）、晶粒(Die)、MEMS結構、覆蓋基材、具有形成於其間 之CMOS元件與MEMS元件的單一基材、以及類似之元件 或結構。再者，如上所述，描述於此之特定實施例僅係做 為例示性貫施例，而並非欲限制本發明之範圍。例如，與 基材係一 Μ E M S基材、C M 〇 S基材或類似之元件有關之實 施例僅係做為例示性實施例，而並非欲將本揭露限制於任 何特定之技術中。 請參照第1圖，其係繪示根據一實施例之製造包含有 基材之多層接合層之MEMS元件之方法的流程圖。方法 100開始於區塊102，以提供包含第一接合層之MEMS基 材。包含MEMS元件之基材在此可稱之為MEMS基材。因 此，上述所提供之MEMS基材其中包含有MEMS元件或 MEMS元件之一部分。MEMS基材可為包含MEMS元件、 特徵及/或功能之矽晶圓。MEMS基材可為晶圓或包含 MEMS特徵及功能之晶圓（包含晶圓之一部分）的組合。 MEMS基材可選擇性地或額外地包含其他元素(Eiementary) 201214582 半導體，例如錄（Germanium)。MEMS基材亦可包含複合 (Compound)半導體，例如碳化石夕（Silicon Carbide)、钟化鎵 (Gallium Arsenic)、神化銦（Indium Arsenide)、璘化銦（Indium

Phosphide)或類似之化合物。 上述MEMS基材包含第一接合層。在一實施例中，第 一接合層包含碎。第一接合層成分之範例包含非晶 (Amorphous)矽、多晶矽（Polysilicon)、非晶矽與多晶矽之 組合、摻雜有一種或多種摻質之矽、以及其他適當之實質 矽基(Silicon-Based)成分。可藉由物理氣相沉積（PVD)、化 學氣相沉積（CVD)、蒸鑛（Evaporation)、電子束蒸鍍 (Electron Beam Evaporation ; E-gun)、離子束、能量束、上 述技術之組合、及/或其他適當之沉積製程來形成第一接合 層。其他用來形成第一接合層之製造技術可包含圖案化上 述第一接合層之微影餘刻（Photolithography)製程及/或钱刻 技術。在一實施例中，形成第一接合層，且接著或同時以 摻質摻雜上述第一接合層。為了強化相關元件之電氣性能 [例如降低偏壓（Bias)]，可進行上述之摻雜。例示性摻質包 含硼（Boron)、磷（Phosphorus)、砷及/或其他此技術領域所 熟知之適當摻質。 在一實施例中’第一接合層或其中一部分係包含於 MEMS元件之中。在另一實施例中，在完成MEMS元件之 製造之後，在MEMS基材之上形成上述之第一接合層。在 一實施例中，第一接合層可為如以上所述之實質矽基層。 例如，上述之實質矽基層可包含非晶矽及/或多晶矽。在另 一實施例中’第一接合層可為實質鋁(Aluminum)基層。在 201214582 其他實施例中，第一接合層可包含鈦（Titanium)、鎳 (Nickel)、叾夕、上述元素之合金、或上述材料之組合。 方法100繼續進行至區塊104，以提供包含第二接合 層之半導體基材。上述所提供之半導體基材包含如具有金 屬絕緣半導體場效電晶體（Metal-Insulator-Semiconductor

Field Effect Transistor ; MISFET)之 1C 的半導體元件，其中 MISFET包含互補式金屬氧化物半導體場效電晶體

(MOSFET)(簡稱為CMOS)、CMOS影像感測器（CMOS

Imaging Sensor ; CIS)、MEMS、及/或其他適當之主動及/ 或被動元件。在一實施例中，半導體基材包含藉由以CM〇s 為基礎之程序所設計與形成的IC(或IC中之一部分）。此設

»十在此"J稱之為CMOS基材或CMOS元件。上述CMOS 基材可為具有一個或多個半導體元件之任何基材（例如晶 圓其中上述之半導體元件係藉由以CMC)S為基礎的技術 而實施，且形成於上述任何基材之上。包含使用其他半導 體製造技術而形成於其中之元件的半導體基材亦可包含在 了5與本揭露的範圍内。在-範例中’半導體基材 曰曰圓。上述半導體基材可選擇 體’例如錯。上述半導體基材亦可包含二 :物。上述半導體基材典型地包含多個形成於= 徵，此些特徵提供半導體元件或半導體元件:一部广特 第二ίίΠ:基材料包含第二接合層。在-實施例中， 紹合第二接合層成分之範例包含具有銅之 、 〃有銅與矽之鋁合金、及/或其他適當之實質矽基 201214582 成分。可藉由 CVD、PVD[濺鍍（Sputtering)]、電鍍(piating)、 及/或其他適當製程來形成上述第二接合層。其他用來形成 第二接合層之製造技術可包含圖案化上述第二接合層之微 影蝕刻製程及/或蝕刻技術。在一實施例中，第二接合層或 其中一部分係為半導體元件之多層内連線（Multilayer Interconnect ; MLI)結構的一部分。上述MU包含設置在多 層金屬層之水平傳導特徵（金屬線），以及垂直傳導特徵[例 如接觸窗（Contacts)與介層窗（Vias)]。介層窗係配置以連接 位在不同金屬層之二金屬線。接觸窗係配置以連接金屬線 與基材。 在一實施例中，形成上述第二接合層以做為設置在 CMOS基材上之半導體元件的一部分（例如mli的一部 分）。在一實施例中，第二接合層可如以上所述為實質鋁基 層。在其他實施例中，第二接合層可包含鈦、鎳、銅、金、 銀、銦、錫（Tin)、矽、上述元素之合金、或上述材料之組 合。在又一實施例中，第二接合層可為實質矽基層。 方法100接著進行至區塊106，以提供包含第三接合 層之覆蓋層（Cap)。在一實施例申，上述覆蓋層包含隔離 (Stand-Off)特徵，藉此封閉並提供一空腔(Cavity)給被封閉 之MEMS元件。在一實施例中，上述覆蓋層並未包含IC。 上述覆蓋層可包含矽或其他元素半導體，例如鍺。上述覆 蓋層亦可包含複合半導體，例如碳化梦、钟化鎵、_化銦、 磷化銦或類似之化合物。 上述覆蓋層包含第三接合層。在一實施例中，第三接 合層包含矽。第三接合層成分之範例包含非晶矽、多晶矽、 201214582 非晶矽與多晶矽之組合、摻雜有一種或多種摻質之矽以 及其他適當之實質矽基成分。可藉由PVr)、CVD '蒸錄、 E_gun、離子束、能量束、上述技術之組合、及/或其他適 當之沉積製程來形成第三接合層。其他用來形成第三接合 層之製造技術可包含圖案化上述第三接合層之微影蝕刻製 程及/或蝕刻技術。在其他實施例中，上述第三接合層可包 含錯。 方法100接著進行至區塊108，以進行上述半導體基 材與MEMS基材之間的接合製程。特別的是，在區塊ι〇2 中所提供之MEMS基材之第一接合層係與在區塊104中所 提供之半導體基材之第二接合層接合。在實施以上之步驟 後，上述半導體基材與MEMS基材係實體地接合(例如輕 合）。可藉由固相（Solid-Phase)反應來提供上述之接合。在 一範例中，共晶（Eutectic)接合或擴散(Diffusion)接合技術接 合上述第一與第二接合層。在一實施例中，上述之接合提 供介於半導體基材與MEMS基材（或形成於其上之元件）之 間的導電介面（Electrical Interface) ’其中上述半導體基材與 Μ E M S基材係位在一個或多個接合區域（例如介於基材之 間之實體介面的區域）。在一實施例中，將位在一接合區域 之一個或多個接合層形成於非傳導層（例如絕緣層）之上， 且在上述區域中並未提供導電介面。在一範例中，第一接 合層與第二接合層可分別包含鈦鋁合金與鋁、分別包含鎳 與鋁、分別包含矽與鋁、或分別包含矽與鈦。 方法100接著進行至區塊110，以進行上述半導體基 材與覆蓋層之間的接合製程。特別的是，在區塊1〇4中所 201214582 提供之半導體基材之第二接合層係與在區塊1⑽中所提供 之覆蓋層之第三接合層接合。在實施以上之步驟後，上述 半導體基材與覆蓋層係實體地接合(例如耦合）。可藉由固 相反應來提供上述之接合。在—範财，共晶接合或黏著 (Adhesive)接合技術接合上述第二與第三接合層。在一實施 例中，將位在一接合區域之—個或多個接合層形成於非傳 導層（例如絕緣層）之上，且在上述區域中並未提供導電介 面。上述覆蓋層將MEMS基材密封於介於覆蓋層與半導體 基材之間的空腔内。在一範例中，第二接合層與第三接合 層可分別包含鋁與鍺、分別包含鋁銅合金與錯、分別包含 金合金與矽、分別包含銀合金與矽、分別包含銦合金與矽、 或分別包含錫合金與梦。 以上所述描寫於區塊1〇8與110中之接合製程可在混 合氣體(Forming Gas)存在及/或其他控制環境下進行。例示 性之混合氣體包含氬氣(Argon)、氮氣(Nitrogen ; N2)、氫氣 (Hydrogen，Η2)、It氣/鼠氣混合、及/或其他適當氣體。混 合氣體可為上述之接合層去氧化(De-〇xidize)。在一實施例 中，介於第一與第二接合層之間之接合製程的製程參數包 含介於約攝氏(Celsius)250度與約攝氏700度之間的製程溫 度、介於約10千牛頓(kN)與約90 kN之間的製程壓力、以 及介於約5分鐘與約30分鐘之間的製程時間。在一實施例 中，介於第二與第三接合層之間之接合製程的製程參數包 含介於約200°C至約500°C之間的製程溫度、介於約i〇kN 至約90 kN之間的製程壓力、以及少於約15分鐘的製程時 間。 12 201214582 在一實施例中，在上述接合製程之前進行表面清潔。 表面清潔可包含濕蝕刻、乾蝕刻或上述之組合。在一實施 例中’進行接合後熱處理製程（Post_Bonding Thermal Process)[例如退火（Anneal)]。 方法100可用來進行各種實施例。例如，在一實施例 中，提供實質矽基接合層於MEMS基材上，並提供實質鋁 基接合層於CMOS基材上。此些基材與接合層係使用以上 所述之方法而接合在一起。在另一實施例中，實質石夕基接 合層係設置在CMOS基材上，且實質鋁基接合層係設置在 MEMS基材上。此些基材與相應之接合層係使用以上所述 之方法而接合在一起。在又一實施例中，在此所描述之方 法可應用至多個MEMS基材、多個CMOS基材、及/或上 述之組合的接合。（應注意的是，當於本揭露中描述將方法 與元件應用至二基材之接合，此方法與元件可擴大至接合 任何數量之基材料。） 請參照第2A至2G圖，其係繪示根據本揭露之觀點之 MEMS元件於各種製造階段的剖面示意圖。第2A圖係繪 示包含基材202與第一接合層204的MEMS基材2〇〇。在 一實施例中，MEMS基材200與第一接合層204係實質描 述於以上與方法1〇〇之區塊1〇2相關的說明中。 特別的是，MEMS基材200包含MEMS元件或其中之 一部分。MEMS基材可為包含有MEMS元件、特徵及/或 功能的矽晶圓。MEMS基材可為晶圓或晶圓（包含部分之晶 圓）之組合，其中上述之晶圓包含MEMS特徵與功能。基材 202可包含矽或選擇性地或額外地包含其他元素半導體， 13 201214582 例如鍺。基材202亦可包含複合半導體，例如碳化矽、 化鎵、砷化銦、磷化銦或類似之化合物。 石 在一實施例中，第一接合層2〇4包含矽。第一 成分之範例包含非晶石夕、多晶石夕、非晶石夕與多晶石夕之 摻雜有-種或多種摻質之#、以及其 砂°、 分。可藉由PVD、CVD、蒸鑛、E_gun、離子束實基成 ^技術之組合、及/或其他適當之沉積製 合層204。為了捻&虹關-从 v战第一接 可進行上、， 件之電氣性能(例如降低偏壓)，

t述之摻雜。例不性摻質包含硼、磷、砷及/式甘 此技術領域所熟知之適當摻質。 H 如上:述基層::或其中之-部分可為 及/或多晶基層可包含非晶發 在一貫施例中，第一接合層204係一非曰 ⑽如熱製糊如退火製程）預先^ 轉換成多晶二在:將此非㈣或其中-部分 曾減厚。|在其之實施例中，第一接合層可為督 石夕上在其他之實施例中，第一接合層可包含鈇、鋅 :成=素之合金、或上述材料之組合。在-實施例ί: ;。合層，且接著或同時以摻質摻雜上述第—接八 在實施例中，基材2〇2具有大於約5微米（Mip 1在其他實施例中，基材2〇2具有大於 =) 3度。相較於習知方法與技術，本揭露之優點是允^ ’ EMS結構的覆蓋，其中習知方法與技術被限制在^旱 M簡層，例如小於約5微米的層。 制在相 14 201214582 第2B圖係繪示圖案化之後的第一接合層204。上述之 圖案係設計用來實體及/或電性連接一半導體基材，例如位 在多個接合區域之CMOS基材。第一接合層204的蝕刻可 包含微影蝕刻製程及/或蝕刻技術，藉以圖案化接合層。 在一實施例中，在接合製程之前清潔MEMS基材及/ 或CMOS基材。上述清潔製程可包含濕蝕刻/清潔及/或乾 蝕刻製程。例示性之濕蝕刻/清潔製程包含暴露至氫氟 (Hydrofluoric ; HF)酸中，其中HF酸包含稀釋的HF。例示 性之乾蝕刻製程包含氬氣濺鍍與電漿蝕刻製程。清潔製程 可包含如去離子水(De-ionized Water)清洗與乾燥製程[例如 旋轉脫水（Spin Dry)]之其他適當製程。上述之清潔可為接 合層去氧化。 第2C圖係緣示MEMS基材200接合至半導體基材 300，其中在一實施例中’半導體基材3〇〇包含基材3〇2、 MLI 304、隔離層 306[例如層間介電（lnterLayer Dielectric ; ILD)層]、及第二接合層308。特別的是，MEMS基材2〇〇 之第一接合層204係接合至半導體基材30〇的第二接合層 308。上述之接合產生提供基材實體耦合的接合區域，上述 之基材實體耦合可包含基材之間的機械及/或電性耦合。在 一實施例中，一個或多個接合區域(例如第2D圖中之接合 區域309a)提供介於半導體基材3〇〇與MEMS基材2〇〇之 間，或介於形成於其上之元件之間的導電介面。

在一實施例中，半導體基材300與第二接合層3〇8係 實質描述於以上與方法100之區塊104相關的說明中。特 別的疋上述所&供之半導體基材3〇〇包含如具有misfeT 201214582 之1C的半導體元件，其中MISFET包含MOSFET(簡稱為 CMOS)、CIS、MEMS、及/或其他適當之主動及/或被動元 件。在一實施例中’半導體基材300包含藉由以CMOS為 基礎之程序所設計與形成的K：(或1C中之一部分）。此設計 在此可稱之為CMOS基材或CMOS元件。上述CMOS基 材可為具有一個或多個半導體元件之任何基材（例如晶 圓）’其中上述之半導體元件係藉由形成於上述任何基材之 !之以CMOS為基礎的技術而加以實施（例如設計或製 =)。包含使用其他半導體製造技術而形成於其中之元件的 、’導體基$亦可包含在所述之方法與本揭露的範圍内。 摆例_ *材3〇2係一矽晶圓。上述基材302可 卜地包含其他元料《，例如鍺。上述基 銦、翁Γ包含複合半導體’例如碳化石夕、石申化鎵、碎化 包人夕翻或類似之化合物。上述半導體基材議典型地 4L二徵’此些特徵提供半導體元件或 成分ί範有=r3°8包含銘。第二接合層 及/或其他適當之實有質=气金、具有銅與㈣合金、 電#、月/出甘 基成分。可藉由cvd、pvd(濺鑛）、 第：接人：/、他適當製程來形成上述具有實詩基成分的 第=來形成第二接合層之製造技術可包含 -實施例中第第：層之微影蝕刻製程及/或蝕刻技術。在 件之MLIh 層观或其中一部分係為半導體元 在多層金二=:一部分。上述MU結構3 〇4包含設置 ,^ 7平傳導特徵（金屬線），以及垂直傳導特 16 201214582 徵(例如接觸窗與介層窗）。介層窗㈣以㈣位在不同 金屬層之二金屬線。接觸窗係配置以連接金屬線與基材。 在-實施射，形成上述第二接合層以做為設置在 CMOS基材上之半導體元件的—部分（例如福的一部 分）。在-實施射，第二接合層3G8可如以上所述為實質 銘基層。在其他實施例中，第二接合層繼可包含欽、錄、 銅、金、在艮、姻、錫、上述元素之合金、或上述材料之組 合。在又-實施财’第二接合層3〇8可為實質石夕基層。 如第2C圖所示’第二接合層扇係一圖案化層。上述 之圖案lit接c例如電性與實體連接）位在多個接 合區域之MEMS基材。帛2C _亦繪示第二接合層獨包 含有設置在隔離層306之上的部分3〇訃。隔離層3〇6可包 含如氧化矽（Silicon Oxide)、氮化矽（SiHc〇n NitHde)、氮氧 化矽（Silicon Oxynitride)、旋塗式玻璃（Spin_〇n Glass ; SOG)、低介電係數之材料、氟化矽酸鹽玻璃（Flu〇ride_D〇ped Silicate Glass ; FSG)、摻雜氟之氧化矽、黑鑽石材料[Black Diamond® ;位於加州聖克拉拉之應用材料公司（Applied

Materials of Santa Clara, California)的產品]、乾膠 (Xerogel)、氣凝膠（Aerogel)、非結晶氟化碳（Amorphous Fluorinated Carbon)、聚對二曱笨基（parylene)、苯環丁烯 (Bis-Benzocyclobutenes ; BCB)、SiLK[位於密西根州密德 蘭之陶氏化學（Dow Chemical，Midland, Michigan)的產 品]、以及其他適當材料之介電材料。隔離層306可用如旋 轉塗佈（Spin-On Coating)、CVD及/或其他適當製程來形成。 可在一實施例中，藉由商業化之晶圓接合機(Bonder) 17 201214582 =订上，之接合’以在第一與第二接合層之間形成共晶接 合或擴散接合。在一實施例中，接合之製程溫度係介於約 攝氏250度與約攝氏7〇〇度之間。在一實施例中，製程時 間係介於約5分鐘至約3〇分鐘之間。在一實施例中，製程 壓力（接合壓力）係介於約1〇kN至約9〇kN之間。上述製程 參數僅做為例示性之範例。可在受控制之氛圍（Atm〇sphere) 中（例如在混合氣體存在之情況下）進行上述之接合。例子 不性混合氣體包含氬氣、氮氣、氫氣、氦(Helium ; He)、 氣氣/氮氣混合、及上述氣體之組合。對準製程典型地係在 上述接合之前進行。 第2D圖係繪示耦合之第一接合層2〇4與第二接合層 308 ’使得能夠提供介於上述二層之間的介面（例如接合區 域）。在一範例中’第一接合層2〇4與第二接合層3〇8可分 別包含欽銘合金與鋁、分別包含鎳與鋁、分別包含石夕與鋁、 或分別包含矽與鈦。 藉由上述第一接合層204與第二接合層308所形成之 接合區域可額外地提供導電介面至機械性耦合。例如，接 合區域309a係繪示一電子耦合，但是接合區域3〇9b僅繪 不一機械性耦合。上述第二接合層3〇8係設置在半導體基 材300的隔離層306之上。接著可對已接合之MEMS基材 200與半導體基材3〇〇進行退火。退火製程之例示性製程 狀況包含介於約攝氏400度與約攝氏500度之間的溫度。 第2D圖亦繪示基材202之蝕刻，藉以形成慣性質量 (Proof Mass)206,其中慣性質量206可提供用來量測與 MEMS元件相關之變數的參考質量。基材2〇2可藉由此技 201214582 術領域所熟知之各種圖案化與蝕刻技術加以蝕刻，例如各 種深反應離子钱刻（Deep Reactive Ion Etch ; DRIE)、微影姓 刻圖案化以及蝕刻技術其中一者。 第2E圖係繪示半導體基材300與覆蓋層4〇〇的接合， 在一實施例中，上述之覆蓋層400包含隔離特徵4〇2與第 二接合層404。特別的是，覆蓋層400之第三接合層4〇4 係接合至半導體基材300的第二接合層308。隔離特徵402 可配置用以提供一適當之空腔406，藉此封閉MEMS基材 200。上述之接合產生接合區域，其中接合區域提供上述 MEMS基材200與覆蓋層400實體/機械耦合，以將MEMS 基材200密封於空腔406之内，其中空腔4〇6係由耦合之 覆蓋層400與半導體基材3〇〇所產生。 在一實施例中’覆蓋層400與第三接合層4〇4係實質 描述於以上與方法1〇〇之區塊106相關的說明中。特別的 是，上述覆蓋層400並未包含iC。覆蓋層4〇〇可包含石夕或 其他元素半導體，例如鍺。覆蓋層400亦可包含複合半導 體，例如碳化矽、砷化鎵、砷化銦、磷化銦或類似之化合 物0 在一實施例中，第三接合層404包含矽。第三接合層 成分之範例包含非晶矽、多晶矽、非晶矽與多晶矽之組合、 摻雜有一種或多種摻質之矽、以及其他適當之實質矽基成 分。可藉由PVD、CVD、蒸鍍、E-gim、離子束、能量束、 上述技術之組合、及/或其他適當之沉積製程來形成第三接 合層。其他用來形成第三接合層之製造技術可包含圖案化 上述第二接合層之微影敍刻製程及/或钕刻技術。在其他實 201214582 施例中，上述第三接合層可包含鍺。在一實施例中，上述 第二接合層404包含石夕、錯或上述元素之組合。 可在一實施例中，藉由商業化之晶圓接合機進行上述 之接合’以影響介於上述第二與第三接合層之間的共晶接 合。在一實施例中，接合之製程溫度係介於約攝氏2〇〇度 與約攝氏500度之間。在一實施例中，製程時間係小於約 15分鐘。在一實施例中，製程壓力係介於約1〇 kN至約90 kN之間。上述製程參數僅做為例示性之範例。可在受控制 之氛圍中（例如在混合氣體存在之情況下）進行上述之接 合。例子示性混合氣體包含氬氣、氮氣、氫氣、氦、氮氣/ 氫氣混合、及上述氣體之組合。對準製程典型地係在上述 接合之前進行。在其他之實施例中，覆蓋層可藉由附著結 合而接合至半導體基材，例如介於BCB/聚亞醯胺樹脂 (Polyimide ; PI)接合層之間。 第2F圖係繪示耦合之第二接合層308與第三接合層 404,以及後續在一範例中藉由晶粒鋸(Saw)408對覆蓋層 400之一部分進行裁切。在一實施例中，第二接合層308 與第三接合層404可分別包含鋁與鍺、分別包含鋁銅合金 與鍺、分別包含金合金與矽、分別包含銀合金與矽、分別 包含銦合金與矽、或分別包含錫合金與矽。 第2G圖係繪示包含接合至半導體基材300之MEMS 基材200的MEMS元件500，藉以提供介於上述基材以及 接合至半導體基材300之覆蓋層400之間的電性及/或機械 耦合，進而將MEMS基材200密封於空腔406之中。 請參照第3圖’其係繪示包含有接合至半導體基材3〇〇 201214582 之MEMS基材200的另—MEMS元件6〇〇，藉以提供介於 上述基材以及接合至半導體基材3〇〇之覆蓋層4〇〇之間的 電性及/或機械耦合，進而將MEMS基材2〇〇密封於空腔 406之中。如以上所述與第！以及第2A至2G圖有關之類 似的程序、結構語特徵完全可應用在本實施例中，故相同 之描述將不再加以重複。在此實施例中，MEMS基材2〇〇 並未包含明顯之接合層，取而代之的是，基材2〇2係擴散 接合至半導體基材300之隔離層3〇6。在一實施例中，基 材202包含矽，而隔離層3〇6係包含氧化矽。在一實施例 中，接合製程參數包含介於約攝氏2〇度與約攝氏2〇〇度之 間的製程溫度、小於約1〇分鐘的製程時間、以及小於5 kN 之製程壓力。 請參照第4圖，其係繪示包含有接合至半導體基材3〇〇 之MEMS基材200的另—MEMS元件7〇〇，藉以提供介於 上述基材以及接合至半導體基材3〇〇之覆蓋層4〇〇之間的 電性及/或機械耦合，進而將MEMS基材200密封於空腔 406之中。如以上所述與第1以及第2A至2G圖有關之類 似的程序、結構語特徵完全可應用在本實施例中，故相同 之描述將不再加以重複。在此實施例中，半導體基材3〇〇 包含内連線310 ’其中内連線31〇係設置貫穿基材3〇2，且 連接至MLI 304的底層。 曰相較於習知之技藝，以上所述之一個或多個實施例可 提供許多之優點。在減少洩漏路徑的同時，本揭露之多層 接合層允許在基材之間產生堅固的電性與機械介面。第一 接合製程提供基材之間之機械及/或電性連接’且其他接合 21 201214582 製程提供空腔並密封以覆蓋上 接合的不同需求。本揭露中 々EMS元件’進而區隔 最佳化材料、接合強度之最佳化=法允許使用傳導性之 *其他目的之最佳化材料。此外，^或不同於密封考量之 使用CMOS相容材料(例如銘f露中之接合^法允許 為標準材料）。因此，在—實施^中銘在⑽s f程中係 程層於CMOS基材之情況下達 I在不需=口任何製 本封装結構允許厚微結構藉由單一曰^ 合j二 層覆^厚”構，而提供具盘 於基材之上的單-接〜田述及/或介紹沉積 的，且可圖案化任何數Y之多數/上所述並非絕對必須 一個或多個接合區域多數層，以形成介於基材之間 此1本揭露提供製造包含有基材之多層接合層之 第-1二法°在―實施例中，此方法包含提供包含 =接β層之MEMS基材；提供包含第二接合層之半導體 it以及提供包含第三接合層之覆蓋層。上述方法更包 3在弟-與第二接合層將腿廳基材接合至半導體基材， 且在第二與第三接合層將覆蓋層接合至半導體基材，藉以 將MEMS基材密封於覆蓋層與半導體基材之間。 本揭露亦提供MEMS元件。在一實施例中，上述元件 包含具有第一接合層之MEMS基材，以及具有第二接合層 之半導體基材，其中MEMS基材係藉由接合第一與第二接 &層而電性叙合至半導體基材。上述元件更包含具有第三 接合層之覆蓋層’其中覆蓋層係藉由接合第二與第三接合 22 201214582 層而耦合至半導體基材，MEMS基材係密封於上述覆蓋層 與半導體基材之間。 雖然本揭露之實施例已經詳述如上，熟悉此技藝者應 可理解，在不脫離之精神和範圍内，當可做各種的更動、 替代和潤飾。因此，此些更動、替代和潤飾係欲包含在如 以下申請專利範圍所定義之本揭露的範圍内。在此些申請 專利範圍中，手段加功能之用語係欲包含在此所描述以執 行所提及之功能的結構、結構性之等價物以及等價的架構。 【圖式簡單說明】 為了能夠對本揭露之觀點有最佳之理解，請參照上述 之詳細說明並配合相應之圖式。要強調的是，根據工業之 標準常規，附圖中之各種特徵並未依比例繪示。事實上， 為討論的清楚起見，可任意地放大或縮小各種特徵之尺 寸。相關圖式内容說明如下。 第1圖係繪示根據一實施例之製造包含有基材之多層 接合層之MEMS元件之方法的流程圖。 第2A至2G圖係繪示根據本揭露之觀點之MEMS元 件於各種製造階段的剖面示意圖。 第3圖係繪示根據本揭露之另一實施例之MEMS元件 的剖面示意圖。 第4圖係繪示根據本揭露之又一實施例之MEMS元件 的剖面示意圖。 【主要元件符號說明】 23 201214582 100 ： 方法 102 :區塊 104 : 區塊 106 :區塊 108 ： 區塊 110 :區塊 200 : MEMS 基材 202 :基材 204 ： 第一接合層 206 :慣性質量 300 ： 半導體基材 302 :基材 304 ： MLI 306 :隔離層 308 ： 第二接合層 308b :部分 309a :接合區域 3〇9b :接合區域 400 ： 覆蓋層 402 :隔離特徵 404 ： 第三接合層 406 :空腔 408 ： 晶粒鑛 500 : MEMS 元件 600 ： MEMS元件 700 : MEMS 元件 24

Claims (1)

1. 201214582 七、申請專利範圍： 1. 一種製造微機電系統元件之方法，包含： 提供包含一第一接合層之一微機電系統基材； 提供包含一第二接合層之一半導體基材； 提供包含一第三接合層之一覆蓋層； 在該第一接合層與該第二接合層將該微機電系統基材 接合至該半導體基材；以及 在該第二接合層與該第三接合層將該覆蓋層接合至該 半導體基材，以將該微機電系統基材密封於該覆蓋層與該 半導體基材之間。 2. 如請求項1所述之製造微機電系統元件之方法，其 中該半導體基材包含-積體電路，該積體電路係使用一互 補式金屬氧化物半導體製程所形成。 3. 如請求項1所述之製造微機電系統元件之方法，其 中將該微機電系統基材接合至該半導體基材之步驟係藉由 擴散接合來進行。 ^ 4.如請求項1所述之製造微機電系統元件之方法，其 :該第二接合層係該半導體基材之一多層内連線的一部 刀，且其中該微機電系統基材與該覆蓋層係接合至該 内連線的一頂層。 曰 25 201214582 5.如請求項4所述之製造微機電线元件之方法 而 包含形成-内連線’其中該内連線係貫穿該半導體 連接至該多層内連線的一底層。 土材 6. —種製造微機電系統元件之方法，包含： 提供包含-第-接合層之一微機電系統元件； 提供包含-第二接合層之—互補式金屬氧化物 元件； 提供包含一第三接合層之一覆蓋層； 在該第一接合層與該第二接合層將該微機電系統元件 接合至該互補式金屬氧化物半導體元件，藉以電性耦合該 微機電系統元件至該互補式金屬氧化物半導體元件；以及 在該第二接合層與該第三接合層將該覆蓋層接合至該 互補式金屬氧化物半導體元件，以將該微機電系統元件密 封於該覆蓋層與該互補式金屬氧化物半導體元件之間。 7· —種微機電系統元件，包含： 一微機電系統基材，其中該微機電系統基材具有—第 一接合層； 一半導體基材，其中該半導體基材具有一第二接合 層，該半導體基材係藉由接合該第一接合層與該第二接合 層而電性耦合至該微機電系統基材；以及 一覆蓋層’其中該覆蓋層具有一第三接合層，該覆蓋 層係藉由接合該第二接合層與該第三接合層而耦合至該半 26 201214582 導體基材，該微機電系統基材係密封於該覆蓋層與該半導 體基材之間。 8·如請求項7所述之微機電系統元件，其中該第二接 合層係一多層内連線的一部分，且其中該微機電系統基材 與該覆蓋層係接合至該多層内連線的一頂層。 9.如請求項8所述之微機電系統元件，更包含一内連 線’其中該内連線係„财導體基材而連接至該多層内 連線的一底屉。 10.如請求項7所述之微機電系統元件，其中該微 電系統基材具有大㈣5G微米之—厚度 = 包含-積體電路’該積體電路具有至少一互補2 = 物半導體特徵。 俑飞兔屬氧化 27