201214623 六、發明說明： 【發明所屬之技術領域】 本發明係關於液晶顯示器、有機E L (電致發光）顯示 器等平面面板顯示器（顯示裝置）：可以適用於ULSI (超 大規模積體電路）、ASIC ( Application Specific Integrated Circuit，特殊用途積體電路）、FET (場效應 電晶體）、二極體等半導體裝置之配線構造；特別是關於 把包括Cu合金膜作爲配線材料之的配線構造。以下特別 舉例說明液晶顯示裝置的薄膜電晶體之配線，但並非限定 於此之主旨》 【先前技術】 液晶顯示器等主動矩陣型液晶顯示裝置，把薄膜電晶 體（Thin Film Transistor’以下稱爲TFT)作爲開關元件 ，其係由透明畫素電極、閘極配線以及源極/汲極配線等 之配線部、具備非晶矽（a-Si )或多晶矽（p-Si )等半導 體層之TFT基板、具備對TFT基板隔著特定的間隔而被對 向配置的共通電極之對向基板、以及被塡充於TFT基板與 對向基板之間的液晶層等所構成。 TFT基板，於閘極配線或源極/汲極配線等配線材料， 目前爲止是使用鋁（A1 )合金膜。然而，伴隨著液晶顯示 器的大型化及高畫質化，配線電阻很大所引起的訊號延遲 以及電力損失的問題顯著化。因此把比鋁（A1 )微低電阻 的銅（Cu )作爲配線材料受到矚目。 -5- 201214623 配線材料使用純銅或銅合金（以下將此統稱爲銅系合 金）時，通常在銅系合金配線膜與TFT之半導體層之間， 如專利文獻1〜7所記載的，設有由鉬、鉻、鈦 '鎢等高融 點金屬所構成的障壁金屬層。對此主要舉以下兩個理由。 舉例：第一、不中介著障壁金屬層而使銅系合金配線 膜與TFT之半導體層直接接觸的話，會由於其後之製程（ 例如，形成於TFT上的絕緣層之成膜製程，或是燒結（ sintering)或退火（annealing)等熱製程）之熱履歷而使 銅系合金配線膜中的銅擴散至半導體層中，使得TFT特性 降低，銅系合金配線膜與半導體層之接觸電阻增加等情形 〇 第二、如上述般，銅系合金配線膜中的銅擴散至半導 體中而形成與半導體層和銅之反應層的話，會有銅系合金 配線膜自該反應層的部分剝離的問題。亦即使半導體層與 銅合金膜直接接觸的話，密著性會下降。 但是爲了形成此種障壁金屬層，除了銅系合金配線膜 形成用之成膜裝置以外，另外還需要障壁金屬形成用之成 膜裝置。具體而言，不得不使用分別多裝設了障壁金屬層 形成用之成膜真空室之成膜裝置（代表性的是複數之成膜 真空室被連接於移送真空室之簇集工具（cluster tool)) ，招致製造成本的上升與生產性的降低。 此種背景下，例如舉專利文獻8作爲省略如上述的障 壁金屬層。專利文獻8中，作爲銅系合金膜與半導體層的 直接接觸（direct contact)技術，是由含氮層或含氮氧化 "6 - 201214623 ί (氮） 構造。 層與銅系合金膜所構成的材料，揭示了含氮層的]s 或含氮氧化層的氮或氣與半導體層之矽結合的配線 先行技術文獻 專利文獻 專利文獻1:日本特開平7-66423號公報 專利文獻2:日本特開平8_8498號公報 專利文獻3:日本特開2〇〇1 -1 96371號公報 專利文獻4 :日本特開2002-353222號公報 專利文獻5:日本特開2004-1 33422號公報 專利文獻6 :日本特開2004-212940號公報 專利文獻7:日本特開2005- 1 66757號公報 專利文獻8:日本特開2008- 1 1 8 1 24號公報 【發明內容】 發明所欲解決之課題 其目的 層之間 銅系合 本發明是有鑑於如上述的事情所完成的發明， 在於提供一種即使省略在銅系合金配線膜與半導體 通常設有的障壁金屬層也能發低接觸電阻，甚至與 金配線膜與半導體層的密著性優之配線構造。 用以解決課題之手段 本發明包括以下之形態。 序具備 層與前 〔1〕一種配線構造，於基板上，由基板側依 半導體層，與銅合金層之配線構造，於前述半導體 201214623 述銅系合金層之間，包含有由基板側依序爲含有氮、碳、 氟以及氧所構成的群所選擇之至少一種元素之（N、C、F 、〇)層，和包含銅及矽之銅-矽擴散層之層積構造，且構 成前述（N、C、F、0)層的氮·、碳、氟及氧之任一種之 元素，與前述半導體層之矽結合；前述銅合金層，係包含 有由基板側依序爲含有鋅、鎳、鈦、鋁、鎂、鉻、鎢、鈮 以及錳所構成的群所選擇之至少一種之合金成份X的Cu-X 合金層之第一層，及以純銅或銅爲主成份的銅合金，並由 電阻率比前述第一層稍低之銅合金所構成之層的第二層之 層積構造。 〔2〕前述Cu-X合金屬之第一層的X含有量爲0.5〜20 原子％之〔1〕所記載之配線構造。 〔3〕前述Cu-X合金層之第一層的膜厚爲5〜150nm ’ 相對於銅合金層全膜厚爲5 0%以下之〔1〕或〔2〕所記載 之配線構造。 〔4〕前述Cu-X合金層之第一層的膜厚x(nm) ’及X 之含有量y (原子％ )爲滿足下述（1)式之關係之t1〕〜 〔3〕之任一項所記載之配線構造。 -0.085x + 8.0 ··· ( 1 ) 〔5〕前述銅-矽擴散層是藉由使前述（Ν' C、F、Ο )層、半導體層、及前述銅合金層依此順序而形成之後’ 加上熱履歷而得之〔1〕〜〔4〕之任一項所記載之配線構 -8 - 201214623 造。 〔6〕前述半導體是氣化非晶砂或多晶砍之〔1〕〜〔 5〕之任一項所記載之配線構造。 〔7〕具有〔1〕〜〔6〕之任一項所記載之配線構造 的顯示裝置。 〔8〕具有〔1〕〜〔6〕之任一項所記載之配線構造 的半導體裝置。 〔發明效果〕 根據本發明，在使銅合金層與半導體層直接接觸之直 接接觸技術，不光是銅合金層與半導體層之接觸電阻很優 異，生產性也良好，可以提供製程極限（process margin )更爲擴大的技術。具體而言，可以提供不易受到各種製 程條件的差異（裝置性能的差異、不安定性、未預期的污 染、不易控制的污染等）的影響，此外也不需要極端嚴格 的管理條件，不容易受到製程條件的限制之技術。再者， 針對銅合金層之第一層，作爲合金成份而含有χ(χ爲由 鋅（Zn)、鎳（Ni)、鈦（Ti)、鋁（A1)、鎂（Mg)、 鉻（Ca)、鎢（W)、鈮（Nb)以及錳（Mo)所構成之 群所選擇的至少一種）的銅-X合金層（第一層），第二層 以純銅或銅爲主成份的銅合金，由於電阻率是由比前述第 一層還低的銅合金所製成的層，因此可實現與半導體層之 密著性的提升及低接觸電阻，並且可抑制作爲銅合金層整 體之電阻率的上昇。 -9 - 201214623 〔用以實施發明之形態〕 本發明是有關銅系合金膜與半導體層可以直接接觸的 直接接觸技術。詳細而言，以前述專利文獻8爲基礎，主 要由生產生、以及密著性之觀點重新檢討的結果完成的發 明。再者，於本說明書中參照專利文獻8的內容而納入。 首先，明確判斷出在專利文獻8的發明中招致如下的 問題。爲了得到專利文獻8所記載之配線構造（中介著含 氮層或含氮氧化層使半導體層與銅系合金膜直接接觸之構 成），首先，在電漿CVD裝置（真空下）等之半導體層形 成用真空室內形成半導體層及含氮層或含氮氧化層，接著 ，必須改移至供使用濺鍍法等成膜銅系合金膜之專用的真 空室（真空下）。根據本案發明人的檢討結果，明確判斷 出前述之改移送時，含氮層等的表面會接觸到大氣而被過 度污染的話，會招致電氣特性（TFT特性，或半導體層與 銅合金膜之接觸電阻）之降低或差異等問題。因此，爲了 避免這些問題反覆檢討的結果，達到了下述（I )〜（II ) 之構成。再者，由密著性、低電阻率、及低接觸電阻之觀 點，了解到藉由將銅合金層形成下述（ΙΠ )，就能實現與 半導體層之密著性優的銅合金層。 (I )本發明之配線構造，與專利文獻8所記載的構造 不同，如第1A圖等所示，具有在（N、C、F、0)層之上 ，形成含有銅及矽之銅-矽擴散層之層積構成爲一大特徵 。該銅一矽擴散層，係如第3圖之槪略製程圖所示，形成 -10- 201214623 以含氮層等爲代表之（N、C、F、〇)層後，在依序形成 半導體層、銅合金層之時而得者，但較好是其後，藉由在 TFT之製造製程所加上的熱履歷進而促使其形成，大致上 是藉由150 °C以上（較佳者爲180 °C以上）之熱處理而使銅 系合金膜中的銅擴散至半導體層中之矽而得。如此而得之 銅-矽擴散層，是藉由銅合金層中的銅、及半導體層的矽 而構成，且作爲隔絕大氣保護（N、C、F、0)層之覆蓋 層的作用。該銅-矽擴散層，如第1A圖等所示，雖然可以 直接形成在（N、C、F、0)層之上，但並不限於此。 製造本發明之配線構造的方法，不是如專利文獻8那 樣在含氮層上直接成膜銅合金層，而是如第3圖之槪略製 程圖所示，形成以含氮層等代表之（N、C、F、Ο )層後 ，在同真空室內接著連續而該（N、C、F、0)層之上進 而成膜半導體層爲其特徵。進行該方法之後，接著與專利 文獻8同樣地改移至銅合金膜專用真空室成膜銅系合金膜 ，其後以公知的方法製造TFT的話，上述半導體層，藉由 之後的熱履歷變化爲銅-矽擴散層，解決了（N、C、F、Ο )層被污染而導致TFT特性的降低及接觸電阻的上昇，或 者這些差異的問題，其結果，可提供使TFT之半導體層與 銅系合金膜直接且確實地連接，具有良好的電氣特性之直 接接觸技術。 (II)在本發明，具有作爲防止銅合金屬與直接形成 TFT基板上之半導體層的相互擴散作用之障壁層而揭示（ N、C、F、〇)層。在專利文獻8，作爲前述障壁層而揭示 -11 - 201214623 含氮層、及含氮氧化層，但根據此後之本案發明人的硏究 ’確認了上述作用也得以發揮含有碳或氟之層同樣的作用 ’更詳言之’含有由氮、碳氟以及氧所構成的群中選擇的 至少一種元素之（N、C、F、0)層藉由實驗確認了其全 部可得到與含氮層或含氮氧化層實質上相同的結果。如此 般在本發明，把（N、C、F、0)層作爲障壁層使用這一 點，將專利文獻8之技術更爲發展而得者。 (III)本發明之銅合金層，是包含第一層和第二層的 層積構造，第一層是作爲合金成份，含有X(X是由Zn、 Ni、Ti、Al、Mg、Ca、W、Nb及Μη所構成的群所選出的 至少一種）之Cu-X合金層在本發明中，與半導體層直接接 觸的第一層，是以含賦予密著性提升之合金元素的銅合金 所構成，藉此提升與半導體層的密著性。又該些X元素不 會使銅合金層與半導體層的接觸電阻上升。另一方面，層 積在上述第一層之上的第二層，是以電阻率低的元素（具 有純銅或與純銅同程度的低電阻率之銅合金）所構成，藉 此達到銅合金層全體的電阻率之減低。亦即，藉由本發明 所規定的上述層積構造，將電阻率比鋁低的銅原來的特性 有效地發揮到最大限，而且也能決解銅之缺點的與半導體 層之低密著性。 以下，詳細說明本發明。如上所述，本發明是以專利 文獻8之技術爲基礎進而加以改良之技術，有關含氮層等 之形成方法等只要參照專利文獻8即可。在本說明書，與 專利文獻8之不同點進行重點說明。 -12- 201214623 首先，參照第1A圖〜第1C圖、第2圖說明有關本發明 之配線構造及其製造方法。本發明之配線構造，是於基板 上，由基板側依序具備半導體層，與銅合金層之配線構造 ，於半導體層與銅合金層之間，包含有由基板側依序.爲含 有氮、碳、氟以及氧所構成的群所選擇之至少一種元素之 (N、C、F、Ο)層，及包含銅及矽之銅-矽擴散層之層積 構造。這樣的層積構造，只要在半導體層與銅合金層之間 至少有被設置即可，例如，第1 Α圖〜第1C圖所示在半導體 層上直接具有上述之層積構造亦可。又如第2圖所示，（N 、C、F、◦)層有複數亦即，由基板側依序具有半導體層 、（N、C、F、0)層、半導體層，於其上具有上述之層 積構造之實施形態亦包含於本發明之範圍。本發明並不限 於這些實施形態。 以下，參照圖面同時詳細說明有關本發明之配線構造 之第1〜第5實施形態。本發明之配線構造可應用於源極/ 汲極電極或TAB連接電極等，也適用於液晶顯示器、有機 EL (電致發光）等的顯示裝置，或ULSI (超大規模積體 電路.）、ASIC ( Application Specific Integrated Circuit， 特殊用途積體電路）、FET (場效應電晶體）、二極體等 的半導體裝置。以下，作爲本發明之層積構造被適用之顯 示裝置之代表例使用TFT之實施形態1〜2來說明，作爲半 導體層之代表例使用MOSFET之實施形態3來進行說明，但 並非爲限定於此之要旨。此外，半導體層之種類，亦可爲 非晶矽氫、非晶矽、微結晶矽、多結晶矽、或單結晶矽之 -13- 201214623 任一。 再者，以下，成膜在（N、C、F、0)層之上的半導 體層，將藉由之後的熱履歷變化爲最後隔絕大氣來保護該 (N、C、F、0)層所得的銅-矽擴散層之半導體層稱爲「 第二半導體層」，將直接形成在TFT用基板之上的半導體 層稱爲「第一半導體層」。 (本發明之第1實施形態） 於第1A圖表示有關本發明之TFT的第1實施形態。第 1 A圖，在TFT用基板上具有第一半導體層，於其上直接具 有（N、C、F、0)層與銅-矽擴散層所構成的兩層之層積 構造，且具有於其上直接被形成銅合金層（含第一層與第 二層）的構造。第1A圖之構造，係藉由形成（N、C、F、 〇)層之後，形成第二半導體層，接著銅合金層（層積構 造），其後施加約1 50°C以上之熱履歷而得。 於第1實施形態，（N、C、F、0)層，是含有氮、碳 、氟以及氧之至少一種元素。此（n、c、f、o)層，因 爲是以幾乎覆蓋半導體層的表面全體的方式形成，所以作 爲防止銅合金層與第一半導體層之界面之銅與矽之相互擴 散之障壁而有效作用。較佳爲含氮層。細詳而言，構成上 述層之氮、碳.、氟、氧係與第一半導體層之矽結合，主要 含有矽氮化物、矽碳化物、矽氟化物、矽氧化物。在此’ 矽氮化物、矽碳化物、以及矽氟化物進而含有氧亦可’例 如矽氮化物也得以包含進而含有氧之矽的氮化物之複合化 -14 - 201214623 合物。矽之氧氮化物等的含氧複合化合物，是例如與在含 氮層之形成過程等不可避免地被導入之氧（〇)結合而得 〇 在此，包含於（N、C、F、0)層的氮原子、碳原子 、氟原子、氧原子之面密度之合計，最好是與第一半導體 層材料（代表性爲矽）的有效鍵結的面密度相同，或是具 有比該有效鍵結的面密度微高的面密度。爲了防止銅合金 層與第一半導體層的相互擴散，有必要將半導體層的表面 以含氮層等（N、C、F、0)層覆蓋。在此場合，存在於 半導體層表面的未鍵結電子對（dangling bond)最好是與 構成上述層之各元素結合。所謂「有效鍵結」意味著考慮 到氮原子、碳原子、氟原子、氧原子之立體障礙之後，可 以配置於半導體層表面之結合電子對，「有效鍵結之面密 度」意味著以（N、C、F、Ο)層覆蓋半導體層的表面全 體之面密度。有效鍵結之面密度，雖因半導體材料之種類 等而異，但例如矽的場合，亦因結晶的面方位而有若干不 同，大致上在1 〇 1 4 c m ·2〜2 X 1 0 16 c ηΓ2的範圍內。 具體而言，例如含氮層主要含有矽氮化物的場合，以 及主要含有矽氮化物，且進而含有矽的氮氧化物的場合， 都是最好含氮層的氮，在與第一半導體層接觸的界面具有 l〇14cm_2以上2x 1016cm·2以下之面密度（Ν1 )。爲了確保 所要的TFT特性等，含氮層的氮之面密度的下限以2 X l〇14cm_2爲佳，進而以4xl014crrT2更佳。同樣地含碳層之碳 ’在與半導體層接觸之界面，以具有1014cm·2以上、2x -15- 201214623 1016cm·2以下之面密度（Cl )爲佳，以2xl〇14cnr2以上更 佳，4x1 014cnT2以上又更佳。同樣地含氟層之氟也與上述 同樣，在與第一半導體層接觸之界面，以具有1014cm·2以 上、2X1016Cm·2以下之面密度（F1 )爲佳，以2xl〇14cm·2以 上更佳，4x1 014cnT2以上又更佳。由同樣的觀點，含氧層 之氧也與上述同樣，在與第一半導體層接觸之界面，以具 有1014cm_2以上、2xl016cm·2以下之面密度（01 )爲佳， 以2xlOMcm_2以上更佳，4xl014cm_2以上又更佳。 (N、C、F、0)層，只要至少具有一層以上包含矽-氮結合、砍-碳結合、砂-氣結合、砂-氧結合之層即可。在 此，矽-氮結合之矽與氮之距離（原子間隔）約0.18nm， 實質上以〇.2nm以上爲佳，0.3ηιη以上更佳。但是，含氮層 的氮之面密度（N1)太高的話，含氮層所包含的絕緣性之 矽氮化物變多，電阻上升，TFT性能會劣化之虞》含氮層 之氮的面密度之上限以lxl 〇16cnT2更佳。由相同的觀點來 看，矽·碳結合之矽與碳之距離（原子間隔）約0.1 9nm， 實質上以〇.2nm以上爲佳，0.3nm以上更佳。此外，含碳層 之碳的面密度之上限以lxl 〇16cm_2更佳。由相同的觀點來 看，矽-碳結合之矽與碳之距離（原子間隔）約0.16nm， 實質上以〇.18nm以上爲佳，0_25nm以上更佳。 此外，含氟層之氟的面密度之上限以lxl 016cnT2更佳 。再者，矽-氧結合之矽與氧之距離（原子間隔）約 0.1 3 nm，實質上以0.15nm以上爲佳，0.2nm以上更佳。含 氧層之氧的面密度之上限以lxl 〇16cnT2更佳。 -16- 201214623 前述之（N、C、F、0)層之氮的面密度（N1)、碳 之面密度（Cl)、氟之面密度（F1)、氧之面密度（〇1 )例如可以使用 RBS ( Rutherford B ackscattering Spectrometry，拉塞福後方散射分光）法來算出。 又，（N、C、F、0)層，是除去〇的（N、C、F)層 ，且如矽的氧氮化物等那樣包含含氧化合物的場合（例如 ，除了矽之氮化物以外進而含有矽之氧化物的場合），構 成前述層之各元素之面密度的合計滿足前述要件，同時各 元素之面密度（Nl、Cl、F1)與氧之面密度（ΟΙ)之比 的合計（N1+C1+F1) /01以1.0以上爲佳，藉此可以更進一 步提高TFT特性。矽之氮化物等含氮化合物，或矽之氮氧 化物等之含氧化合物，原本是絕緣物，但是（N、C、F、 〇)層之厚度，如後述般，大致在0.18nm以上、5nm以下 極薄，所以可把電阻抑制的很低。 根據本發明人的實驗結果，明確判斷了 TFT特性因（ N1+C1+F1) /01之比而受影響，爲了得到更優異的TFT特 性，只要使（N1+C1+F1 ) /〇1之比大於1.0以上即可。 認爲（N1+C1+F1 ) /01之比變大的話，（N、C、F、 〇)層中的電阻成分就變少，所以可得到良好的電晶體特 性。（N1+C1+F1 ) /01之比越大越好，例如在1 .05以上的 話更佳，以1.1以上更佳。 (N1+C1+F1 ) /01之比，例如在使用電漿氮化法形成 含氮層時，可以藉由適當控制電漿的氣體壓力或氣體組成 、處理溫度等電漿產生條件而進行調節。 -17- 201214623 (N、C、F、0)層的厚度，大致在〇.l8nm以上、5nm 以下之範圍內爲佳。如前所述，（N、C、F、Ο)層，作 爲供防止銅合金層與第一半導體層之界面的銅與矽之相互 擴散之障壁層是有用的，但是（N、C、F、Ο)層很容易 變成絕緣體，所以太厚的話電阻變極高之外，TFT性能 會劣化。藉由把（N、C、F、0)層的厚度控制在上述範 圍內，可以使（N、C、F、0)層之形成所導致的電阻上 升，抑制在不會對TFT性能造成不良影響的範圍內。（N 、（：、戶、0)層的厚度，大致在311111以下爲佳，211111以下更 佳，lnm以下又更佳。（N、C、F、0)層的厚度，可以藉 由種種的物理分析手法而求得，例如除了前述RBS法以外 ，還可以利用XPS ( X線電子分光分析）法、SIMS (二次 離子質量分析）法、GD-OES (高頻電暈放電發光分光分 析）法等。再者，也可以任意組合上述（N、C、F、Ο) 層之厚度的上限和下限而爲其範圍》 構成（N、C、F、0)層的各元素的原子數與矽原子 數之比（（N、C、F、0) /Si)之最大値，以在0.5以上、 1.5以下之範圍內爲佳。藉此，TFT特性不會劣化，可以使 (N、C、F、0)層所導致之障壁作用有效地發揮。上述 比之最大値以0.6以上爲佳，0.7以上更佳。前述之比， 例如可以在電漿照射時間從大約5秒鐘至1 〇分鐘的範圍內 進行控制而來調節。上述之比，可以藉由RB S法分析（N 、C、F、0)層之深度方向的元素（N、C、F、0以及Si) 而算出。再者，也可以任意組合上述比之最大限的上限和 -18- 201214623 下限而爲其範圍。 爲了形成上述之（N、C、F、0)層，只要在形成第 一半導體層之後，將氮、碳' 氟以及氧之至少一種元素供 應到第一半導體層表面即可。具體而言，可以利用含有這 些之任一的電漿而形成上述之層。或者，使用熱氮化法或 氨基化法形成含氮層亦可。 以下’針對利用電漿的方法做詳細說明。電漿可以使 用含有氮、碳、氟、氧之至少任一種的氣體。作爲可利用 的氣體’舉例有：N2、NH3、N20、NO等含氮氣體；NF3 等含氮/氟氣體；CO、co2、碳氫系氣體（例如ch4、c2h4 、CzH2等）等之含碳氣體；碳化氣系氣體（例如cf4、 C4F# ) 、CHF3等之含碳/氟氣體等；除了氧（〇 )以外， 含氧原子的氧化氣體（例如〇3等）含氧氣體等。這些氣體 可以單獨或者作爲混合氣體利用。 此外’作爲由含有上述氣體之電漿源，將氮、碳、氟 、氧之至少任一種供給到半導體層表面的方法，例如舉例 有‘·在電漿源的附近設置半導體層而進行的方法。在此， 電漿源與半導體層的距離，只要因應於電漿種、電漿產生 的電力、壓力 '溫度等各種參數而適當設定即可，一般而 言可以利用由接觸到電漿的狀態至數cm〜1 〇cm的距離。 像這樣在電漿附近，具有高能量的原子存在著，藉由此高 能量而對半導體層表面供應氮、碳、氟、氧等，就可以在 半導體表面形成氮化物、碳化物、氟化物、氧化物等。 除了上述方法以外，例如利用離子注入法亦可。根據 -19- 201214623 此方法，藉由電場使離子加速而能長距離移動，所以電漿 源與半導體層的距離可以任意設定。此方法，可以藉由使 用專用的離子注入裝置而實現，但最好使用電漿離子注入 法。電漿離子注入法，是對於設置在電漿附近的半導體層 施加負的高電壓脈衝而使離子注入均勻地進行之技術。 有關氧，除了上述方法以外，進行半導體層表面之 UV照射的話，產生反應性高的臭氧而使半導體表面氧化 ，所以可以將氧供應到半導體層。此外，有關半導體表面 ，即使進行過氧化氫、硝酸等浸酸處理也能夠供應氧。 形成（N、C、F、0)層時，由製造製程的簡化或處 理時間的縮短等觀點來看，上述層之形成所用的裝置或真 空室、溫度或氣體組成，如下地進行控制爲佳。 首先，裝置爲了要使製造製程簡化，最好使用與半導 體層形成裝置相同的裝置來進行爲佳，在同一裝置的同一 真空室來進行更佳。藉此，在裝置間或裝置內，處理對象 的工件就沒有必要進行多餘的移動◊關於溫度，以與半導 體層之成膜溫度實質相同的溫度（可包含約±1Q°C的範圍 )來進行爲佳，藉此，可節省隨著溫度變動的調節時間。 此外，關於氣體組成，（i)使用含有由氮、碳、氟 及氧所構成的群中所選出的至少一種元素的氣體（前述含 氮氣體、含碳氣體、含氟氣體、含氧氣體等）來形成（N 、C、F、0)層亦可，或者（ii)使用含有由氮、碳、氟 及氧所構成的群中所選出的至少一種元素的氣體，與於半 導體層形成所使用的原料氣體的混合氣體來形成（N、C、 -20- 201214623 F、〇)層亦可，或者（in)使用含有由氮、碳、及氟所構 成的群中所選出的至少一種元素的氣體，與還原性氣體的 混合氣體來形成（N、C、F、Ο)層亦可。例如，形成含 氮層的場合’如上述（i )，僅使用至少含有氮的含氮氣 體（N2、NH3、NF3等）來進行亦可’但如上述（Η )，使 用含氮氣體’與半導體層形成所使用的原料氣體（SiH4 ) 的混合氣體爲佳。僅使用含氮氣體來形成含氮層的話，半 導體層之形成後’爲了沖洗（purge)真空室內部，必須 將已使用過的半導體層形成用氣體全部先暫時排除，但是 如上述，在混合氣體的條件下進行的話，就不必排除氣體 ，所以可以縮短處理時間。 於上述（Π)，含有由碳、氮、氟及氧所構成的群中 所選出的至少一種元素的氣體（以下簡稱爲「（N、C、F 、〇)氣體」，特別是會簡稱爲含氮氣體），及半導體層 形成所使用的原料氣體（以下簡稱爲「半導體原料氣體J )的流量比（（N、C、F、0)氣體/半導體原料氣體）’ 較佳爲控制在0.1以上、15以下，藉此，除了有效發揮上 述處理時間的短縮效果外，障壁層的絕緣性上升’還可以 防止TFT特性（打開電流/關閉電流）的下降或接觸電阻 的上升。（N、C、F、0)氣體太少的話’具有無法有效 發揮銅與矽的相互擴散防止效果之虞，相反地（N、C、F 、〇)氣體太多的話’該薄膜層內的結合具有變得不安定 之虞。（（N、C、F、0)氣體/半導體原料氣體）之更佳 的流量比，爲〇 . 3以上、1 〇以下’更佳之流量比爲0 · 5以上 201214623 、7以下。再者，也可以任意組合上述流量比的上限和下 限爲其範圍。 或者，氣體組成，如上述（iii)，以前述之含氮氣體 與含有還原性元素氣體的混合氣體爲佳，藉此，半導體層 的氧化就能更進一步有效抑制。作爲還原性元素例如舉例 有：NH3或H2等。其中，NH3不僅具有還原作用亦作爲含 氮氣體而發揮作用，所以也可以單獨使用，也可以與112混 合使用。 銅-矽擴散層，如上所述，成膜銅合金層之時而得的 ，理想是藉由之後在TFT之製造製程所施加的熱履歷進而 促使其形成，藉由銅合金層中的銅擴散到第二半導體層中 的砂而得的。該銅-砂擴散層，具有隔絕因大氣的污染來 保護（N、C、F、0)層的作用。銅-矽擴散層的厚度，因 應於所需要的TFT特性等做適度調整爲佳，以0.2nm以上、 2 OOnm以下爲佳。詳細而言，只要比相當於銅-矽原子一層 份的厚度（約〇.2nm左右）還厚的話即可，由TFT製造的觀 點來看以儘可能越薄越好的要旨，在200nm以下爲佳。 第二半導體層，如上所述，藉由銅合金層中的銅擴散 而形成銅-矽擴散層，具有隔絕因大氣的污染來保護上述 (N、C、F、0)層的作用，但其膜厚太厚的話，具有銅 合金層全體（第一層+第二層）之電阻率上升之虞。由如 此的電阻率之觀點來看，第二半導體層的膜壓以45 nm以下 爲佳。 接著，針對本發明所用的銅合金層做說明。本發明之 -22· 201214623 銅合金層，是由基板側依序包含第一層與第二層的層積構 造。 有關第一層 第一層，作爲合金成份，含有X ( X是由Zn、Ni、Ti 、A1、Mg、Ca、W、Nb及Μη所構成的群所選出的至少一 種）之Cu-X合金層。藉由形成此種第一層’即使不中介著 障壁金屬層，與半導體層（亦包含變化爲銅-矽擴散層的 半導體層之要旨，因而包含第一半導體層與第二半導體層 之兩者：以下，有關與本發明之銅合金層和半導體層的密 著性所描述的場合相同）的密著性還是能提昇，同時可達 成與半導體層的低接觸電阻。這些X元素，雖是固溶於銅 金層，但選擇不固溶於銅氧化膜的元素。認爲這些元素所 固溶的銅金合因成膜過程的熱處理被氧化的話，上述元素 會擴散而濃化於粒界或界面，藉由該濃化層，與半導體層 的密著性上升。此外這些元素對使用銅之場合的有用性（ 銅本體的低電阻、及低接觸電阻）沒有任何阻礙還能發揮 上述密著性。 上述的X元素中，較好的是Mn、Ni，更好的是Μη。尤 其Μη密著性優。Μη被發現是一種在上述之界面濃化現象 非常強烈的元素，銅合金成膜時或成膜後的熱處理（例如 :包含在將SiO膜之絕緣膜成膜之製程的顯示裝置之製造 過程的熱履歷），從膜的內側朝向外側移動。對於界面之 Μη的移動是經由熱處理的氧化而生成之Mn氧化物成爲驅 -23- 201214623 動力’更加以促進。其結果，與半導體層的密著性提昇。
Cu-X合金屬（第一層）的X含有量以0.5〜20原子％爲 佳。作爲X元素，單獨使用上述之元素的場合，只要單獨 的量滿足上述範圍即可，含有兩種以上的場合，只要滿足 上述範圍即可。X含有量不滿0.5原子％的話，具有與半導 體層的密著性和低接觸電阻無法實現之虞。另一·方面，X 含有量超過20原子％的話，Cu-x合金膜的電阻變高的結果 ’具有接觸電阻變高之虞。X含有量的理想範圍爲5〜15原 子％。再者，也可以任意組合上述X含有量的上限和下限 而爲其範圍。 此外，銅-矽合金層（第一層）的膜厚以5〜150nm爲 佳，相對於銅合金層全膜厚以50%以下爲佳。膜厚未滿 5nm的話，在TFT之製造製程的熱處理過程，後記的第二 層之銅原子很容易通過Cu-X合金層（第一層）而到達半導 體層，其結果銅-矽擴散層的膜厚變太厚而有接觸電阻變 高之虞。此外，膜厚未滿5nm的話，有密著性無法確保之 虞。另一方面，膜厚超過150nm，或對於銅合金層全膜厚 的比例超過50%的話，銅合金層全體（第一層+第二層）的 電阻變高，具有來自配線之發熱問題變深刻之虞。
Cu-X合金層（第一層）的理想膜厚爲20〜lOOnm，更 好的膜厚爲20〜60nm。再者，也可以任意組合上述Cu-X 合金層之膜厚的上限和下限而爲其範圍。 再者，爲了將密著性提昇效果發揮到最大限，並非各 別來控制X元素的含有量和第一層的膜厚，而是互相關連 -24- 201214623 來控制爲佳。根據本發明人等的實驗結果，努 體層的密著性，與存在於第一層的X元素之絲 連。亦即，X元素的含有量少的場合，將膜JI 膜厚薄的場合，將X元素的含有量增多爲宜。 述之Cu-X合金層（第一層）的X含有量y(J| Cu-X合金層（第一層）的的膜厚x(nm)，： )式的關係爲佳。 -0.085X + 8.0 ·· ( 1 ) 未滿足上述（1)式之關係的場合’具窄 分之虞。有關密著性也就是說只要滿足上述 厚越厚越好，但如上所述’膜厚太厚的話’ J 全體之電阻變高之虞，所以考慮密著性與電P」 度控制膜厚爲佳。 構成Cu-X合金層（第一層）的Cu-X合金 式Co爲合計（單獨的場合單獨的量）’含有0 %亦可，藉此達成低電阻率’並且提昇與半11 性。理想的含有量以〇 ·0 5原子％以上、〇 ·8原-，更理想爲〇.1原子％以上、0.5原子％以下。1 任意組合上述Fe及/或Co之含有量的上限和飞 圍。 有關第二層 明了與半導 量有密切關 加厚爲宜， 更具體，上 子％ )，與 3足下述（1 密著性不充 (1 )式，膜 有銅合金層 的差異，適 ，進而Fe及/ 02〜1 .〇原子 體層的密著 二％以下爲佳 者，也可以 限而爲其範 -25- 201214623 在本發明之銅合金層中，第二層是形成在第一層之上 (正上方），係以純銅或銅爲主成份的銅合金，並以電阻 率比上述第一層還低的銅合金所構成。在此，意味著以銅 爲主成份，包含在銅合金中之元素之中，銅含最多。銅合 金中的銅之含有量，如後所述，因所適用之合金元素而異 ，所以不可一槪而論，例如60原子％以上（理想爲70原子 % )、不滿100原子％ (理想爲99.9原子％以下）爲佳。藉 由設置此種第二層，就能將銅合金層全體的電阻率壓低。 在此’電阻率比第一層還低的銅合金，是指與包含X元素 的Cu-X合金所構成的第一層相比，電阻率低地適度控制合 金元素之種類及/或含有量即可。電阻率低的元素（大槪 只低於純銅合金的元素），參照文獻所記載的數値等，就 很容易從公知的元素選出。但即使電阻率爲高的元素，只 要減少含有量（大槪0.05〜1原子％左右），就能降低電阻 率，所以可適用於第二層的合金元素，未必限定於電阻率 低的元素。具體而言，例如銅-0.5原子％、鎳、銅-0.5原子 %、鋅、銅-0.3原子％、Μη等理想使用。另外，可適用於 第二層的合金’亦可爲含有氧氣或氮氣等的氣體成份即可 ，例如可使用銅-氧或銅-氮等。 上述銅合金層全體的厚度（第一層+第二層）是因應. 於所需要的TFT特性等而適度設定，但大約以i〇nm〜1以m 爲佳，較佳爲30nm〜800nm，更佳爲50nm〜600nm。再者 ，也可以任意組合上述銅合金層全體之厚度的上限和下限 爲其範圍。 -26- 201214623 於本發明所使用的銅合金層是第一層及第二層，並包 含上述的元素，殘留部爲銅及不可避不純物。 由上述層積構造所製成的本發明之銅合金層，係利用 測鍍法所形成爲佳。具體而言，構成上述第一層的材料利 用濺鍍法成膜之後，然後構成上述第二層的材料利用濺鍍 法成膜，藉此形成層積構造即可。如此一來，形成銅合金 層積膜之後，進行既定的圖案化之後，從覆蓋的觀點，將 剖面形狀加工到錐角45〜60°左右的錐狀爲佳。 只要使用濺鍍法，就能將與濺鍍標靶略相同組成的銅 合金膜成膜。因此，經由調整濺鍍標靶的組成，就能調整 銅合金層的組成。濺鍍標靶的組成也可以使用不同組成的 銅合金標靶來調整，或者亦可藉由將合金元素的金屬晶片 安裝於純銅標靶來調整。 再者，在濺鑛法中，具有在成膜的銅合金層之組成與 濺鍍標靶的組成之間產生微小的偏差。但此偏差大槪在數 原子％以內。因此，即使將濺鍍標靶的組成，控制在最大 爲±10原子％之範圍內，仍可成膜爲所期望之組成的銅合金 層。 本發明所用的基板並未特別限定，但例如舉例有：無 鹼玻璃、高應變點玻璃、鈉鈣玻璃等。 (本發明之第2實施形態） 有關本發明之TFT的第2實施形態，是在構成上述之第 1實施形態的兩層之層積構造的（N、C、F、Ο)層，與 -27- 201214623 TFT用基板之間’具有第—半導體層、（N、C、F、〇)層 、第一半導體層之例。詳細而言，如第2圖所示，在TFT用 基板之上具有第一半導體層、（N、C、F、0)層、第一 半導體層，於其上直接具有由（N、C、F、0)層與銅-矽 擴散層所構成的兩層之層積構造，於其上直接設有被形成 銅合金層的構造。 (本發明之第3實施形態） 於第4圖表示有關本發明之M0SFET的第1實施形態》 第4圖是在單晶矽之上直接具有由（N、C、F、0)層與 銅-矽擴散層所構成的兩層之層積構造，於其上直接設有 被形成銅'合金層的構造。此種構造是藉由第5圖所示的製 程形成。亦即，藉由離子注入法等把N、C、F、Ο之中， 例如：氮打入到單結晶矽基板中。此時，被注入的氮，具 有以某種深度（稱爲「飛程」）爲中心呈現大致高斯分佈 的深度方向分佈。被注入的氮之損傷導致矽的一部分非晶 化。接著藉由濺鍍與電鍍成膜銅合金層，然後藉由施加退 火等熱處理而形成銅合金層（包含第一層與第二層）/銅-矽擴散層/含氮層/單晶矽的構造。 上述之實施形態，具有與前述之TFT之第1實施形態相 同的配線構造。MOSFET之實施形態並不限於上述’例如 :可以採用與前述之TFT之第1〜第2實施形態實質上相同 的構造。 參照第8圖（a)〜（k)的各製程圖’同時說明 -28- 201214623 MOSFET (金氧半導體場效應電晶體，Metal-oxide-semiconductor field effect transistor )之製造方法。在 此，說明在單晶P型矽基板上藉由局部氧化法（LCOS : Local oxydation of Si)進行元件分離圖案的形成，在元件 的活性區域（未被局部氧化的區域）製作MOSFET的製程 。以下說明使用多晶矽的要旨，但並非限定於此之要旨。 首先，於單晶P型矽基板上藉由熱氧化等形成閘極絕 緣膜（第8圖（a))。接著，藉由CVD等成膜P摻雜的多 晶矽（第8圖（b))。然後藉由微影，將光阻圖案化（第 8圖（c ))。以該光阻作爲遮罩，藉由乾師刻來蝕刻多晶 矽（第8圖（d))。接著藉由離子注入法等把砷打入基板 ，利用施加活性化退火形成源極-汲極區域（第8圖（e ) )。接著，藉由CVD等成膜層間絕緣膜（第8圖（f))。 藉由微影圖案化（第8圖（g ))、施加乾蝕刻的話，就會 在源極-汲極區域形成有供連接金屬配線膜（銅合金層） 的接觸孔（第8圖（h))。接著，經過前述第8圖所示的 製程而形成有銅合金層（包含第一層與第二層）/銅-矽擴 散層/含氮層/單晶矽的構造。亦即，藉由離子注入法等將 氮打入到基板。此時，藉由被注入的氮以某種深度（稱爲 「飛程」）爲中心，呈現大致高斯分佈之深度方向分佈的 氮造成的損傷使矽的一部分非晶化（第8圖（i ))。其次 ’藉由濺鍍和電鍍成膜銅系合金膜（第8圖（j))，進行 CMP ( Chemical Mechanical Polish )藉此加工爲配線圖案 。最後進行退火的話，即可得到具有銅-矽擴散層的 -29 - 201214623 MOSFET (第 8圖（k))。 【實施方式】 實施例 以下，列舉實施例更具體的來說明本發明，但本發明 不因以下實施例而受限制，在適合於上、下記之要旨所得 的範圍，加以變更來實施亦可，這些均包含在本發明的技 術範圍。 實施例1 密著性之評估 在實施例1 ’按以下要領，製作改變銅合金層之第一 層的組成的試料，來評估銅合金層與半導體層的密著性。 首先，在玻璃基板上，利用電漿CVD法，將惨雜膜厚 200nm之不純物的低電阻的多晶質矽膜（n_a_Si: η層）加 以成膜。該低電阻非晶砂膜（n-a-Si: Η層），是藉由施行 以SiH4、ΡΗ3爲原料的電漿CVD所形成。電漿CVD的成膜 溫度爲3 2 0 °C。 接著，在同一電漿CVD裝置的同一真空室內，僅供應 氮氣使其產生電漿，以氮電漿將上述低電阻非晶砂膜的表 面處理30秒鐘，形成含氮層。施加於此電漿的高頻（RF) 功率密度約爲〇.3W/cm2，成膜溫度爲32〇°C，氣體壓力爲 6 7Pa。以RBS法及XPS法分析表面的結果，確認了形成厚 度約lnm的含氮層。 其次，不從上述CVD裝置取出而繼續成膜摻雜膜厚 -30- 201214623 1 Onm的不純物（P )的低電阻非晶矽膜。於此上，利用濺 鍍法，將銅-錳合金膜，如第9圖所示隨意地在各種條件（ 錳含有量、膜厚）成膜，進而在其上成膜5 OOnm純銅膜。 濺鑛的成膜溫度爲室溫。其次，藉由微影圖案化光阻，以 光阻作爲遮罩蝕刻上述之銅合金膜，·藉此形成密著性試驗 用的圖案。再者，本發明之銅-矽擴散層，是如上所述， 在成膜上述銅合金膜時形成，所以在本實施例於銅合金膜 之成膜後進行密著性評估試驗。只要在銅合金膜成膜後進 行熱處理進而促進銅-矽擴散層的形成，所以可實現與銅 合金膜成膜後之密著性相等或其以上的密著性。 密著性評估是以經由膜帶之剝離試驗來評估。詳細而 言，於銅合金膜的表面，以切割刀切入lmm間隔的棋盤格 狀。接著’將住友3M公司製黑色聚酯膠帶（產品編號 8422B )緊貼於上述銅合金膜上，上述膠帶的剝離角度持 續保持成60°，一舉將上述膠帶剝離，計算經由上述膠帶 剝離的棋盤格之區劃數，求出與全區劃的比率（膜剝離率 )。測定是進行三次，將三次的平均値作爲各試料的膜剝 離率。 在本實施例中，將膜剝離率未滿0〜5%者判定爲〇， 將5%以上、未滿50%者判定爲△，將50%以上者判定爲x。 將結果標示於第9圖。 自表示密著性評估試驗之結果的第9圖了解到，第一 層之錳的含有量y (原子％ )，與第一層的膜厚乂（1111〇 ， 係互相關連而控制，但在提高銅合金層與半導體層的密著 -31 - 201214623 性上很有效。此外y (原子％ )與x ( nm )的關係，能以y 2-0.085X + 8.0的關係式整理，在滿足前述關係式的場合， 可提升密著性。 實施例2 接觸電阻之測定 供調査標示於表1〜3的銅合金層（此些的表僅記載第 一層的組成/膜厚，第二層爲純銅）與半導體層的接觸電 阻，藉由 TLM 法（Transfer Length Method)形成 TLM 元件 首先，在玻璃基板上，利用電漿CVD法，將摻雜膜厚 約200nm之不純物（P )的低電阻多晶質矽膜（n-a-Si : Η 層）加以成膜。接著，在同一電漿CVD裝置內，僅供應氮 氣使其產生電漿，藉由氮電漿將低電阻非晶矽膜的表面處 理3 0秒鐘，形成含氮層。施加於此電漿的高頻（RF)功率 密度約爲〇.3W/cm2，成膜溫度爲320°C，氣體壓力爲67Pa 〇 其次，不從上述CVD裝置取出而繼續再度成膜摻雜不 純物（P )的低電阻的非晶矽膜（膜厚：1 〇nm )。於其上 在標示於表1〜3的條件下（第一層的組成、第一層膜厚） ，來濺鍍蒸鍍Cu-X合金，進而成膜膜厚300nm的純銅膜。 濺鍍的成膜溫度爲室溫。藉由微影圖案化光阻，以光阻作 爲遮罩蝕刻上述之銅合金膜，藉此製作成TLM評估元件》 最後在300°C進行30分鐘的熱處理，形成銅-矽擴散層》 其次，參照第6圖及第7圖（a )〜（b ).，同時說明利 -32- 201214623 用TLM法的接觸電阻之測定原理。第7圖 （a )是模式性 表示以上述之要領來形成銅-矽擴散層之後的配線構造之 剖面圖，第7圖（b)是其俯視圖。再者，在第7圖（a)省 略銅-矽擴散層。 首先’於第7圖（a)的配線構造，測定複數電極間的 電流電壓特性’求出各電極間的電阻値。如此得到的各電 極間的電阻値爲縱軸，電極間距離（移轉長：L )爲橫軸 而繪圖’得第6圖的座標圖。於第6圖，y切片之値相當於 接觸電阻Rc之2倍之値（2RC ) ，x切片之値相當於實效上 之接觸長（LT : transfer length :移轉長）。由以上，接 觸電阻率p C以下式表示。
p c = RcxLt xZ 上式中，Z如第7圖（b )所示，表示電極寬幅。 ’於表1爲了比較作 倂記載。 將這些結果標示於表1〜3。再者 爲第一層而使用純銅的場合之結果也一 -33- 201214623 〔表1〕 第一層組成 接觸電阻（Ω·αη2) 純Cu 0.25 Cu-0.5原子％Mn 0.21 Cu-2 原子 ％Mn 0.20 Cu-4 原子 ％Mn 0.18 Cu-6 原子 ％Mn 0.19 〇1-10原子％^111 0.15 〇1-15原子％1^ 0.16 Cu-20 原子 ％Mn 0.13 ※第一層之膜厚均爲2〇nm 〔表2〕 第一層膜厚（nm) 接觸電阻（Ω·cm2) 5 0.22 10 0.18 20 0.15 50 0.16 80 0.17 100 0.14 ※第一層之組成均爲Cu-10原子％1^11 〔表3〕 第一層組成 接觸電阻（Ω·cm2) (：11-4原子％1^ 0.22 〇11-4原子°/(^11 0.23 Cu-4 原子 ％Mg 0.18 Cu-10 原子。/〇Ni 0.21 Cu-10 原子 ％Zn 0.15 〇1-10原子％1如 0.22 ※第一層之膜厚均爲50nm -34- 201214623 表1〜3的例示（除了表1的鈍銅以外）均爲滿足本發 明之要件的配線構造’與使用TLM評估元件所測定的半導 體層之接觸電阻爲〇·1〜0.3Ω . cm2。總之，本發明的配線 構造與半導體層的接觸電阻，與純銅相同左右或是比其稍 低，表示實用的低接觸電阻。 表2所示的第一層，是滿足含錳量與第一層的膜厚以 本發明所規定之理想的關係式，不光是密著性，與半導體 層的接觸電阻也可以抑制得很低。此外，表3作爲X元素是 使用鎳、鋅、鎂之例示，實現低接觸電阻。 實施例3 電阻率之測定 在本實施例中，檢討第一層的膜厚與銅合金層全體（ 第一層+第二層）的電阻率之關係，以及第一層中的X元素 之含有量與銅合金層全體（第一層+第二層）的電阻率之 關係。 與實施例1的密著性評估試驗料相同，作爲第一層而 將銅-錳合金膜在表4、5的各種條件（第一層膜厚、含錳 量）成膜，進而在其上成膜純銅膜（銅合金層全體的膜厚 爲 3 OOnm )。 然後，利用微影與濕蝕刻而加工.成線寬100 v m、線長 1 0mm的電阻評估用圖案。此時，作爲濕蝕刻是使用由： 磷酸：硫酸：硝酸：醋酸=50: 10: 5: 10的混酸所調合的 混合液。並且，使用單片式CVD裝置，加熱基板在3 5 0 °C 進行30分的熱處理，將此熱處理後的電阻利用直流四探針 -35- 201214623 法在室溫測定。 將結果標示於表4、5。 〔表4〕 第一層膜厚（nm) 電阻率（μΩ.αη) 20 2.0 30 2.0 50 2.0 80 2.2 100 2.5 120 2.6 150 3.0 ※第一層之組成均爲Cu-8原子％Mn 〔表5〕 第一層組成 電阻率（μΩ.αη) Cu-4 原子 ％Μη 2.0 0\1-6原子％1^11 2.0 Cu-8 原子 ％Μη 2.0 Cu-10 原子％1^11 2.2 〇1-16原子％1^11 2.5 (：11-20原子％]^11 2.6 ※第一層之膜厚均爲50nm 如表4所示，銅合金層全體的電阻率具有隨著第一層 之膜厚的增加而上昇之傾向，又如表5所示，銅合金層全 體的電阻率具有隨著第一層中之含錳量的增加而上昇之傾 向。但標示於表4、5的任一個例示中，均表示銅合金層合 體的電阻率爲實用的低電阻率。 -36- 201214623 實施例4 第二半導體層的厚度與電阻率之關係的檢討 在本實施例中檢討第二半導體層之厚度與銅合金層全 體（第一層+第二層）的電阻率之關係。 首先，在玻璃基板上，利用電漿CVD法，將摻雜膜厚 約2〇Onm之不純物（P)的低電阻多晶質矽膜（n-a-Si: Η 層）加以成膜。接著，在同一電漿CVD裝置內，僅供應氮 氣使其產生電漿，藉由氮電漿將低電阻非晶矽膜的表面處 理3 0秒鐘，形成含氮層。施加於此電漿的高頻（RF)功率 密度約爲〇.3W/cm2，成膜溫度爲3 20 °C ，氣體壓力爲67Pa 〇 其次，不從上述CVD裝置取出而繼續再度以摻雜不純 物（P )的低電阻的非晶矽膜作爲第二半導體層加以成膜 。此時的第二半導體層的厚度爲〇nm〜50nm。於其上將銅-10原子％錳作爲第一層，進而在其上濺鍍成膜純銅膜，在 銅合金層全體的膜厚爲300nm。濺鍍的成膜溫度爲室溫。 在合金膜評估，將與上述實施例3相同的圖案，利用微影 和濕蝕刻、乾蝕刻來加工。作爲濕蝕刻是使用由：磷酸： 硫酸：硝酸：醋酸=50 : 10 : 5 : 10的混酸所調合的混合液 。並且，使用單片式CVD裝置，加熱基板在300 °C進行30 分的熱處理，將此熱處理後的電阻利用直流四探針法在室 溫測定。 將結果標示於第1 〇圖。 根據第10圖，隨著第二半導體層的膜厚變厚，得知銅 -37- 201214623 合金層全體的電阻率上昇。希望配線膜的電阻抑制得比已 知技術例如將鋁-鈮/鉬的層積構造在300°C進行30分鐘的熱 處理之場合的電阻率5.0// Ω cm更低。自上述結果希望在 300°C進行30分的熱處理之場合，第二半導體層的厚度爲 45nm以下。此外，調整熱處理溫度/時間，可調整電阻上 昇率，但希望大致爲45nm以下。 實施例5 TFT特性之測定 在本實施例中，針對將有關本發明的配線構造，於源 極/汲極配線採用之際的TFT特性做檢討。 首先，在玻璃基板上利用DC磁控管濺鍍法成膜銅合金 作爲閘極配線。接著，利用電漿CVD法，形成膜厚約200nm 的閘極絕緣膜SiN。之後，不從CVD裝置取出，繼續成膜 膜厚約200nm的a-Si半導體層之後，將摻雜不純物（P)的 低電阻多晶質砂膜（n + -a-Si層）加以成膜40nm。進而， 在同一電漿CVD裝置內，僅供應氮氣使其產生電漿，藉由 氮電漿將低電阻非晶矽膜的表面處理3 0秒鐘，形成含氮層 。施加於此電漿的高頻（RF )功率密度約爲0.3W/cm2，成 膜溫度爲3 20 °C，氣體壓力爲67Pa。之後，在同一電漿裝 置內再度以摻雜不純物（P )的低電阻的非晶矽膜作爲第 二半導體層加以成膜。此時的第二半導體層的厚度爲5nm 〇 接著利用DC磁控管濺鍍法在第一層將網-10原子％錳 作爲源極/汲極配線，進而在其上濺鍍成膜純銅膜，在銅 -38- 201214623 合金層全體的膜厚爲3 OOnm。濺鍍的基板溫度爲室溫。 此後’利用微影、蝕刻形成通道，最後施加模擬保護 膜製膜溫度的熱履歷（在3 3 0 °C下30分鐘）》更詳細而言 ，利用微影形成圖案後，利用濕飩刻Cu-02 (關東化學（ 公司））來蝕刻銅合金層，接著利用乾蝕刻來蝕刻n + -a-Si (第二半導體層）、（>^、（：、？、0)層、11 + -&-3丨層。在 乾蝕刻，高頻（RF )功率密度約爲50W、氣體比Ar : SF6 = 80 : 5、氣體壓力爲60Pa。最後，施加模擬保護膜製 膜溫度的熱履歷（在330 °C下30分鐘），形成TFT構造。於 第11圖表示在本製程所形成的TFT之Id-Vg。 自第1 1圖的座標圖得知，打開電流和關閉電流之比爲 6倍左右，是與在源極-汲極配線膜使用習知銅/鉬層積構 成（在銅系合金配線膜和TFT之半導體層之間設有鉬等之 障壁金屬層的層積構造）之場會的打開電流和關閉電流之 比相同程度。因而得知適用本發明之TFT ’也毫無問題的 進行動作。 本案雖是詳細地參照特定的實施形態做說明，但對該 業者而言，可以理解的是不脫離本發明之精神與範圍的情 況下施加各種的變更或修正。本案是根據20 10年4月2日申 請的日本發明案（特願201〇-〇86485)的發明’其內容於 此作爲參考而納入。 〔產業上的可利用性〕 根據本發明，因爲是可以使銅合金層與半導體層直接 -39- 201214623 接觸之直接接觸技術，所以不僅TFT特性，或銅系合金膜 與半導體層之接觸電阻很優異，生產性也良好，可以提供 製程極限（process margin )更爲擴大的技術。具體而言 ，可以提供不易受到各種製程條件的差異（裝置性能的差 異、不安定性、未預期的污染、不易控制的污染等）的影 響，此外也不需要極端嚴格的管理條件，不容易受到製程 條件的限制之技術。再者，針對銅合金層之第一層，作爲 合金成份而含有X(X爲由鋅、鎳、鈦、鋁、鎂、鉻、鎢 、鈮以及锰所構成之群所選擇的至少一種）的銅-X合金層 (第一層），第二層以純銅或銅爲主成份的銅合金，由於 電阻率是由比前述第一層還低的銅合金所製成的層，因此 可實現與半導體層之密著性的提升及低接觸電阻，並且可 抑制作爲銅合金層整體之電阻率的上昇。 【圖式簡單說明】 第1A圖是表示有關本發明之第1實施形態的TFT之構 成的槪略剖面說明圖。 第1B圖是表示有關本發明之第1實施形態的TFT之構 成的槪略剖面說明圖。 第1C圖是表示有關本發明之第1實施形態的TFT之構 成的槪略剖面說明圖。 第2圖是表示有關本發明之第2實施形態的TFT之構成 的槪略剖面說明圖。 第3圖是說明之本發明之配線構造的製程之槪略製程 -40- 201214623 圖。 第4圖是表示有關本發明之第3實施形態的MOSFET之 構成的槪略剖面說明圖。 第5圖是表示有關本發明之第3實施形態之配線構邊的 各製程之製程圖。 第6圖是表示電極間距離與電阻之關係的座標圖。 第7圖（a )〜（b )是說明藉由TLM元件之接觸電阻 的測定原理之圖。 第8圖（a)〜（k)是說明MOSFET之製造製程的製程 圖。 第9圖是表示密著性評估試驗結果、及第一層的膜厚 和第一層中的含錳量之關係的座標圖》 第10圖是表示第二半導體層之厚度與銅合金層全體（ 第一層+第二層）的電阻率之關係的座標圖。 第11圖是表示適用本發明之配線構造的TFT之Ids-Vg 特性之座標圖。 -41 -