TW201218332A - Package substrate and fabrication method thereof - Google Patents

Package substrate and fabrication method thereof Download PDF

Info

Publication number
TW201218332A
TW201218332A TW099136401A TW99136401A TW201218332A TW 201218332 A TW201218332 A TW 201218332A TW 099136401 A TW099136401 A TW 099136401A TW 99136401 A TW99136401 A TW 99136401A TW 201218332 A TW201218332 A TW 201218332A
Authority
TW
Taiwan
Prior art keywords
layer
circuit
dielectric layer
package substrate
pad
Prior art date
Application number
TW099136401A
Other languages
English (en)
Other versions
TWI419278B (zh
Inventor
Pao-Hung Chou
Hsien-Min Chang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW099136401A priority Critical patent/TWI419278B/zh
Priority to CN2011101124154A priority patent/CN102456649A/zh
Priority to US13/191,807 priority patent/US9230895B2/en
Publication of TW201218332A publication Critical patent/TW201218332A/zh
Application granted granted Critical
Publication of TWI419278B publication Critical patent/TWI419278B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201218332 六、發明說明： 【發明所屬之技術領域】 [0001] 本發明係有關一種封裝基板及其製法，尤指一種具 單層線路層的封裝基板及其製法。 【先前技術】 [0002] 於半導體晶片的封裝歷史中，導線架式（lead frame)封裝基板已經長期被使用，其主要原因係其具有 較低製造成本與較高可靠度之優點；此外，對於輸入/輸 出（I/O)數目較低之半導體晶片而言，導線架式封裝基板 在成本上仍極具有競爭力。 [0003] 在某些情況下，例如：較為單純或簡單的電子產品 的情形中，其所需的封裝基板僅需具有單層之線路層。 [0004] 請參閱第1A至1G圖，係習知之具單層線路層之封裝 基板及其製法之剖視圖。 [0005] 如第1A圖所示，提供一承載板10，其兩表面均設有 銅層11。 [0006] 如第1B圖所示，於一該銅層11上形成阻層12，且該 阻層12具有複數外露該銅層11的開孔120。 [0007] 如第1C圖所示，移除未被該阻層12所覆蓋的銅層11 ，而於該承載板10上形成一線路層111。 [0008] 如第1D圖所示，移除該阻層12。 [0009] 如第1E圖所示，以雷射形成複數貫穿之通孔100，該 通孔100之一端連通該線路層111。 0992063634-0 099136401 表單編號A0101 第3頁/共25頁 201218332 [0010] [0011] [0012] [0013] [0014] [0015] 如第IF圖所示，於該承載板10具有該線路層111之一 側形成第一絕緣保護層13，該第一絕緣保護層13具有複 數第一絕緣保護層開口 130以外露部分該線路層111，並 於該承載板10之另一側形成第二絕緣保護層14，該第二 絕緣保護層14具有複數第二絕緣保護層開口 140以對應外 露各該通孔100。 如第1G圖所示，於該線路層111之外露表面上形成表 面處理層15，以供接置焊料球（未圖示）之用。 惟，習知之具單層線路層之封裝基板最終仍具有用 以支承該線路層的承載板，所以整體封裝基板的厚度約 為130微米，其與一般具雙層線路層之封裝基板相近，故 不利於電子產品的輕薄化。 因此，如何避免習知技術中之封裝基板的厚度過大 而難以微小化等問題，實已成為目前亟欲解決的課題。 【發明内容】 鑑於上述習知技術之種種缺失，本發明之主要目的 係提供一種厚度較小的封裝基板及其製法。 為達上述及其他目的，本發明揭露一種封裝基板， 係包括：介電層；線路層，係嵌設於該介電層中，且該 線路層係外露於該介電層之相對兩表面，該線路層具有 焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路 ;以及第一絕緣保護層，係設於該介電層之一侧表面， 且覆蓋該介電層與線路層，並具有複數接觸墊用開孔， 以對應外露各該接觸墊。 099136401 表單編號A0101 第4頁/共25頁 0992063634-0 201218332 [0016] [0017] [0018] Ο [0019] [0020] [0021] [0022] 前述之封裝基板中，復可包括第二絕緣保護層，係 設於該介電層與線路層之另一側表面，且具有複數焊指 墊用開孔，以對應外露各該焊指墊，又復可包括表面處 理層，係設於該焊指墊與接觸墊之外露表面上。 依上述之封裝基板，復可包括表面處理層，係設於 該線路層之外露表面上。 本發明提供另一種封裝基板，係包括：介電層；以 及線路層，係嵌設於該介電層中，且該線路層具有焊指 墊、接觸墊、及電性連接該焊指墊與接觸墊的線路，該 線路層係外露於該介電層之一表面，於該介電層之另一 表面具有複數接觸墊用開孔，以對應外露各該接觸墊。 前述之封裝基板中，復可包括絕緣保護層，係設於 外露該線路層之介電層與線路層之表面，且具有複數焊 指墊用開孔，以對應外露各該焊指墊，又復可包括表面 處理層，係設於該焊指墊與接觸墊之外露表面上。 依上述之封裝基板，復可包括表面處理層，係設於 該線路層之外露表面上。 於本發明之封裝基板中，該介電層之材質可為防焊 材料或壤乳樹脂。 本發明復提供一種封裝基板之製法，係包括：提供 一承載板，其兩表面均設有第一金屬層，各該第一金屬 層上設有第二金屬層；於各該第二金屬層上以電鍍方式 形成圖案化之線路層，各該線路層具有焊指墊、接觸墊 、及電性連接該焊指墊與接觸墊的線路；於該第二金屬 099136401 表單編號Α0101 第5頁/共25頁 0992063634-0 201218332 層與線路層上形成介電層；移除該線路層上的介電層之 部分厚度，以外露該線路層之一側；移除該承載板與第 一金屬層；移除該第二金屬層，以外露該線路層之另一 侧；以及於該介電層之一側表面形成覆蓋該介電層與線 路層的第一絕緣保護層，並於該第一絕緣保護層中形成 複數接觸墊用開孔，以對應外露各該接觸墊。 [0023] [0024] [0025] [0026] 依上所述之封裝基板之製法，移除該線路層上方的 部分介電層之方式可為研磨該介電層表面使其與該線路 層同高。 前述之封裝基板之製法中，復可包括於外露該焊指 墊之介電層表面形成覆蓋該介電層與線路層的第二絕緣 保護層，且於該第二絕緣保護層中形成複數焊指墊用開 孔，以對應外露各該焊指墊，又復可包括於外露之該焊 指墊與接觸墊表面上形成表面處理層。 於所述之封裝基板之製法中，復可包括於外露之該 線路層表面上形成表面處理層。 本發明又提供另一種封裝基板之製法，係包括：提 供一承載板，其兩表面均設有第一金屬層，各該第一金 屬層上設有第二金屬層；於各該第二金屬層上以電鍍方 式形成圖案化之線路層，各該線路層具有焊指墊、接觸 墊、及電性連接該焊指墊與接觸墊的線路；於該第二金 屬層與線路層上形成介電層；於該介電層中形成複數接 觸墊用開孔，以對應外露各該接觸墊；移除該承載板與 第一金屬層；以及移除該第二金屬層，以外露該線路層 099136401 表單編號A0101 第6頁/共25頁 0992063634-0 201218332 [0027] [0028] Ο [0029] [0030] 〇 [0031] [0032] [0033] 099136401 依上所述之封裝基板之製法，形成該接觸墊用開孔 之方式可為雷射燒灼或曝光顯影，且該介電層之材質可 為防焊材料或環氧樹脂。 前述之封裝基板之製法中，復可包括於外露該焊指 墊之介電層表面形成覆蓋該介電層與線路層的絕緣保護 層，且於該絕緣保護層中形成複數焊指墊用開孔，以對 應外露各該焊指墊，又復可包括於該外露之焊指墊與接 觸墊表面上形成表面處理層。 於上述之封裝基板之製法中，復可包括於該外露之 線路層表面上形成表面處理層。 由上可知，本發明之封裝基板係以介電層作為基底 的具單層線路層的封裝基板，使該介電層直接與線路層 結合在同一層中，而最終可大幅降低封裝基板的整體厚 度，進而有利於電子產品的輕薄化；此外，本發明可在 單次製程中製作兩個封裝基板，且置於中間的承載板可 重複再利用，所以能降低生產成本。 【實施方式】 以下藉由特定的具體實施例說明本發明之實施方式 ，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點及功效。 第一實施例 請參閱第2Α至2J圖，係本發明之封裝基板及其製法 的第一實施例的剖視圖，其中，第2Η’與2Η’ ’圖係第2Η 表單編號Α0101 第7頁/共25頁 0992063634-0 201218332 圖之俯視圖的不同實施態樣，第2Γ與2Γ圖分別係第21 與2J圖之另一實施態樣。 [0034] [0035] [0036] [0037] [0038] [0039] [0040] [0041] [0042] 如第2Α圖所示，提供一承載板20，其兩表面均設有 第一金屬層21，各該第一金屬層21上設有第二金屬層22 〇 如第2Β圖所示，於各該第二金屬層22上形成阻層23 ，且令該阻層23具有複數外露該第二金屬層22表面的圖 案化開口區230。 如第2C圖所示，於該圖案化開口區230中形成線路層 24 〇 如第2D圖所示，移除該阻層23，各該線路層24具有 焊指塾（finger)241、接觸塾（contact pad)242及電 性連接該焊指墊241與接觸墊242的線路243。 如第2E圖所示，於該第二金屬層22與線路層24上形 成介電層25。 如第2F圖所示，移除該線路層24上的介電層25之部 分厚度，以外露該線路層24之一侧，移除該線路層24上 方的部分介電層25之方式可為研磨該介電層25表面使其 與該線路層24同高。 如第2G圖所示，移除該承載板20與第一金屬層21。 如第2H圖所示，移除該第二金屬層22，以外露該線 路層24之另一侧。 第2H’與2H’ ’圖係第2H圖之俯視圖的不同實施態樣 099136401 表單編號A0101 第8頁/共25頁 0992063634-0 201218332 ’第2Η’圖係—實 她^樣’其中該接觸墊242係應用於四 焊腳孰.51腳（QUad Flat N。leads，簡稱QFN)封裝之 传冗A ’ ^2Η’ ’圖係另—實施態樣，其中該接觸塾242 裝之焊球塾。 Gnd Array，簡稱BGA)封 [0043] Ο 如第21圖所示，於該介電層25之-側表面形成覆蓋 該门电層25與線路層24的第_絕緣保護層26，並於該第 、是緣保邊層26巾形成複數接觸㈣開孔糊，以對應外 露各該接觸塾242 ;且於外露之該線路層24表面上形成表 面處理層29 °或者’如第2Γ圖所示’復於外露該坪指塾 241之介電層25表面形成覆蓋該介電層25與線路層⑽ 第二絕緣保護層27，且於該第二絕緣保護層2?中形成複 數焊指墊用開孔270，以對應外露各該焊指墊241 ;再於 外露之該焊指墊241與接觸塾242表面上形成表面處理層 29，前述之表面處理層29之材質可為鎳/金（Ni/Au)或化 鎳鈀浸金（EleCtr〇iess Nickel / EleetFQiess Ο
Palladium / Immersic)n G()ld，簡稱ENEpiG);又於 第2I’圖之實施態樣中，該表面處理層29之材質亦可為有 a^^^COrganic Solderabi 1 ity Preservative 簡稱OSP)。 099136401 [0044] 妒币d兴d圚所示，分別係第21與21，圖之封裝基 板之應關’於該㈣基板之置晶區上接置半導體晶/ 3〇，該半導體晶片3G具有—作用面30a，該作用面3曰曰仏上 具有複數電極墊3G1，並藉由焊線31以對應電性連接各， 電極墊則與焊指塾241，且形成包覆該半導體晶_與 表單編號A0101 第 頁/共25頁 0992063634-0 201218332 焊線31的封裝材料32，而完成一封裝結構。 [0045] [0046] [0047] [0048] [0049] [0050] [0051] 要注意的是，於完成如第2J或2Γ圖之封裝結構後， 亦可依據後續的應用情況而於該表面處理層29上形成焊 料球（未圖示），以電性連接至例如電路板的外部電子裝 置。 本發明復提供一種封裝基板，係包括：介電層25， 該介電層25之材質可為環氧樹脂（epoxy);線路層24， 係嵌設於該介電層25中，且該線路層24係外露於該介電 層25之相對兩表面，該線路層24具有焊指墊241、接觸墊 242及電性連接該焊指墊241與接觸墊242的線路243 ;以 及第一絕緣保護層26，係設於該介電層25之一側表面， 且覆蓋該介電層25與線路層24，並具有複數接觸墊用開 孔260，以對應外露各該接觸墊242。 所述之封裝基板中，復包括第二絕緣保護層27，係 設於該介電層25與線路層24之另一側表面，且具有複數 焊指墊用開孔270，以對應外露各該焊指墊241。 於上述之封裝基板中，復包括表面處理層29，係設 於該線路層24之外露表面上。 於本發明之封裝基板中，復包括表面處理層29，係 設於該焊指墊241與接觸墊242之外露表面上。 第二實施例 請參閱第3A至3D圖，係本發明之封裝基板及其製法 的第二實施例的剖視圖，其中，第3C-2、3D-2與3D’ -2 099136401 表單編號A0101 第10頁/共25頁 0992063634-0 201218332 圖分別係第3C-1、3D-1與3D’-1圖之另一實施態樣，第 3D’ -1與3D’ -2圖分別係第3D-1與3D-2圖之另一實施態 樣。 [0052] 如第3A圖所示，其係延續自第2E圖，於該介電層25 中形成複數接觸墊用開孔250，以對應外露各該接觸墊 242，形成該接觸墊用開孔250之方式可為雷射燒灼或曝 光顯影。 [0053] 如第3B圖所示，移除該承載板20與第一金屬層21。
[0054] 如第3C-1或3C-2圖所示，移除該第二金屬層22，以 外露該線路層24。 [0055] 如第3D-1或3D-2圖所示，於外露該焊指墊241之介 電層25表面形成覆蓋該介電層25與線路層24的絕緣保護 層28，且於該絕緣保護層28中形成複數焊指墊用開孔280 ，以對應外露各該焊指墊241，並於該外露之焊指墊241 與接觸墊242表面上形成表面處理層29。 [0056] 或者，如第3D’ -1或3D’ -2圖所示，於該外露之線路 層24表面上形成表面處理層29，前述之表面處理層29之 材質可為錄/金（Ni/Au)或化錄把浸金（Electroless Nickel / Electroless Palladium / Immersion Gold，簡稱ENEPIG)。 [0057] 要說明的是，該介電層25之材質可為環氧樹脂 (epoxy)或防焊材料，而分別對應至第3C-1、3D-1與 3D’ -1圖、以及第3C-2、3D-2與3D’ -2圖之實施態樣。 0992063634-0 099136401 表單編號A0101 第11頁/共25頁 201218332 [0058] [0059] [0060] [0061] [0062] [0063] 本發明並提供另一種封裝基板，係包括：介電層25 :以及線路層24，係嵌設於該介電層25中，且該線路層 24具有焊指墊241、接觸墊242及電性連接該焊指墊241 與接觸墊242的線路243，該線路層24係外露於該介電層 25之一表面，於該介電層25之另一表面具有複數接觸墊 用開孔250，以對應外露各該接觸墊242。 於所述之封裝基板中，復包括絕緣保護層28，係設 於外露該線路層24之介電層25與線路層24之表面，且具 有複數焊指墊用開孔280，以對應外露各該焊指墊241。 本發明之封裝基板中，復包括表面處理層29，係設 於該線路層24之外露表面上》 依前所述之封裝基板中，復包括表面處理層29，係 設於該焊指墊241與接觸墊242之外露表面上。 綜上所述，不同於習知技術，本發明之封裝基板係 以介電層作為基底的具單層線路層的封裝基板，使該介 電層直接與線路層結合在同一層中，而最終可大幅降低 整體厚度，以達到輕薄化的目的；此外，本發明可在單 次製程中製作兩個封裝基板，且置於中間的承載板可重 複再利用，所以能降低生產成本。 上述實施例係用以例示性說明本發明之原理及其功 效，而非用於限制本發明。任何熟習此項技藝之人士均 可在不違背本發明之精神及範疇下，對上述實施例進行 修改。因此本發明之權利保護範圍，應如後述之申請專 利範圍所列。 099136401 表單編號A0101 第12頁/共25頁 0992063634-0 201218332 【圖式簡單說明】 [0064] 第1A至1G圖係習知之具單層線路層之封裝基板及其 製法之剖視圖； [0065] 第2A至2 J圖係本發明之封裝基板及其製法的第一實 施例的剖視圖，其中，第2H’與2H’ ’圖係第2H圖之俯視 圖的不同實施態樣，第2Γ與2J’圖分別係第21與2J圖之 另一實施態樣，第2J與2Γ圖分別係第21與2 Γ圖之應用 例；以及 q [0066] 第3A至3D圖係本發明之封裝基板及其製法的第二實 施例的剖視圖，其中，第3C-2、3D-2與3D’ -2圖分別係 第3C-1、3D-1與3D’-1圖之另一實施態樣，第3D’-1與 3D’ -2圖分別係第3D-1與3D-2圖之另一實施態樣。 【主要元件符號說明】 [0067] 10、20 承載板 [0068] 100 通孔 [0069] 11 銅層 [0070] 111、24 線路層 [0071] 12、23 阻層 [0072] 120 開孔 [0073] 13、26 第一絕緣保護層 [0074] 130 第一絕緣保護層開口 [0075] 14、27 第二絕緣保護層 表單編號A0101 第13頁/共25頁 099136401 0992063634-0 201218332 [0076] 140 第二絕緣保護層開 [0077] 15、29 表面處理層 [0078] 21 第一金屬層 [0079] 22 第二金屬層 [0080] 230 圖案化開口區 [0081] 241 焊指墊 [0082] 242 接觸墊 [0083] 243 線路 [0084] 25 介電層 [0085] 250 ' 260 接觸墊用開孔 [0086] 270 ' 280 焊指墊用開孔 [0087] 28 絕緣保護層 [0088] 30 半導體晶片 [0089] 30a 作用面 [0090] 301 電極墊 [0091] 31 焊線 [0092] 32 封裝材料 099136401 表單編號A0101 第14頁/共25頁 0992063634-0

Claims (1)

  1. 201218332 七、申請專利範圍： 1 . 一種封裝基板，係包括： 介電層； 線路層，係嵌設於該介電層中，且該線路層係外露於 該介電層之相對兩表面，該線路層具有焊指墊、接觸墊、 及電性連接該焊指墊與接觸墊的線路；以及 第一絕緣保護層，係設於該介電層之一側表面，且覆 蓋該介電層與線路層，並具有複數接觸墊用開孔，以對應 外露各該接觸墊。 〇 2 .如申請專利範圍第1項所述之封裝基板，復包括第二絕緣 保護層，係設於該介電層與線路層之另一側表面，且具有 複數烊指墊用開孔，以對應外露各該焊指墊。 3 .如申請專利範圍第1項所述之封裝基板，復包括表面處理 層，係設於該線路層之外露表面上。 4.如申請專利範圍第2項所述之封裝基板，復包括表面處理 層，係設於該焊指墊與接觸墊之外露表面上。 5 .如申請專利範圍第1項所述之封裝基板，其中，該介電層 %J 之材質係環氧樹脂。 6 . —種封裝基板，係包括： 介電層；以及 線路層，係嵌設於該介電層中，且該線路層具有焊指 墊、接觸墊、及電性連接該焊指墊與接觸墊的線路，該線 路層係外露於該介電層之一表面，於該介電層之另一表面 具有複數接觸墊用開孔，以對應外露各該接觸墊。 7 .如申請專利範圍第6項所述之封裝基板，復包括絕緣保護 099136401 表單編號A0101 第15頁/共25頁 0992063634-0 201218332 層，係設於外露該線路層之介電層與線路層之表面，且具 有複數焊指墊用開孔，以對應外露各該焊指墊。 8 .如申請專利範圍第6項所述之封裝基板，復包括表面處理 層，係設於該線路層之外露表面上。 9 .如申請專利範圍第7項所述之封裝基板，復包括表面處理 層，係設於該焊指墊與接觸墊之外露表面上。 10 .如申請專利範圍第6項所述之封裝基板，其中，該介電層 之材質係防焊材料或環氧樹脂。 11 . 一種封裝基板之製法，係包括： 提供一承載板，其兩表面均設有第一金屬層，各該第 一金屬層上設有第二金屬層； 於各該第二金屬層上以電鍍方式形成圖案化之線路層 ，各該線路層具有焊指墊、接觸墊、及電性連接該焊指墊 與接觸墊的線路； 於該第二金屬層與線路層上形成介電層； 移除該線路層上的介電層之部分厚度，以外露該線路 層之一側； 移除該承載板與第一金屬層； 移除該第二金屬層，以外露該線路層之另一側；以及 於該介電層之一侧表面形成覆蓋該介電層與線路層的 第一絕緣保護層，並於該第一絕緣保護層中形成複數接觸 墊用開孔，以對應外露各該接觸墊。 12 .如申請專利範圍第11項所述之封裝基板之製法，其中，移 除該線路層上方的部分介電層之方式係研磨該介電層表面 使其與該線路層同高。 13 .如申請專利範圍第11項所述之封裝基板之製法，復包括於 099136401 表單編號A0101 第16頁/共25頁 0992063634-0 201218332 14 . 15 . Ο 16 . ❹ 17 . 18 . 外露該焊指塾之介電層表面形成覆蓋該介電層與線路層的 第二絕緣保護層，且於該第二絕緣保護層中形成複數焊指 墊用開孔，以對應外露各該焊指墊。 如申請專利範圍第11項所述之封裝基板之製法，復包括於 外露之該線路層表面上形成表面處理層。 一種封裝基板之製法，係包括： 提供一承載板，其兩表面均設有第一金屬層，各該第 一金屬層上設有第二金屬層； 於各該第二金屬層上以電鍍方式形成圖案化之線路層 ，各該線路層具有烊指墊、接觸墊、及電性連接該焊指墊 與接觸墊的線路； 於該第二金屬層與線路層上形成介電層； 於該介電層中形成複數接觸墊用開孔，以對應外露各 該接觸墊； 移除該承載板與第一金屬層；以及 移除該第二金屬層，以外露該線路層。 如申請專利範圍第15項所述之封裝基板之製法，其中，形 成該接觸墊用開孔之方式係雷射燒灼或曝光顯影。 如申請專利範圍第15項所述之封裝基板之製法，其中，該 介電層之材質係防焊材料或環氧樹脂。 如申請專利範圍第15項所述之封裝基板之製法，復包括於 外露該焊指墊之介電層表面形成覆蓋該介電層與線路層的 絕緣保護層，且於該絕緣保護層中形成複數焊指墊用開孔 ，以對應外露各該焊指墊。 099136401 表單編號A0101 第17頁/共25頁 0992063634-0
TW099136401A 2010-10-26 2010-10-26 封裝基板及其製法 TWI419278B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099136401A TWI419278B (zh) 2010-10-26 2010-10-26 封裝基板及其製法
CN2011101124154A CN102456649A (zh) 2010-10-26 2011-04-26 封装基板及其制法
US13/191,807 US9230895B2 (en) 2010-10-26 2011-07-27 Package substrate and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099136401A TWI419278B (zh) 2010-10-26 2010-10-26 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201218332A true TW201218332A (en) 2012-05-01
TWI419278B TWI419278B (zh) 2013-12-11

Family

ID=45972001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136401A TWI419278B (zh) 2010-10-26 2010-10-26 封裝基板及其製法

Country Status (3)

Country Link
US (1) US9230895B2 (zh)
CN (1) CN102456649A (zh)
TW (1) TWI419278B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6491556B2 (ja) * 2015-07-09 2019-03-27 日東電工株式会社 配線回路基板
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
TWI604542B (zh) * 2017-01-12 2017-11-01 矽品精密工業股份有限公司 封裝基板及其製法
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺
TWI860506B (zh) * 2022-03-11 2024-11-01 大陸商芯愛科技（南京）有限公司 電子封裝件及其封裝基板與製法
KR20230172910A (ko) * 2022-06-16 2023-12-26 삼성전기주식회사 인쇄회로기판
CN118538679A (zh) * 2023-11-10 2024-08-23 芯爱科技(南京)有限公司 封装基板及其制法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097393A (en) * 1989-05-15 1992-03-17 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
KR100236633B1 (ko) * 1996-10-19 2000-01-15 김규현 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
JP3152637B2 (ja) * 1997-11-06 2001-04-03 釜屋電機株式会社 回路配線基板の製造方法
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
TWI279175B (en) * 2005-07-21 2007-04-11 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
CN101192542A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制造方法
CN101346038B (zh) * 2007-07-11 2011-01-26 巨擘科技股份有限公司 多层基板及其制造方法
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
CN101657074B (zh) * 2008-08-19 2011-07-27 富葵精密组件(深圳)有限公司 电路板及电路板的制作方法
TWI376178B (en) * 2008-08-29 2012-11-01 Zhen Ding Technology Co Ltd Method for manufacturing printed circuit board
KR101063454B1 (ko) * 2008-12-08 2011-09-08 삼성전기주식회사 인쇄회로기판 제조 방법
TWI368308B (en) * 2009-01-20 2012-07-11 Advanced Semiconductor Eng Method for forming pre-solders on package substrate
TWI393233B (zh) * 2009-08-18 2013-04-11 欣興電子股份有限公司 無核心層封裝基板及其製法

Also Published As

Publication number Publication date
CN102456649A (zh) 2012-05-16
TWI419278B (zh) 2013-12-11
US9230895B2 (en) 2016-01-05
US20120097429A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
TWI392066B (zh) 封裝結構及其製法
CN101252096B (zh) 芯片封装结构以及其制作方法
TWI469289B (zh) 半導體封裝結構及其製法
TW200414454A (en) Semiconductor package and fabrication method thereof
CN102456648B (zh) 封装基板的制法
TWI480989B (zh) 半導體封裝件及其製法
TW200824060A (en) Semiconductor package and fabrication method thereof
TW201218332A (en) Package substrate and fabrication method thereof
TW201306207A (zh) 半導體封裝件及其製法
CN102742009A (zh) 裸片附着垫接地接合增强
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI388018B (zh) 封裝結構之製法
TWI541965B (zh) 半導體封裝件及其製法
TW201304092A (zh) 半導體承載件暨封裝件及其製法
TW201131673A (en) Quad flat no-lead package and method for forming the same
CN102130088B (zh) 半导体封装结构及其制法
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
TW201216384A (en) Chip package structure and chip packaging method
TW200926316A (en) Semiconductor package and method thereof
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
CN103745939A (zh) 封装结构的形成方法
TW201351515A (zh) 封裝載板及其製作方法
CN100401487C (zh) 半导体器件及半导体器件的制造方法
CN216250730U (zh) 一种堆叠式芯片封装件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees