TW201220444A - Semiconductor package device with a heat dissipation structure and the packaging method thereof - Google Patents
Semiconductor package device with a heat dissipation structure and the packaging method thereof Download PDFInfo
- Publication number
- TW201220444A TW201220444A TW099137571A TW99137571A TW201220444A TW 201220444 A TW201220444 A TW 201220444A TW 099137571 A TW099137571 A TW 099137571A TW 99137571 A TW99137571 A TW 99137571A TW 201220444 A TW201220444 A TW 201220444A
- Authority
- TW
- Taiwan
- Prior art keywords
- heat dissipation
- carrier
- die
- disposed
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/344—Dispositions of die-attach connectors, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
201220444 六、發明說明: 【發明所屬之技術領域】 種在有置^且=半導體封裝元件’特別是有關於-體封裝元件的 =果咖導係數之散熱結構以增加半導 【先前技術】
之截I參21 知技術之球㈣陣贿裝元件 之截面W圖。球柵式陣列封裝元件⑽具有
粒120設置在載板或基板110上,且利用導線13〇與載才I 11〇形成電性連接。在相對於設置晶粒12〇的載板ιι〇的 表面上設置複數個連接^件⑽。半導體晶粒i2G的熱膨 脹係數的最佳範圍大約是2. 5χ1(Γ6/κ至3. 5χ1〇_6/κ。因此, -般為了散熱的緣故,係在封裝體⑷及航nG表面上 設置-散熱裝f 160 ’如第2圖所示,藉此來增加封裝元 件的散熱效率。 目前球栅式陣列塑膠封裝形式屬於常見的封裝應 用,其主要散熱機制來自於印刷電路板的大型散熱面積, 當大部份的熱產生並透過载板的孔洞與錫球將熱傳導至印 刷電路板時,印刷電路板有足夠的空間與空氣以輻射與熱 對流方式進行熱父換,進而達到散熱的目的。以散熱比例 來看,晶粒產生的熱會有將近85°/。〜95%由此路徑散熱。因 此球栅式陣列塑膠封裝可以解決的散熱能力主要取決於印 刷電路板的設計,當系統小型化的需求產生時,印刷電路 板縮小將會造成此類型封裝體散熱的問題。因此,封裝體 201220444 上方增加散熱機制是系統段常見的散熱手法,特過此手法 增加封裝體頂部的散熱路徑性能,並將晶粒熱源散熱比例 由原先的5%〜1〇%提升至15%〜25%。但是此種手段的散熱能 1有限,即使增加更大的散熱器,可以帶走的熱源將會固 =在一比例之下,因此這類型封裝體的散熱極限往往無法 犬破10 Watts以上的散熱需求。上述無法突破
Mj的散熱極限是受限於封裝體厚度的關係,在打線設計 規範(wire bond design mle)中有規範導線頂端與封裝體 之間的距離以及導線頂端與連接至載板端的距離不得小於 4 mUe。因此,晶粒上方的厚度至少要超過8 mile。這之 間填充材質其熱傳導係數大多介於0. 1 W/m-K〜1. G W/m-K。 因此’造成熱傳導上的束缚,即使有改良制具散熱結構 之球柵式陣騎裝元件,其設計錢用上也無法提供間隙 ^高的縱向熱傳導,僅增強封裝體的平面擴散熱傳導性 月匕’如何提升球栅式陣列塑膠封裝的散熱性能,當務之各 就是解決縱向傳導上的低傳導特性。 〜 因此,隨著製程能力提升與電子產品小型化的發展趨 + ’積體電路晶片的功率增加與封裝體的散熱需求成為常 =要面臨到的問題。因此’如何提供積體電路封裝體且有 良好散熱性能是—項重要的課題。 、 【發明内容】 根據上述習知技術之問題,本發明的主要目的係提供 熱料係數之錢結_定在晶粒上,以提升在 導體封裝元件中縱向傳導性能以及與減少封裝體之間的 6 201220444 間隙。 本發明的另一目的係係提供一具高熱傳導係數之散 熱結構固定在晶粒上,可以提升外部散熱器的散熱效果, 藉此以減少散熱器面積且可以降低使用的成本。 本發明的再一目的係利用設置在晶粒表面上之散熱 結構來增加半導體封裝元件的縱向傳導性能,使其結合外 部散熱機制應用時可以提高整個封裝元件的散熱能力。 本發明的又一目的係提供一種具有散熱結構之半導 • 體封裝元件可以增加半導體封裝元件的應用層面,當較高 功率的晶粒需要評估封裝樣式時,此種形式的封裝元件的 設計不需要用到覆晶球柵式陣列封裝元件(FCBGA)的樣式 即可以達到與覆晶球柵式陣列封裝元件有相同的散熱效 果。 本發明的更一目的係提供一種具有散熱結構之半導 體封裝元件可以增加外部散熱結構的散熱效果,藉此可以 減小散熱裝置面積與使用較便宜的材質。 • 根據上述目的,本發明揭露一種具有散熱結構之半導 體封裝元件之封裝方法,其包含:提供一晶圓,具有上表 面及下表面,配置有複數個晶粒;切割晶圓以得到複數個 晶粒,且每一個晶粒具有主動面及背面,且於主動面上配 置有複數個焊墊;提供載板,具有上表面及下表面,於上 表面配置有複數個第一連接端點及於下表面配置有相對於 第一連接端點之複數個第二連接端點且於上表面設置有複 數個晶片置放區;貼附每一個晶粒在載板之每一個晶粒置 放區上,係將每一個晶粒之該主動面朝上將每一個晶粒之 L j i 7 201220444 背面貼附在載板之晶粒置放區上〜 複數條導線以電性連接複數個晶粒之=打線製程以形成 及該載板之上表面之第一連接 面上之複數焊墊 數個晶粒之該主動面上且與複數個焊散熱結構在複 :封步驟’以包覆複數個晶粒、散熱 板之下表面且與配置於下表面之/ =數個連接元件在載
及切宝彳封f體,u第—連接端點電性連接; 刀。m裝㉟㈣切數個完成封I 根據上述之封裝方法,本發 " 構之车> 發月逻揭路一種具有散熱結 =之+導體封裝其包含:㈣,具有上表面及下表 於上表面配置有複數個第—連接端點及於下表面配置 相對於第連接知點之複數個第二連接端點;晶粒,具 有一主動面及一背面,且於主動面上配置有複數個焊墊, 且以主動面朝上將晶片之背面設置在載板之上表面上;複 數條導線’係用以電性連接該晶粒之主動面上之複數個焊 塾及載板之第一連接端點;一散熱結構,設置在晶粒之主 動面上且介於複數個焊墊之間且與複數個焊墊電性分離; 一封裝體,用以包覆晶粒、複數條導線、散熱結構及載板 之部份上表面;及複數個連接元件,設置在載板之下表面 且與下表面之複數個第二連接端點電性連接。 為了讓本發明之上述和其他目的、特徵和優點能更明 顯易懂,下文特舉一較佳實施例,旅配合所附之圖示,做 詳細說明如下。 【實施方式】 201220444 製造及使財發明之較佳實施·詳細㈣如 的是本發明提供了許多可制的創新概念,在 特下可以做廣泛的實施。此特定的實施例僅以 圍表示’以製造及使用本發明’但並非限制本發 首先明參考第3圖,係表示一晶圓之俯視 Γ下=供-晶圓丨。其具有-上表面(未在二
: 表面(未在圖中表示),且配置有複數個晶粒20 者’利用切割刀(未在圖中表示)根據晶目10上的切割線 在圖中表不)切割該晶圓10,以得到複數個晶粒20,如 第4圖所示。 戈
在此第4圖實施例中,每一個晶粒2〇具有一主動面 22及-背面24’且每一個晶粒2〇之主動面&上配置有複 數個焊塾26。接著,同樣參考第4圖,先提供-載板3〇, 具有上表面34及-下表面36’在上表面34配置有複數 個晶粒置放區(虛線區域)32,且在此晶粒置放區32的上表 面34 S&置有魏個第—連接端點4Q及在下表面%具有相 對應於複數個第—連接端點40之複數個第二連接端點 42。接著’將已經完成切割且檢測良好的每—顆晶粒別以 主動面22朝上的方式,逐—置放在載板⑽的上表面料之 曰曰粒。又置區32上。在此實施例中,更包含一黏著層(未在 圖中表示)設置在每一個晶粒20之背面24及载板3〇之上 表面34之間’用以固著晶粒20在載板30之上表面34之 上0 接著°月參考第5圖係表示利用導線電性連接晶粒及 [S ] 9 201220444 載板之截面示意圖。在第5圖中,係利用打線製程將複數 條導線50形成在晶粒20的主動面22的複數個焊墊26上, 且與配置在載板30之上表面34之複數個第一連接端點40 電性連接。 接著,請繼續參考第6A圖,在完成打線製程之後,在 每一個晶粒20的主動面22上,且在複數個焊墊26之間設 置一散熱結構60,此散熱結構60係利用銀膠或是非導電 膠固定在晶粒20之主動面22上、且設置在複數個焊墊26 φ 之間,並與複數個焊墊26彼此電性分離。使用散熱結構 60的目的是由於散熱結構60本身具有高的熱傳導係數而 可以提升半導體封裝元件縱向的熱傳導效能。在此實施例 中,散熱結構60可以是金屬材料例如銅,其熱傳導係數k 為389 W/m-K或是含銅之金屬化合物或是傳導係數k為210 W/m-K的鋁或是含鋁之金屬化合物。此外,在本發明的實 施例中,散熱結構60的形狀可以是圓柱體或是方柱體也可 以是非均勻的圓體或是方柱體。 • 接著,請參考第6B圖,係表示執行一塑封步驟以形 成封裝體包覆晶粒及導線及部份載板之上表面之截面示意 圖。在第6B圖中,係將一高分子材料例如環氧樹脂(epoxy res in)形成在晶粒20上,用以包覆住晶粒20、複數條導 線50、散熱結構60及載板30之部份上表面34以形成一 封裝體70。 接著,請參考第6C圖,係將複數個連接元件80形成 在載板30之下表面36且與下表面36之複數個第二連接端 點42電性連接,在此連接元件80可以是錫球(solder[s] 10 201220444 ball)。接著,利用切割刀(未在圖中表示)根據該載板3〇 上之切割線(sawing line)(未在圖中表示)切割該載板3〇 以得到複數個已完成封裝之半導體封裝元件。 另外,在本發明中還揭露另一較佳實施例,其製程流 程與前述第3圖至第5圖相同,然而不同的是在於:在完成 打線製程之後,在每一個晶粒2〇的主動面22上,且在複 數個焊塾26之間設置-散熱結構62,且此散熱結構犯.的 高度大於導線50的弧度,如第以圖所示。
同樣的,如第7A圖所示之散熱結構62係利用銀膠或 疋非導電膠固定在在晶粒2G之主動面22上且在複數個焊 墊26之間,然而和複數個焊墊%電性分離。使用散熱結 構62的目的是由於散熱結構62本身具有高的熱傳導係數 而可以提升半導體封裝元件縱向的熱傳導效能。在此實施 ^ ”口構62可以是金屬材料例如銅’其熱傳導係數 =389 ^含銅之金屬化合物或是傳導係數k為 ^—WAn-K的銘或是含銘之金屬化合物。此外,在本發明 =施:散熱結構62的形狀可以是圓柱體或是方柱體 也可以疋非均勻的圓體或是方柱體。 繼續如第7B圖所示,係將一高分子材料例 在晶粒20上’用以包覆住晶㈣、複 體r結構62及載板3〇之部份上表面34以 瓜成封裝體70,由於散熱結構⑽的高 度’因此當完成塑封步驟之後,散熱^、日粒^ 為直接連接之狀態且有部 曰曰粒20係 的Π樣疋為了错由散熱結構6〇的高度減少 201220444 與封裝體70之間的間隙而可以增加散熱效率,另外,散熱 結構62可直接利用熱傳導的方式將晶粒20所產生的熱能 向外引出,充分達到散熱之效。 最後請參考第7C圖,係將複數個連接元件80形成在 載板30之下表面34且與下表面36之複數個第二連接端點 42電性連接,在此連接元件80可以是錫球(solder ball)。 接著,利用切割刀(未在圖中表示)根據該載板30上之切割 線(sawing line)(未在圖中表示)切割該載板30以得到複 φ 數個已完成封裝之半導體封裝元件。 因此,根據上述實施例,此種具有散熱結構之半導體 封裝元件可以應用在具散熱結構之球柵式陣列封裝元件 (HSBGA, heat slug BGA)封裝元件上,其散熱效果可以達 到相似於高效能覆晶晶片球柵式陣列封裝元件(HFCBGA, high performance flip chip BGA)之散熱效能。此外,相 較於具有散熱結構(Heat slug)之球栅式陣列封裝元件,本 發明所揭露之具有散熱結構之半導體封裝元件具有較簡單 • 的形狀且製程簡單,於成本以及良率控制上較佳。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍内。 【圖式簡單說明】 第1圖係表示習知技術之球柵式陣列封裝元件之截面 不意圖, [s] 12 201220444 第2圖係表示習知技術之具散熱機制之球柵式陣列封 裝元件之截面示意圖; 第3圖係根據本發明所揭露之技術,表示一晶圓之俯 視圖, 第4圖係根據本發明所揭露之技術,表示將複數個晶 粒設置在具有晶粒置放區之載板上之截面不意圖, 第5圖係根據本發明所揭露之技術,表示利用打線製 程形成導線以電性連接晶粒與載板之截面不意圖, φ 第6A圖係根據本發明所揭露之技術,表示形成複數 個散熱結構在晶粒之主動面上之截面不意圖, 第6B圖係根據本發明所揭露之技術,表示形成高分 子材料以包覆具有散熱結構之晶粒之截面示意圖; 第6C圖係根據本發明所揭露之技術,表示已經完成 封裝步驟之半導體封裝元件; 第7A圖係根據本發明所揭露之技術,表示形成複數 個散熱結構在晶粒之主動面上之截面不意圖, • 第7B圖係根據本發明所揭露之技術,表示形成高分 子材料以包覆具有散熱結構之晶粒且曝露出散熱結構之截 面示意圖;及 第7C圖係根據本發明所揭露之技術,表示已經完成 封裝步驟之半導體封裝元件之截面示意圖。 【主要元件符號說明】 100球柵式陣列封裝元件 110載板 m 13 201220444 120半導體晶粒 130導線 140封裝體 150連接元件 160散熱裝置 10晶圓 20晶粒 22主動面 24背面 26焊墊 30載板 32晶粒置放區 34上表面 36下表面 40第一連接端點 42第二連接端點 50導線 60散熱結構 62散熱結構 70封裝體 80連接元件
Claims (1)
- 201220444 七、申請專利範圍: 1. 一種具有散熱結構之半導體封裝元件之封裝方法,包 含: 提供一晶圓,具有一上表面及一下表面,且配置有 複數個晶粒, 切割該晶圓’以得到該些晶粒*且母一晶粒具有一 主動面及一背面,且於該主動面上配置有複數個焊墊; 提供一載板,具有一上表面及一下表面,於該上表 面配置有複數個第一連接端點及於該下表面配置有相對 於該些第一連接端點之複數個第二連接端點且於該上表 面設置有複數個晶粒置放區, 貼附每一該些晶粒在該載板之每一該晶粒置放區 上’係將該些晶粒之該主動面朝上將5玄些晶粒之該背面 貼附在該載板之該晶粒置放區上; 執行一打線製程以形成複數條導線以電性連接該 些晶粒之該主動面上之該些焊墊及該載板之該上表面之 該些第一連接端點; 形成一散熱結構在該些晶粒之該主動面上且與該 些焊墊電性分離; 執行一塑封步驟,形成一高分子材料以包覆該些晶 粒、該散熱結構、該些導線及該載板之該上表面以形成 一封裝體; 形成複數個連接元件在該載板之該下表面且與配 置於該下表面之該些第二連接端點電性連接;以及 切割該封裝體,以形成複數個完成封裝之封裝元 [S] 15 201220444 件。 2·如申請專利範圍第 為印刷電路板。 1項所述之封裝方法, 其中該載板 電膠在丄= 方法’更包含 ,在該導電70件及該晶粒之該主動面之間。第1項所述之封裝方法,S更包含一非 導,在該導電元件及該晶片之該主動面之間。 所述_方法,其中該散熱 7.如申請專利範圍第丨賴狀封裝方法 執 結構突出於該封裝體外部。 欢… 8· 一種具有散熱結構之半導體封裝元件,包含: 載板,具有一上表面及一下表面,於該上表面配 置有複數個第一連接端點及於該下表面配置有相對於該 些第一連接端點之複數個第二連接端點; 一晶粒,具有一主動面及一背面,且於該主動面上 配置有複數個焊墊,且以該主動面朝上將該晶片之該背 面設置在該載板之該上表面上; 複數條導線,係用以電性連接該晶粒之該主動面上 之該些焊墊及該載板之該些第一連接端點; 一散熱結構,設置在該晶粒之該主動面上且介於該 些焊墊之間且與該些焊墊電性分離; 一封裝體,用以包覆該晶粒、該些導線、該散熱結 201220444 構及該載板之部份該上表面;以及 複數個連接元件,設置在該載板之該 下表面之該些第二連接端點電性連接。 一該 9·如申請專利範圍第8項所述之半導體料 5亥载板為印刷電路板。 /、中 10.如申請專利範圍第8項所述之半導體 =彻在該載板之該上表面與該晶片之該ί 勺如八申請專利範圍第8項所述之半導體封裝元件,更 12 二銀膠在該散熱結構及該晶片之該主動面之間。 .勺如人申請專職圍第8項所述之半㈣職科,更 -非導電膠在該散熱結構及該晶片之該主動面 13·如申請專利_第8項所述之半導體元件,其中該 政熱結構與該晶粒直接接觸。 “·如申請專利範圍第8項所述之半導體元件,其中該 政熱結構突出於該封裝體外部。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099137571A TWI536515B (zh) | 2010-11-02 | 2010-11-02 | 具有散熱結構之半導體封裝元件及其封裝方法 |
| US12/929,544 US8288863B2 (en) | 2010-11-02 | 2011-02-01 | Semiconductor package device with a heat dissipation structure and the packaging method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099137571A TWI536515B (zh) | 2010-11-02 | 2010-11-02 | 具有散熱結構之半導體封裝元件及其封裝方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201220444A true TW201220444A (en) | 2012-05-16 |
| TWI536515B TWI536515B (zh) | 2016-06-01 |
Family
ID=45995770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099137571A TWI536515B (zh) | 2010-11-02 | 2010-11-02 | 具有散熱結構之半導體封裝元件及其封裝方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8288863B2 (zh) |
| TW (1) | TWI536515B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI480986B (zh) * | 2012-08-30 | 2015-04-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673171B1 (en) * | 2014-03-26 | 2017-06-06 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with coreless substrate and method of manufacture thereof |
| US10410942B2 (en) * | 2017-11-27 | 2019-09-10 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
| CN115132678B (zh) * | 2022-08-30 | 2023-03-14 | 北京象帝先计算技术有限公司 | 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190945B1 (en) * | 1998-05-21 | 2001-02-20 | Micron Technology, Inc. | Integrated heat sink |
| US5977626A (en) * | 1998-08-12 | 1999-11-02 | Industrial Technology Research Institute | Thermally and electrically enhanced PBGA package |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| TW535244B (en) * | 2002-04-19 | 2003-06-01 | Advanced Semiconductor Eng | Wafer level package method and package structure |
| US6936929B1 (en) * | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
| TW200636954A (en) * | 2005-04-15 | 2006-10-16 | Siliconware Precision Industries Co Ltd | Thermally enhanced semiconductor package and fabrication method thereof |
| DE102005054268B4 (de) * | 2005-11-11 | 2012-04-26 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip |
| US8363189B2 (en) * | 2007-12-18 | 2013-01-29 | Rockwell Collins, Inc. | Alkali silicate glass for displays |
-
2010
- 2010-11-02 TW TW099137571A patent/TWI536515B/zh active
-
2011
- 2011-02-01 US US12/929,544 patent/US8288863B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI480986B (zh) * | 2012-08-30 | 2015-04-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8288863B2 (en) | 2012-10-16 |
| TWI536515B (zh) | 2016-06-01 |
| US20120104581A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928590B2 (en) | Integrated circuit package with a heat dissipation device | |
| TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
| US11776867B2 (en) | Chip package | |
| JP6122863B2 (ja) | 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法 | |
| US20100052156A1 (en) | Chip scale package structure and fabrication method thereof | |
| US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
| US20120175755A1 (en) | Semiconductor device including a heat spreader | |
| TW546796B (en) | Multichip package | |
| TW201201329A (en) | Thermally enhanced electronic package and method of manufacturing the same | |
| US9666506B2 (en) | Heat spreader with wiring substrate for reduced thickness | |
| TW571374B (en) | System in package structures | |
| TW201140772A (en) | Chip package device and manufacturing method thereof | |
| US8536701B2 (en) | Electronic device packaging structure | |
| TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
| WO2022120657A1 (zh) | 封装结构及其制备方法、电子设备 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| US8120169B2 (en) | Thermally enhanced molded leadless package | |
| CN103050454A (zh) | 堆迭封装构造 | |
| TWI755319B (zh) | 晶片封裝結構 | |
| US20060055029A1 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages | |
| CN107123633B (zh) | 封装结构 | |
| TWI355723B (en) | Heat spreader chip scale package and method for ma | |
| CN100561724C (zh) | 半导体芯片封装结构及封装方法 | |
| KR102487625B1 (ko) | 양면 냉각 파워 모듈 패키지 | |
| TWI244180B (en) | Chip package structure |