TW201220528A - Vertical light emitting diode (VLED) die having n-type confinement structure with etch stop layer and method of fabrication - Google Patents
Vertical light emitting diode (VLED) die having n-type confinement structure with etch stop layer and method of fabrication Download PDFInfo
- Publication number
- TW201220528A TW201220528A TW100100722A TW100100722A TW201220528A TW 201220528 A TW201220528 A TW 201220528A TW 100100722 A TW100100722 A TW 100100722A TW 100100722 A TW100100722 A TW 100100722A TW 201220528 A TW201220528 A TW 201220528A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- type
- emitting diode
- vertical light
- light emitting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/018—Bonding of wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
Landscapes
- Led Devices (AREA)
Description
201220528 六、發明說明: 【發明所屬之技術領域】 概括而言,本揭露内容係關於光電構件,尤其係關於垂直發 光二極體(VLED)晶粒,以及關於此垂直發光二極體(VLED)晶粒的 製造方法。 【先前技術】 一種發光二極體(LED)晶粒,稱為垂直發光二極體(vleD)晶 粒’其包含形成在載體基底上的一磊晶結構,此磊晶結構係由化 s物半體材料所製造,例如GaN、A1N或ΤηΝ。在製造程序之 後,將此磊晶結構與載體基底分開。此磊晶結構可包含ρ_型限制 層、η-型限制層、以及位於這些限制層之間並用以發光的活化層(多 重I子井(MQW ’ multiple quantum well)層)。在此磊晶結構中’ η_ 型限制層可包含多重η-型層,並且亦可包含一或多層的緩衝層, 例如用以減少差排密度(dislocationdensity)的SiN層。 一種增加自垂直發光二極體(YLED)晶粒之光萃取(light extractioh)的方法,係在於使用例如光_電化學氧化與蝕刻的製程, 對n-j限制層的表面進行粗糙化(r〇ughen)與紋理加工。舉 例而s,用以粗糙化n-型限制層的製程係描述於美國專利第 7,186,580Β2 號、第 7,473,936Β2 號、第 7,524,686Β2 號、第 :,563’625 Β2號以及第7,629,195 Β2 f虎中,上述專利係讓與給位在 B⑽e,ID 以及台灣(R.0.C·)苗栗縣的 SemiLEpsC〇rp〇rati⑽。 在圖11A中顯示-種習知發光二極體(LED)晶粒的蟲晶結 ,。此蠢晶結構包含:p-型限制層112;活化層(多重量子 =14,用以發光;以及n_型限制層116,具有使祕刻製程所形 =、、 文理表面118。在餘刻製程期間可能會發生的—個問題為:活 = Ϊ係^接面)可能會紗在侧製糊贿使用之化 =液的知害。例如,在圖11A中,活化層114包含已 才貝告的區域120。這些受損區域]2〇 / _ α^ 曰曰々Ok向偏£狀悲%,會形成漏電流的路徑。如圖所示, 201220528 了使用、‘j:外線發光顯 Μ鏡(Ejyj]y[j,emissi〇nmicr〇sc〇py)觀察 到如亮點般之處於逆向偏綠態的漏電流。除了亮點以外,受損 f域120亦可能產生在低偏壓電流下的低正向電壓,因為此損害 曰提供電流一個繞過pn接面阻障的路徑。 、σ H勒容係針對—種具有η_·機翻垂直發光二極體 (JLE^粒,此η·型限制結構具有用以保護活化層的侧停止 曰係針對一種具有11•型限制結構之垂直發光二極 體(D)a日粒的製造方法’此η-型限制結構具有#刻停止層。 【發明内容】 έ士接垂直I光—極體(凡肪)晶粒’包含—蟲晶、结構,此蠢曰曰曰 ,包含至少—Ρ·型半導體層;活化層二 型ΐϊ·ί= ΐί設置成用以發光的多重量子井_W);以及η-i限制、、、„構,包含至少一 η_型半導體層以及至少一蝕 +層物近接於活化層的⑽以及且有纹理 ,=型_結構可包含與—或多層緩衝層結合之—m 止層,而由多重η-型半導體層所隔開。 -k a 7 .一種垂直發光二極體(VLED)晶粒的製造方 驟开„一載體基底;將一 &型限制結構形成在载心1上I η:型限制結構包含至少一半導體層以及至少一基底上’此 將-p-型限制層形成在‘化it ^ ΐ型限制結構上; 【實施方式】 。參考符號 在圖式中,類似的參考符號係指類_層或零件 201220528 中的添標A-F係指不同實施例’而參考符號中的添標ι_3係指層 的編號。 參考圖1,垂直發光二極體(VLED)晶粒10A包含一磊晶結 構’此結構包含.p-型限制層12A ;活化層14A,位於ρ-型限制 層12Α上並用以發光;以及η_型限制結構ι6Α ’位於活化層Μα 上。後面將進一步說明,垂直發光二極體(VLED)晶粒10Α的特徵 係在於低逆向偏壓漏電流以及在低偏壓電流下的高正向電壓。 η-型限制結構16A包含外η-型層18A1、缓衝層20A、中心n_ 型層18A2、蝕刻停止層22A以及内n-型層18A3。垂直發光二極 體(VLED)晶粒10Α最初係建構在以虛線所標示並在隨後移除的載 體基底24Α上。用於載體基底24Α的合適材料可包含藍寶石、碳 化矽(SiC)、矽(Si)、鍺(Ge)、氧化鋅(ΖηΟ)、氮化鎵(GaN)、氮化鋁 (A1N)、硒化鋅(ZnSe)以及砷化鎵(GaAs)。 p-型限制層12A(圖1)較佳係包含p-GaN。用於p-型限制層12A 的其他合適材料可包含 p-AlGaN、p-InGaN、p-AlInGaN、ρ_Α1ΙηΝ 以及ρ-ΑΙΝ。活化層14Α(圖1)較佳係包含一或多個量子井,此量 子井包含一或多層的InGaN/GaN、AlGalnN、AlGaN、AlInN以及 AIN。n-型層(18A卜18A2、18A3)較佳係包含n-GaN。用於n-型 層(18Α1、18Α2、18Α3)的其他合適材料可包含n-AlGaN、n-InGaN、 n-AlInGaN、η-ΑΠηΝ以及η-Α1Ν。緩衝層20A可用以在垂直發光 一極體(VLED)晶粒10A中執行特定功能。例如,緩衝層2〇a可包 含氮化録(GaN)。如另一實施例,缓衝層20A可包含氮化石夕(§iN), 其可用以降低活化層14A中的差排密度以及組成差異 (compositional fluctuations) ° I虫刻停止層22A(圖1)包含比η·型層(18A1、18A2、18A3)之材 料較不易對蝕刻製程有反應的材料。換句話說,蝕刻停止層22A 的蝕刻速率係小於η-型層(18A卜18A2、18A3)的蝕刻速率。"此外, 姓刻停止層22Α可包含Α1,但亦可包含額外的元素。例如,以包 含η-GaN的η-型層(18Α1、18Α2、18Α3)而言,|虫刻停止層22Α 可包含含有Α1或以組成物或挣雜物形式呈現之另一元素(例如 6 201220528
In、Si' C、Ge、Se、Te或P)之經摻雜或未經摻雜的GaN。例如, • 以包含AlInGaN的蝕刻停止層22Λ而言,典型的A1含量可從1% 到100%(例如,將A1N當作100%)。用於蝕刻停止層22A的其他 合適材料可包含不論以摻雜或未摻雜形式呈現的A1GaN'或 AlInN。在AlGaN的情況下,蝕刻停止層22A亦可包含以組成物 或摻雜物开>式呈現的In、Mg、Si、P、C、Se或Te。在A1N的情 況下,蝕刻停止層22A亦可包含以組成物或摻雜物形式呈現的 Ga、In、Mg、Si、P、C、Se或Te。银刻停止層22A的典型厚度 可從lA到1 μιη。 將在下文中說明之垂直發光二極體(VLED)晶粒1〇B_1〇F中的 每一者均可由相同於垂直發光二極體(VLED)晶粒1〇A中所描述的 材料形成。此外,將在下文中說明之垂直發光二極體(YLED)晶粒 1 OB-10F中每一者的特徵係在於低逆向偏壓漏電流以及在低偏壓 電流下的南正向電壓。 參考圖2與2A,垂直發光二極體(vlED)晶粒腦包含一磊 晶結構’此結構包含:p-型限制層12B ;活化層14B,位於p-型限 制層12B上並用以發光;以及n_型限制結構16B,位於活化層14B 上。η-型限制結構16B包含:外n_型層i8B1 ;緩衝層2〇b ;中心 η-型層18B2 ;複數蝕刻停止層22B卜22B2、22B3 ;以及内n-型 層18Β3。如圖2Α所示,蝕刻停止層22m、22Β2、22Β3係藉由 η-型分隔層26Β1、26Β2加以隔開。垂直發光二極體(ylED)晶粒 10B最初係建構在以虛線所標示並在隨後移除的載體基底24B上。 參考圖3,垂直發光二極體(VLED)晶粒1〇c包含一磊晶結 構’此結構包含.p-型限制層12C ;活化層14C,位於ρ-型限制層 12C上並用以發光;以及η_型限制結構16C,位於活化層14C上。 η-型限制結構16C包含外n_型層18α、蝕刻停止層22C以及内 η-型層18C2。垂直發光二極體(VLED)晶粒1〇c最初係建構在以虛 線所標示並在隨後移除的載體基底24C上。 參考圖4與4A,垂直發光二極體(VLED)晶粒10D包含一磊 晶結構,此結構包含:p-型限制層12D ;活化層,位於卩_型 201220528 限制層12D上並用以發光;以及n_型限制結構16D,位於活化層 14D上。n-型限制結構16D包含.:外n_型層18D1 ;複數姓刻停止 層22m、22D2、22D3 ;以及内n-型層18D2。如圖4A所示,姓 刻停止層22D1、22D2、22D3係藉由〜型分隔層26D1、26D2加 以隔開。垂直發光二極體(VLED)晶粒i〇D最初係建構在以虛線所 標示並在隨後移除的載體基底24D上。 參考圖5與5A,垂直發光二極體(VLED;)晶粒廳包含一蟲 晶結構,此結構包含:p-型限制層12E ;活化層14E,位於p-型限 制層12E上並用以發光;以及η·型限制結構16E,位於活化層ME 上。η-型限制結構16E包含:外η-型層18E1;複數外缓衝層20E卜 20Ε2、20Ε3(20Ε),藉由η-型分隔層26Ε卜26Ε2加以隔開;中心 η-型層18Ε2 ;複數内触刻停止層22Ε1、22Ε2、22Ε3(22Ε),藉由 η-型分隔層26Ε3、26Ε4加以隔開;以及内η_型層18Ε3。垂直發 光二極體(VLED)晶粒10Ε最初係建構在以虛線所標示並在隨後移 除的載體基底24Ε上。 參考圖6與6Α,垂直發光二極體(vled)晶粒10F包含一磊 晶結構,此結構包含:p_型限制層12f ;活化層i4F,位於p_型限 制層12F上並用以發光;以及n_型限制結構,位於活化層14F 上。η-型限制結構16F包含:外n_型層igFl ;複數緩衝層20F1、 20F2、20F3(20F),藉由n-型分隔層26F1、26F2加以隔開;中心 η-型層18F2 ;蝕刻停止層22F ;以及内η-型層18F3。垂直發光二 極體(VLED)晶粒10F最初係建構在以虛線所標示並在隨後移除的 載體基底24F上。 參考圖7A,顯示垂直發光二極體(Vled)封裝構造30,其係 使用上述垂直發光二極體(VLED)晶粒10A-10F其中任一者所建 構。垂直發光二極體(VLED)封裝構造30包含:基底32 ;至少一 垂直發光一極體(VLED)晶粒10A-10F,安裝於基底32 ;導線34, 接合至垂直發光二極體(VLED)晶粒10A-10F以及基底32;以及透 明罩36,用以作為包覆垂直發光二極體(VLED)晶粒i〇A_1〇F的透 鏡。此外’垂直發光二極體(VLED)晶粒10A-10F之η-型限制結構 8 201220528 16A_16F的表面38,可具有紋理以改善光萃取。蝕刻停止層 22A^-22F可使活化層14A_14F在製造期間受到保護,以使垂直發 ,一極體(VLED)晶粒10A-10F具有在逆向偏壓方向上的低漏電 流、以及在低偏壓電流下的較高正向電壓。又,如圖7B之發光顯 微鏡(EMMI)圖像所示,可實質上消除因為漏電流而產生的亮點。 垂直發光二極體(VLED)封裝構造3〇(圖7A)的基底32(圖7A) 作用為一安裝基底,並且亦可提供用以將發光二極體①ED)封裝構 造30_電性連接至外界的導電體(未圖示)、電極(未圖示)以及電路 (未圖示)。基底32(圖7A)可具有如圖所示的平坦形狀,或者可具 有凸出形狀或1凹形狀。此外,基底32(圖7A)可包含反射層(未圖 示)’以改善光萃取。基底32(圖7A)可包含矽,或包含另一半導體 材料’例如GaAs、SiC、GaP、GaN或A1N。或者,基底32(圖7A) 可包含陶瓷材料、藍寶石、玻璃、印刷電路板PCB,printeddrcuit board)材料、金屬芯印刷電路板(MCpCB,咖如c〇re pdnted drcuit boardhFR-4印刷電路板(PCB)、金屬基質(metalmatrix)複合材料、 金屬導線框架(lead ftame)、有機導線框架、矽基座(subm〇unt)基 底:$在本技術中所使用的任何封裝基底。又,基底32(圖7A)可 包含單層的金屬或金屬合金層,或包含例如Si、AlN、SiC、AlSiC、 鑽石:MMC、石墨、A卜 Cu、Ni、Fe、Mo、CuW、CuMo、氧化 銅、藍寶石、玻璃、陶瓷、金屬或金屬合金的多重層。在任何情 況下,基底32(圖7A)較佳係具有從約6〇。〇到35〇。〇的操作溫度範 圍。 ,參考圖8A-8D,說明上述垂直發光二極體(ied)晶粒1〇A_F 之製造方法的步驟。最初,如圖8A所示,設置載體 載體基底IF可具有晶圓的形式,其係由例如藍寶石、碳化石夕 (SC)、石夕⑸)、錯(Ge)、氧化鋅(Zn0)、氮化鎵(GaN)、氮化铭(A1N)、 =化鋅(ZnSe)以及坤化鎵(GaAs)的合適材料所構成。在以下範例 中’載體基底24A-F包含藍寳石。 又如圖8A所示’將多層磊晶結構4〇形成在載體基底24A_F 上。蟲晶結構40包含:p_型限制層12A_F ;活化層14A_F(標示於 201220528 圖8A-D中的MQW),位於p-型限制層12A-F上並用以發光;以 及η-型限制結構16A-F,位於活化層14A-F上。又如圖8A所示, 包含η-型限制結構16A-F之分隔層(例如蝕刻停止層22A-F、緩衝 層20A-F以及η-型層18A-F)的所有這些層,可使用合適的沉積製 程加以製造,例如氣相蠢晶(VPE,Vap〇r phase epitaxy)、金屬有機 化學氣相沉積(MOCVD,metal organic chemical vapor deposition)、 分子束磊晶(MBE,molecular beam epitaxy)或液相磊晶(LPE,liquid phase epitaxy)。在例示性的實施例中,p_型限制層12A_F包含 p-GaN ’而η-型層18A-18F包含n-GaN。除了 GaN以外,ρ-型限 制層12A-F與η-型層i8A_18F可包含各種其他化合物半導體材 料,例如AlGaN、InGaN、以及AlInGaN。活化層14A-14F可由 合適的材料所形成’例如夾設在具有較寬能帶隙之兩材料層(例如 GaN)之間的InGaN層。 接著如圖8B所示,吾人可使用合適的製程來形成穿過磊晶結 構40的溝渠42,此溝渠可如圖所示以基底24a_f為終點,或者 可延彳$一短距離到基底24A-F内。此外,當需要時,吾人可在形 成溝渠之前」形成其他元件,例如反射層(未圖示)以及基部 Π(未圖f)。吾人可在習知半導體製造程序巾,以類似於晶粒 =之街道的父叉圖案來形成溝渠42 ,如此可形成複數個已界定的 ,粒10A-10F。用以形成溝渠42的合適製程包含透過硬遮罩的乾 f蝕刻、。其他合適製程包含雷射切割、鋸切割(saw cutting)、鑽石 刀。J屋式I虫刻、乾式餘刻以及水喷流(water 。 ,著如圖8C所示,吾人可使用例如脈衝雷射照射製程、蝕 5 chemical mechanical planarization) ’口 程,從n-型限制結構16A_F移除載體基底24A_F。 n 8D所示,吾人可使用祕化(或紋理加工)製程,在 ,型限制結構从F之外表面的製程係結合光_電化^氧化= 辦、描述於美國專利第7,186,58GB2號、第7,473,936B2 ①弟 7,524,686 B2 號、第 7,563,625 B2 號以及第 7,629,195 β2 201220528 係鮮财式合併於此。在圖A巾概略地辭紋面 在圖9B中顯示其疆圖像。在進行侧製程期間,蚀 划如士層22A-F可提供蝕刻停止,以保護活化層14A_^ 圖祖與應,顯示垂直發光二極體(VLED)晶粒嫩-lOF 白勺電性特徵。如圖·所示’具有由^⑽戶斤形成之钱刻停止 ^之曰曰粒在_5伏特之逆向電壓下的漏電流(下方繪線),係小於 (先刖技術)垂直發光二極體(VLED)晶粒(上方繪線)。如圖i〇b所 不,具有由fi-AlGaN所形成之蝕刻停止層之晶粒在1〇 ’獻於標概前技術)垂直發光 m贿止狀晶粒在丨#之低私電=的正^= ,係大於標準(先珂技術)垂直發光二極體凡®)晶粒 (上万纟會線)。 八止於是’此揭露内容翻述—種具有〜酿繼制改善垂直 =光-極體(VLED)晶粒以及此垂直發^二極體(彻切晶粒的聲 w方法,此η-型限制結構具有至少一蝕刻停止層。雖然以上 =若干不範實施樣驗實施例,但熟f本項技藝者可認知其某些 化改、置換、添加以及次組合。因此,此意指將以下隨附之請求 提出之請求項理解為包含所有此㈣人本發明之直 貫精神與範圍内的修改、置換、添加以及次組合。 /、 【圖式簡單說明】 於目式的參考®中°此意指將在此所揭露 的K轭例與圖視為示例而非限制。 虼炉ί 具有n_型限制結構之垂直發光二極體(VLED;>晶粒的概 略私4面圖,此η-型限制結構具有蝕刻停止層以及緩衝層; 政拉Γ! 2係具有&型限制結構之垂直發光二極體(VLED)晶粒的概 面圖,此n-型限制結構具有多重侧停止層以及多重緩衝 層? 圖2Α係圖2的放大分解部分,其顯示钱刻停止層以及缓衝層; 201220528 圖3係具有η-型限制結構之垂直發光二極體⑽明晶粒的概 略杈剖面圖,此η-型限制結構具有單一蝕刻停止層; 圖4係具有η_型限制結構之垂直發光二極體⑽印)晶粒的概 略杈剖面圖,此η-型限制結構具有多重蝕刻停止層; 圖4Α係圖4的放大分解部分,其顯示飯刻停止曰層以及緩衝層; 圖5係具有η_型限制結構之垂直發光二極體⑽則晶粒的概 買〇J面圖’此η-型限制結構具有多重餘刻停止層以及多重緩 層; 圖5Α/係圖5的放大分解部分,其顯示|虫刻停止層以及緩衝層; 圖6係具有η_型限制結構之垂直發光二極體(乳别晶粒的概 戸、面圖,此η-型限制結構具有單一钮刻停止層以及多重緩衝 層, 圖6Α係圖6的放大分解部分,其顯示|虫刻停止層以及緩衝層; 圖7Α係以垂直發光二極體(VLED)晶粒所建構之垂直發光二 極體(VLED)封裝構造的概略橫剖面圖; 圖7B係發光顯微鏡(EMMI)圖像,其顯示圖7A之垂直發光二 極體(VLED)封裝構造的發光特性; 圖8A-8D係概略橫剖面圖,其顯示垂直發光二極體(ie 晶粒之製造方法的步驟; 、-圖9A係放大概略橫剖面圖,其顯示在n_型限制結構之表面上 進行粗趟化製程後之垂直發光二極體(VLED)晶粒的蟲晶結構; 圖9B係垂直發光二極體(VLED)晶粒之n-型限制結構之紋理 表面的SEM圖像; 圖10A係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒 在-5V之逆向電壓下之漏電流的圖表; 圖1〇B係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒 在10 μΑ之低正向電流下之正向電壓的圖表; 圖1〇C係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒 在1 μΑ之低正向電流下之正向電壓的圖表; 圖11Α係具有磊晶結構之習知垂直發光二極體(VLED)晶粒的 12 201220528 放大概略橫剖面圖, 構,及 此蟲晶結構具有擁有紋理表面的 〜型限制結 圖 10A 【主要元件符號說明】 垂直發光二極體晶粒 10B 垂直發光二極體晶粒 10C 垂直發光二極體晶粒 10D 垂直發光二極體晶粒 10E 垂直發光二極體晶粒 10F 垂直發光二極體晶粒 12A P-型限制層 12B p-型限制層 12C p-型限制層 12D p-型限制層 12E P-型限制層 12F ρ-型限制層 14A 活化層 14B 活化層 14C 活化層 14D 活化層 14E 活化層 14F 活化層 16A η-型限制結構 16B η-型限制結構 16C η-型限制結構 16D η-型限制結構 16E η-型限制結構 16F η-型限制結構 201220528 1BA1 外n-型層 18Α2 中心η-型層 18 A3 内η-型層 18Β1外η-型層 18Β2中心η-型層 18Β3 内η-型層 18C1外η-型層 18C2 内η-型層 18D1 外η-型層 18D2 内η-型層 18Ε1外η-型層 18Ε2 中心η-型層 18Ε3 内η-型層 18F1外η-型層 18F2 中心η-型層 18F3 内η-型層 20 Α缓衝層 20B 緩衝層 20E缓衝層 20E1 緩衝層 20E2 缓衝層 20E3 缓衝層 20F缓衝層 20F1 緩衝層 20F2緩衝層 20F3 緩衝層 22A蝕刻停止層 22B1 蝕刻停止層 22B2蝕刻停止層 22B3 蝕刻停止層 14 201220528 22C蝕刻停止層 22D1 蝕刻停止層 22D2蝕刻停止層 22D3蝕刻停止層 22E蝕刻停止層 22E1 蝕刻停止層 22E2蝕刻停止層 22E3蝕刻停止層 22F蝕刻停止層 24A .載體基底 24B載體基底 24C載體基底 24D載體基底 24E載體基底 24F載體基底 26B1 η-型分隔層 26Β2 η-型分隔層 26D1 η-型分隔層 26D2 η-型分隔層 26Ε1 η-型分隔層 26Ε2 η-型分隔層 26Ε3 η-型分隔層 26Ε4 η-型分隔層 26F1 η-型分隔層 26F2 η-型分隔層
Claims (1)
- 201220528 七、申請專利範圍: 1. 一種垂直發光一極體(VLED,vertical light emitting diode)晶粒, 包含: 一 P-型限制層,包含至少一 p_型半導體層; 一活化層’位於該p_型限制層上,並包含用以發光的一多重 量子井(MQW);及 上一 n-型限制結構,包含至少一 η-型半導體層以及至少一蝕刻 停止層,該蝕刻停止層包含用以保護該活化層的一半導體材料。 2. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該η_ 型限制層包含:一内η_型半導體層,位於該活化層上;該蝕刻停 止層,位於該η-型半導體層上;以及一外η_型半導體層,位於該 餘刻停止層上並具有一紋理表面。 3. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導 體材料包含Α1。. 4. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該ρ_ 型半導體材料包含p-GaN,該η-型半導體材料包含n-GaN,以及 該半導體材料包含GaN與A1。 5·如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導 體材料包含GaN與A1'以及一選自於由In、Si、C、Ge、Se、Te 以及P所組成之群組的元素。 ^如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導 體材料包含一選自於由AlInGaN、AlGaN、AIN以及AlInN所組 成之群組的材料。 7·如申請專利範圍第i項所述之垂直發光二極體晶粒,其中該半導 16 201220528 體材料包含一選自於由AlInGaN、AlGaN、A1N以及AlInN所組 成之群組的材料、以及一選自於由In、Si、C、Ge、Se、Te以及P 所組成之群組的元素。 8. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該n— 型限制結構包含由複數n_型分隔層所隔開的複數餘刻停止層。 9. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該n-1限制結構包含至少一緩衝層。 如、f請專利範圍第9項所述之垂直發光二極體晶粒,其中該P-=半導體材料包含ρ-GaN,該η-型半導體材料包含η-GaN,該半 導體材料包含一選自於由AlInGaN、AlGaN ' A1N以及AlInN所 組成之群組的材料,以及該緩衝層包含GaN或siN。 ϋΐ請專利範圍第1項所述之垂直發光二極體晶粒,其中該η· 構包含由複數η型分隔層所_的複數緩衝層與複數兹 刻停止層。 12.- 包含 種垂直發光二極體(VLED,赠㈣_ __ di〇de)晶粒, 二P-型限制層’包含至少—p_型半導體層; 量子井;及於P赌制層上,並包含用以發光的一多重 上;含:—内&型半導體層,位於該活化層 城么J1丁止滑,位於該〜别车道 一中心η-型半導髀厗 V體層上亚包含一半導體材料; 體層,位於該導體層=:士層上;以及-外型半導 止層具有小於該―轉^層的理表面,其中紐刻停 17 201220528 13.如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該 p_,半導體材料包含p_GaN,該型半導體材料包含,以 及戎半導體材料包含一選自於由A1InGaN、A1GaN、A1N以及AUnN 所組成之群組的材料。 申請專利範圍第丨3項所述之垂直發光二極體晶粒,其中該半 導體材料包含一以組成物或摻雜物形式呈現並選自於由Si、C、 Ge、Se、Te以及p所組成之群組的元素。 15. 如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該 n_型限制結構更包含至少一缓衝層,該緩衝層包含GaN或SiN。 16. 如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該 n_型限制結構包含由複數n_型分隔層所隔開的複數蝕刻停止層。 17. 如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該 η-型限制結構包含由複數η_型分隔層所隔開的複數緩衝層。 18. 如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該 η-型限制結構包含由複數〜型分隔層所隔開的複數蝕刻停止声盥 複數緩衝層。 曰’、 種垂直發光二極體(VLED ’ vertical light emitting diode)晶粒的 製造方法,包含下列步驟: 設置一載體基底; 一將一 n_型限制結構形成在該載體基底上,該η-型限制結構包 含至少一η_型半導體層以及至少一蝕刻停止層,該蝕刻停止声 含一半導體材料; S 將一活化層形成在該η-型限制結構上,該活化層包含用以發 光的一多重量子井(MQW) ; ^ 18 201220528 將一P-型限制層形成在該活化層上,該p_型限制層包含至少 一 P-型半導體層;及 移除該載體基底。 20. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法’更包含下列步驟:使用由該餘刻停止層所限制的一钮刻製程, 對該η-型限制結構的外表面進行紋理加工。 21. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法’其中該Ρ-型半導體材料包含p-GaN,該η-型半導體材料包含 n-GaN ’以及§亥半導體材料包含一選自於由AunGaN、八泊抓、Α1Ν 以及AlInN所組成之群組的材料。 22. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法’更包含下列步驟:將至少一 SiN緩衝層形成在該〜型限制結 構上。 2 3 ·如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法’更包含下列步驟.將複數姓刻停止層形成在該n_型限制結構 上,並且由複數η-型分隔層加以隔開。 24. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法’更包含下列步驟:將複數緩衝層形成在該〜型限制結構上, 並且由複數η-型分隔層加以隔開。 25. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 法,更包含下列步驟:將複數钱刻停止層以及複數緩衝層&成在 該η-型限制結構上’並且由複數η_型分隔層加以隔開。θ 26. 如申請專利範圍第19項所述之垂直發光二極體晶粒的製造方 19 201220528 法,其中該載體基底包含一選自於由藍寶石、SiC、Si、Ge、ZnO、 GaN、AIN、ZnSe以及GaAs所組成之群組的材料。 八、圖式: 20
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/944,823 US20120119184A1 (en) | 2010-11-12 | 2010-11-12 | Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201220528A true TW201220528A (en) | 2012-05-16 |
| TWI466322B TWI466322B (zh) | 2014-12-21 |
Family
ID=46046974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100100722A TWI466322B (zh) | 2010-11-12 | 2011-01-07 | 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20120119184A1 (zh) |
| JP (1) | JP2012104832A (zh) |
| KR (1) | KR101256755B1 (zh) |
| CN (1) | CN102468388A (zh) |
| TR (1) | TR201111229A2 (zh) |
| TW (1) | TWI466322B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013141561A1 (ko) * | 2012-03-19 | 2013-09-26 | 서울옵토디바이스주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
| JP5792694B2 (ja) * | 2012-08-14 | 2015-10-14 | 株式会社東芝 | 半導体発光素子 |
| KR102046534B1 (ko) | 2013-01-25 | 2019-11-19 | 삼성전자주식회사 | 기판 가공 방법 |
| CN105023979B (zh) * | 2015-06-03 | 2018-08-21 | 华灿光电(苏州)有限公司 | 一种GaN基LED外延片及其制备方法 |
| US10304729B2 (en) * | 2016-11-29 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnect structures |
| KR102611981B1 (ko) * | 2017-10-19 | 2023-12-11 | 삼성전자주식회사 | 발광 장치 및 그 제조 방법 |
| CN108075019B (zh) * | 2017-11-15 | 2019-10-08 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制备方法 |
| KR102721080B1 (ko) * | 2019-10-08 | 2024-10-24 | 삼성전자주식회사 | 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313421A (ja) * | 2000-02-21 | 2001-11-09 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP3802424B2 (ja) * | 2002-01-15 | 2006-07-26 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP3889662B2 (ja) * | 2002-05-10 | 2007-03-07 | 三菱電線工業株式会社 | GaN系半導体発光素子の製造方法 |
| TWI271877B (en) * | 2002-06-04 | 2007-01-21 | Nitride Semiconductors Co Ltd | Gallium nitride compound semiconductor device and manufacturing method |
| US6956246B1 (en) * | 2004-06-03 | 2005-10-18 | Lumileds Lighting U.S., Llc | Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal |
| TWI269463B (en) * | 2004-10-29 | 2006-12-21 | Epitech Technology Corp | Method for manufacturing high brightness light-emitting diode |
| US8685764B2 (en) * | 2005-01-11 | 2014-04-01 | SemiLEDs Optoelectronics Co., Ltd. | Method to make low resistance contact |
| JP2006196658A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
| JP4963816B2 (ja) * | 2005-04-21 | 2012-06-27 | シャープ株式会社 | 窒化物系半導体素子の製造方法および発光素子 |
| KR101693849B1 (ko) * | 2006-02-23 | 2017-01-06 | 알로스 세미컨덕터스 게엠베하 | 질화물 반도체 컴포넌트 및 이의 제조를 위한 프로세스 |
| JP4915945B2 (ja) * | 2006-08-10 | 2012-04-11 | 独立行政法人産業技術総合研究所 | 光デバイスの製造方法 |
| KR100762003B1 (ko) * | 2006-09-22 | 2007-09-28 | 삼성전기주식회사 | 수직구조 질화물계 발광다이오드 소자의 제조방법 |
| KR100837404B1 (ko) * | 2006-10-18 | 2008-06-12 | 삼성전자주식회사 | 반도체 광전 소자 |
| KR101282775B1 (ko) * | 2006-11-03 | 2013-07-05 | 엘지이노텍 주식회사 | 수직형 발광 소자 및 그 제조방법 |
| KR20090018451A (ko) * | 2007-08-17 | 2009-02-20 | 삼성전기주식회사 | 수직구조 갈륨계 led 소자의 제조방법 |
| KR100901822B1 (ko) * | 2007-09-11 | 2009-06-09 | 주식회사 실트론 | 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법 |
| CN101640238A (zh) * | 2008-07-31 | 2010-02-03 | 泰谷光电科技股份有限公司 | 光电装置及其制造方法 |
| JP5394091B2 (ja) * | 2009-02-09 | 2014-01-22 | 株式会社沖データ | 半導体装置の製造方法 |
| JP2009105451A (ja) * | 2009-02-09 | 2009-05-14 | Oki Data Corp | 積層体及び半導体装置の製造方法 |
-
2010
- 2010-11-12 US US12/944,823 patent/US20120119184A1/en not_active Abandoned
-
2011
- 2011-01-07 TW TW100100722A patent/TWI466322B/zh active
- 2011-06-01 CN CN2011101458757A patent/CN102468388A/zh active Pending
- 2011-11-10 JP JP2011246541A patent/JP2012104832A/ja active Pending
- 2011-11-14 TR TR2011/11229A patent/TR201111229A2/xx unknown
- 2011-11-14 KR KR1020110118153A patent/KR101256755B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TR201111229A2 (tr) | 2012-07-23 |
| JP2012104832A (ja) | 2012-05-31 |
| CN102468388A (zh) | 2012-05-23 |
| KR101256755B1 (ko) | 2013-04-24 |
| KR20120089783A (ko) | 2012-08-13 |
| US20120119184A1 (en) | 2012-05-17 |
| TWI466322B (zh) | 2014-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5278317B2 (ja) | 発光ダイオードの製造方法 | |
| JP5726255B2 (ja) | 歪みが低減された発光層を備えるiii−窒化物発光デバイス | |
| JP5189106B2 (ja) | 複数の波長の光を放出するように構成された半導体発光装置 | |
| JP5702739B2 (ja) | ホウ素導入iii族窒化物発光ダイオード装置 | |
| JP2007067418A (ja) | 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス | |
| CN103650173A (zh) | 半导体发光器件 | |
| JP5232975B2 (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| JP2009099675A (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| JP5074138B2 (ja) | 発光ダイオードの製造方法 | |
| TWI466322B (zh) | 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法 | |
| EP3459117A1 (en) | Method of forming a p-type layer for a light emitting device | |
| US8587017B2 (en) | Light emitting device and method of fabricating a light emitting device | |
| TW201817034A (zh) | 用於發光裝置之反射性結構 | |
| US8828761B2 (en) | Manufacturing a semiconductor light emitting device using a trench and support substrate | |
| TW201332149A (zh) | 於半導體發光裝置上形成厚金屬層 | |
| EP3376546B1 (en) | Ultraviolet light-emitting element | |
| US11888091B2 (en) | Semiconductor light emitting device and light emitting device package | |
| KR101171855B1 (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| KR101650021B1 (ko) | 발광 소자 | |
| KR101259991B1 (ko) | 화합물 반도체 소자 제조 방법 | |
| KR101199796B1 (ko) | 질화물계 반도체 발광소자 및 그의 제조 방법 | |
| KR102350784B1 (ko) | 자외선 발광소자 및 조명시스템 | |
| JP2008288538A (ja) | III族窒化物発光デバイスのためのp型層 | |
| KR20120073396A (ko) | 발광 다이오드 및 그의 제조 방법 |