TW201230332A - Memory structure having a floating body and method of fabricating the same - Google Patents

Description

201230332 六、發明說明： 【發明所屬之技術頜域】 本發明有關一種半導體結構，特別是有關一種動態隨機存取記 憶體(dram)，其具有浮置體(floatingbody)結構，及其製法。 【先前技術】 傳統的動態隨機存取記憶體主要是由一個電容器和一個電晶體 組成。隨著各種電子產品朝小型化發展之趨勢，基於傳統的動態隨 機存取記憶體中的電容器’佔據了大部分可利用的空間，使得動能 隨機存取記憶體之體積無法再縮小，而研發出一種無電容器動態隨 機存取記憶體。習知之無電容器動態隨機存取記憶體主要是由= 置在矽覆絶緣㈣·Qn-insulatol·，⑽)铸縣底上的 = ζ曰=構成，湘金氧半導體電晶體切魏緣半導體 魄^錄浮置體橫 容器 而省下代了傳統體積龐大、結構複雜的電 然而，於小型化發展之 結構及新穎而更便利的製法仍有 趨勢下，對於更小Ρ “所需求。寸的新賴的 記憶體 【發明内容】 本發明之一目的是提供, ‘種具有浮置體的記憶體 結構及其製 201230332 法，§玄έ己憶體具有相對很小的尺寸，並且製法簡單。 於本發明之-態樣，依據本發明之具有浮置體的記憶體結構包 括-基底，其包括-主動區(actlve纖)及一絕緣結構，絕緣結構圍 繞主動區；-第-源/没極區位於主動區的基底内；—第一浮置體位 於第一源/汲極區的上方的基底内，第一浮置體與第—源/没極具有一 第一接面(junction); —第二浮置體位於第一浮置體上；一第二源/ 籲沒極位於第二浮置體上，第二源/汲極與第二浮置體具有一第二接 面’及-溝渠式閘極結構位於基底中且位於第—浮置體旁。 ;本《明之另—態樣，依據本發明之製造財浮置體的記憶€ 的方法’包括有下列步驟。提供—基底，其包括—主動區及一心 結構’絕緣結構圍繞主動^於絲區的基底内摻雜—第一型_ :成-第-源/祕。於第―源/祕的上方的基底内雜一第二 :、而形成—第—浮置體，第—浮置體與第—源/汲極具有一第^ 社構於^的—侧部的基底中形成—溝渠。於溝渠中形成-問本 出第、上全面覆盍—介電層。於第—介電層形成-開口以! 質而使—下心1 z 其並穆雜有第二半 一 4 一'二洋置體，第二浮置體與第-浮置體合而》 質而形成::第^^體的上方的半導體材料層中掺雜第-動 面。 弟二源/汲極與第二浮置體具有-第二接 201230332 【實施方式】 f 之流程圖所示，並請參閱第2至9圖，依據本發明之 HI 記憶體的方法包括下列所述。首先，進行步驟 即可，2圖’提供—絲12 ’基底為例如—般半導體基底 ww 、緣層基板也可使用。將基底界定出一主動區14及— 絕緣結構16圍繞絲區14，崎主祕14電絕緣。 _，—錢胞陣列時’可於基底上界定複數個主龍14，形成-爐2動區14之間有_結構16以將主動區14隔開。隔離結 〇 為例如淺溝隔離結構(shallow trench isolation，STI)。 &然後進行步驟102，如第3圖所示，於主動區14的基底12内 摻雜-第-型摻質㈣成—第―源/汲極18。可利關如離子植入製 =於基底12内植人第—型摻質，例如n型摻質，漠度較佳相對較濃, 心即為11型摻雜’以形成源級極。可於整個主動區14的面積範圍 =基底植人摻質，因此不需要設置遮罩，即可於每—主動區達成穆 夤的植入。才參質濃度可依所需而定。然後進行步驟1〇3，於第一源/ 没極18的上方的基底12内摻雜—第二型摻質而形成—第一浮置體 2〇°第二型摻質為與第—型摻質相反電性的摻質，而濃度相對較^ 換言之’當第—型摻質為η型摻質時，第二型摻質為ρ型摻質，較 L為Ρ $摻雜；而當第—型摻質為？型摻質時，第二型摻質為打型 摻質’較佳為.ιΓ型摻雜。第一浮置體2〇也是可經由於整個主動區 14的面積範圍的基底(位於源/波極工8上方)植入捧質而形成，因^ 也不需要別設置遮罩。在第二型換質植入基底形成第一浮置體扣 201230332 之間形成—第一接面22。 之後，第-浮置體20與第—源/沒極]8 ”禮進❿驟崩，請參㈣, 具體實施例，於主動區Μ的-側部的基 可經由例如習知的钱刻技術而和^成一溝渠24,此 -浮體20所構成，錢輕 24 __-部分由第 中。再者，可使溝渠24的另一側壁:二：-：極18的區域

如此，溝渠24即占滿主動㈣的-側部面積構成， 溝渠24中形成—閘極，士 積進仃步驟105，於 閘極介電層26。於溝二：：：壁與底部形成- 形成的難結構即位於第—浮體旁，*第 ==24。如此 _位於_與第一浮置體2。之間，並二 =辑所舉的具體實施例是先形成第一源==通 ΐ後、，但本發明的範魅不排除先形成溝渠及閘極結構 多入才夕質以形成第一源/汲極與第一浮置體。 。’錢於閘極28上方形成一字元線3〇。.此可利用例如習知之 =錄或Α積與蝴製程而完成，視字元線的材質而定。字元線的材 ::為例如鎢。在-記憶胞陣列的製造中，字元線30係將同一行的 、L紀的祕28扣電·，於此具體實酬巾，是直接與同一行 ^各閑極直接連接。更詳言之，例如，使字元線30跨越絕緣結構 #从連接相鄰的記憶胞的閘極28。於字元線30上覆蓋一蓋層32， |層的材質可包括例如氮化矽材質，以達絕緣與進一步阻障水氣的 201230332 功能。然後於字元線30白勺二側分別形成一側壁子Μ。側壁子的材 質亦可為氣化石夕材質。 然後進行步驟106 ’於基底12上全面覆蓋—介電層％。盆可為 通常層間介電層常用的材質，例如氧化物。然後進行步驟ι〇7，於 介電層36形成-開口 3δ以露出第—浮體2〇，可露出第一浮體2〇 整個頂部面積。此可經由例如使用雜_而達成。但於製程的 特徵尺寸規格下，亦可不限祕曝露第—浮體Μ，而可_曝露字 讀結構及/或閘蹄構及/或縣結構16。字元線及閘極已受側辟 子34與蓋層32的良好保護，因此不會妨害間極與字元線的絕緣。 然後進行步驟⑽，請參閱第5圖，於開口 ％中，形成 體材料層’使半導體材料至少—下部摻雜有第二摻質而成為第 置體4。與第一浮置體20合而為-個浮置體。 $導體^層的方法可舉例有以一蟲晶製程於開口 ％内成長一盘 '日’、疋目此，可直接以蟲晶層的下部為第二浮置體40; 沉積製程於開σ 38形成—半導體材料層，例如多晶石夕層， = =導體材料層的下部中一 而帶電旦^ Γ 即使第—浮置體2Q的體積不大 -疋加上第一〉予置體4〇的電量，則可增加總電量。 體材料層中 然後進仃步驟1G9,於帛二浮置體4Q的上方的半導 201230332 ㈣第一型捧質而形成第二源娜42。若開口 38也曝露部份字元 線結構’則所形成的第二源/汲極42會有—部分位於字元線結構的 正上方。第二源/沒極42與第二浮置體4〇具有一第二接自斗在進 行第二浮置體40 _ f要_與第二撕極42 _子植 亦不需要遮罩的設置。 第9圖顯示一平面示意圖，其相對應於如第5圖所示的具有浮 置體的記憶體結構的剖面示意圖，以幫助更了解本發明。 於本發明之製造具有浮置體的記憶體的方法中，可進一步包括 於第二源她42上方職-位元線，使位元線與第二源/汲極=連 接。此包括直接連接或經由—導電結構(例如導電插旬電連接。如 第5圖所示’是形成一位元線46與第二源/沒極幻直接連接。在一 記憶胞陣列的製造中，使位元線46跨越介 ㈣電層36以將同-列的記 憶胞的第二源汲極42予以電連接。可視位元 材質彻例如習知 之電鍍或沉積與蝕刻製程而完成位元線的製作。 依據本發明的製造具有浮置體的記憶體的 ^ ^ 粒的方法’其閘極結構的 ‘把可有許多態樣，第6圖顯示另一態樣。 , 丄 於上述步驟104於主動 區14的一側部的基底12中形成一溝渠24 ^ 交進行步驟105,於溝 渠24中形成〆閘極、'·〇構。閘極結構的製作 j々’例如，於溝渠24 的側壁與底部形成一閘極介電層26。於溝$ ' 、" 屏本24中形成一閘極48, 但不填滿溝渠;24。後’於閘極48上方霜芸 — 是益一盍層50。可在溝渠 201230332 製作時，使溝渠24貫穿整行的主動區m與絕緣 極4S的填”相當於形成；埋人二= 於絕緣結構16的Γ竿—底==方式是使溝渠整條貫穿，即， 方式可為僅溝準的上部主動區14的溝渠底部同高。另外的 p，於絕緣結構16的溝渠底部高於主 4的溝漆卩，因此可於溝渠下部(位於主動 枉 料，而於溝渠上部(位於主動區 ）真入開極材 形成埋入式字元線，二者材料可：，)填入字元線材料， 蓋層50。若需要時，可在字元㈣，再於字元線上方覆蓋 j在子7L線兩側形成側壁子。 然後進行步驟1G6，於基底12上全面覆蓋—介 行步驟1〇7，於介電声52 # & 曰’邊進 r "電層2形成—開口 54以露出第-浮體20。同上 門極艮於僅曝露第一浮體20，亦可曝露第一浮體2〇所鄰接的 ^字讀結構)及觀結構16，但並不妨害難盘字元 細侃述之步細，_第7圖，於開::4 料層’並使半導體材料層的下部中撐雜有第二型 閘極結構k帛—子置體4〇會有一部分位於 構及子7L杜構的正上方。進行如上述之步驟⑽， 子置體40的上方的半導體材料 ' 及極42。如卜m 一半认哲 型摻質而形成第二源/ 使盘第 " ”第—源/汲極42上方形成-位元線46， 便與弟二源/汲極42電連接。 如第7圖所示的本發明之具有浮置體的記憶體結構的一具體實 10 201230332 • 鄉基顧絲-下，―構並不揭 驟_成溝渠之後，門，由例如在如上述的步 於基板上形成介電層，於介=電層及填滿閘極材料， 銜接’再繼續完成_•上部，可再沉積 :=rr方’_於第-_〇上方 成魏、體結構的製作。_，二= 的部分即位於第二浮置體40旁。 方的閉極結構 本毛明之具有净置體的記憶體因為源/没極位 :广件的横向尺寸甚至可小至製程的特徵尺寸：下 的板向尺寸小’並且可使財剌之製造具有浮置體咐 Ή)而有μ階存在，例如兩端的源沒極為❿穆雜 a孕置Γ°7 ’ 字70線與位元線電位差，可將電荷留置在浮置體。 ==存的電量僅需2至5飛法拉 二錢大電鱗，可僅增加浮置_高度柯軸 5己杈早元的總面積。 义^加 乂上所述僅為本發明之較佳實施例，凡依本 所做之㈣m 專利範圍 勺寻义化與修飾，皆應屬本發明之涵蓋範圍。 11 201230332 【圖式簡單說明】 第1圖顯示依據本發明之製造具有浮置體的記憶體結構的方法 的一具體實施例的流程圖。 第2圖顯示依據本發明之製造具有浮置體的記憶體結構的方法 的一具體實施例的主動區配置圖。 第3至5圖顯示依據本發明之製造具有浮置體的記憶體結構的 方法的一具體實施例的剖面示意圖。 第6及7圖顯示依據本發明之製造具有浮置體的記憶體結構的 方法的另一具體實施例的剖面示意圖。 第8圖顯示依據本發明之製造具有浮置體的記憶體結構的方法 的又另一具體實施例的剖面示意圖。 第9圖顯示依據第5圖所示之一具體實施例的平面配置示意圖。 【主要元件符號說明】 12 基底 14 主動區 16 絕緣結構 18 第一源/没極 20 第一浮置體 22 第一接面 24 溝渠 26 閘極介電層 28 閘極 30 字元線 32 蓋層 34 側壁子 36 介電層 38 開口. 40 第二浮置體 42 第二源/汲極 12 201230332 44 第二接面 46 位元線 48 閘極 50 蓋層 52 介電層 54 開口 101 、102、103、104、105、106、 107、 108、109 步驟

13

Claims (1)

1. 201230332 七、申請專利範圍： 1. 一種具有浮置體的記憶體結構，包括： 一基底’其包括—主動區及一絕緣結構，該、絕緣結構圍繞該主動區； 一第一源/汲極區位於該主動區的該基底内； 弟浮置體位於§亥弟一源及極區的上方的該基底内，該第一浮置 體與該第一源/汲極具有一第一接面； 一第二浮置體位於該第一浮置體上； 一第二源/汲極位於該第二浮置體上，該第二源/汲極與該第二浮置體鲁 具有一第二接面；及 屢式閘極結構位於該基底中且位於該第一浮置體旁。 2_如請求項丨所述之具有浮置體的記憶體結構，其中一半導體材料 層位於該第一浮置體上，該第二浮置體係位於該半導體材料層的一 下部，及該第二源/汲極係位於該半導體材料層的一上部，而在該第 一浮置體的上方，該第二源/汲極與該第二浮置體具有一第二接面。 3.如请求項丨所述之具有浮置體的記憶體結構，其中，該溝渠式閘 極結構包括： 一閘極；及 閘極介電層，其位於該基底與該閘極之間；以及 該具有浮置體的記憶體結構進-步包括一字元線結構，其位於該閘 極上方，且位於該第二浮置體旁。 14 201230332 4.如請求項3所述之具有浮置體的記憶體結構，其中該第二源7没極 之一部分位於該字元線結構正上方。 5_如請求項丨所述之具有浮置體的記憶體結構，其中 極結構位於—溝渠中，該溝渠式閘極結構包括： 一閘極；及 —閘極介電層，其位於該基底與該閘極之間；以及 •該具有浮置體的記憶體結構進一步包括一字元線結構 構位於該閘極上方且位於該溝渠中。 該溝渠式閘 該字元線結 6.如請求項5所狀具有浮置_喊體結構， ” 的—部分位於該字元線結構正上方。 /、 〉予置

   7.如请求項1所述之具有浮置體的記憶 極結構包括： 體結構，其中 該溝渠式閘 —閘極，該閘極同時做為一字元線； —閘極介電層，其位於該基底與該閘極之間；及 一蓋層，其覆蓋於該閘極上。 8.如請求項7所述之具有浮置體的言 的一部分位於該閘極結構正上方。 己憶體結構，其中該第 .淨置體 该溝渠式閘 9_如請求項1所述之具有浮置體的記憶體結構，其中， 15 201230332 極、、、σ構由該基底延伸至該基底上方，而位於該第二浮置體旁 ίο.如請求項丨所述之具有浮置體的記憶體結構，進一步包括一位 碰，其位於該第二源/汲極上方且與該第H極電連接。 η·如請求項i所述之具有浮置體的記㈣結構，射該閘極結構 的-側與該縣、轉相接，及其底部健該第―源/汲極中。 12. —種製造具有浮置體的記憶體的方法，包括有： ^供-基底’其包括-主動區及—絕緣結構，該絕緣結構圍 動區； 於該主動區的該基底内摻雜—第—型摻源/沒極； 體源^的上方的該基底内摻雜—第二型摻質而形成一第 置體’料―洋置體與該第-源/汲極具有-第-接面； 於該主動區的—側部的該基底中形成-溝渠； 於該溝渠中形成一閘極結構； 、 於該基底上全面覆蓋—介電層； 於°玄第一介電層形成—開口以露出該第-浮體； =二形^導體材料層’其並摻雜有該第二摻質而使-浮置=及 該第二浮置體與該第-浮置體合而為一個 上方的該半導體材料層中摻雜該第-型摻質而形 原及極’該第二臟極與該第二浮置體具有-第二接面。 16 201230332 13:如請求項12所述之製造具有浮置體的記憶體的方法，進一步包 括於該第二源/汲極上方形成一位元線，並使該位元線與該第二源/ 汲極電連接。 14. 如請求項12所述之製造具有浮置體的記憶體的方法，其中形成 該閘極結構包括下列步驟： ^ 於該溝渠的側壁與底部形成一閘極介電層， 於該溝渠中形成一閘極，並做為一字元線，及 於該字元線上覆蓋一蓋層。 15. 如請求項12所述之製造具有浮置體的記憶體的方法，其中以該 絕緣結構做為該溝渠之一側壁，及以該第一浮置體及該第一源/汲極 做為該溝渠之另一側邊及底部。 • 16.如請求項12所述之製造具有浮置體的記憶體的方法，其中形成 該閘極結構包括下列步驟： 於該溝渠的側壁與底部形成一閘極介電層， 於該溝渠中形成一閘極，並填滿該溝渠， 於該閘極上方形成一字元線， 於該字元線上覆蓋一蓋層，及 於該字元線的二側分別形成一側壁子。 17 201230332 17. 如請求項12所述之製造具有浮置體的記憶體的方法，其中形成 該半導體材料層的步驟包括以一磊晶製程於該開口内成長與該第一 浮置體相同的磊晶層而成為該半導體材料層。 18. 如請求項12所述之製造具有浮置體的記憶體的方法，其中形成 該半導體材料層的步驟包括以一沉積製程於該開口内沉積該半導體 材料層而於其一下部中摻雜該第二型摻質而形成。 八、圖式：

   18