TW201250968A - Semiconductor device apply to copper plating process - Google Patents

Semiconductor device apply to copper plating process Download PDF

Info

Publication number
TW201250968A
TW201250968A TW100120365A TW100120365A TW201250968A TW 201250968 A TW201250968 A TW 201250968A TW 100120365 A TW100120365 A TW 100120365A TW 100120365 A TW100120365 A TW 100120365A TW 201250968 A TW201250968 A TW 201250968A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
ohmic contact
film layer
copper
Prior art date
Application number
TW100120365A
Other languages
English (en)
Other versions
TWI441303B (zh
Inventor
Yi Chang
Chia-Hua Chang
Yueh-Chin Lin
Yu-Kong Chen
Ting-En Shie
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW100120365A priority Critical patent/TWI441303B/zh
Priority to CN201110217002.2A priority patent/CN102820331B/zh
Priority to US13/368,662 priority patent/US8735904B2/en
Priority to JP2012047018A priority patent/JP6144011B2/ja
Priority to KR1020120053390A priority patent/KR101408332B1/ko
Publication of TW201250968A publication Critical patent/TW201250968A/zh
Application granted granted Critical
Publication of TWI441303B publication Critical patent/TWI441303B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201250968 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體裝置,特別是指一種適用 於銅製程的半導體裝置。 【先前技術】 在目前以高電子遷移率電晶體等電元件為主的積體電 路製造領域中,由於金(Au )與鋁(A1 )的導電性佳,因 此金與鋁通常作為電連接積體電路中各電元件而為各電元 件中的電極結構的主要部份。其中,金雖然導電性與導熱 性佳,但產量相對鋁等其他金屬的產量顯得非常稀有因此 價格尚,只有降低使用金的比例才可有效地降低所製造出 的積體電路的成本;而銘雖然便宜,但是電阻值及導熱性 不夠優良,在積體電路自微米尺寸趨向奈米尺寸而日漸需 要輕、薄、短、小的時代中,若未來在小尺寸的產品上繼 續使用鋁,必會造成產品過熱或是耗電量過高而使產品提 早老化或是電池蓄航力不足。因此,發展較金或鋁更適合 作為連接積體電路中各電元件的電極結構材料一直是本領 域的研究目的。 近年來,研究人員與業界發現銅的導電性高、導熱性 佳且價格不貴,在成本及電特性的皆需兼顧的考量下銅 適合作為電極結構的主成分,因此,在高電子遷移率電晶 體為主要電元件的積體電路領域中,導入銅製程是繼: 展的目標。 ' 參閱圖卜目前嘗試發展銅製程的以氮化鎵作為主要半 201250968 導體材料的半導體裝置,例如於高電子遷移率電晶體,包 括一基材111、一本體11、一閘極結構12,及二電極結構 13 〇 3玄本體11形成於該基材ill上,且包括一以氛^化錄為 主要成分的第一膜層112,及一形成於該第一膜層112上並 以氮化鋁鎵為主要成分的第二膜層113。 該閘極結構12形成於該本體11的第二膜層113遠離該 第一膜層112的表面,並包括一與該第二膜層113連結導電 材121。該導電材121通常是金屬構成而可導電。 該等電極結構13與該閘極結構12間隔地設置於該第 二膜層113的表面,並包括一歐姆接觸層131,及一導線層 132,該歐姆接觸層131是以鈦、鋁、鎳為主的合金構成, 忒導線層132的主成分是銅,用以和例如導線等銲黏而與 外部電路形成電連接。 以電性結構而言,通道(channel)是本體u中的第二 膜層113的頂部,其中—個電極結構13是沒極(心如), ,、中另4固電極結構13是源極(s〇urce),而該間極結構12 是閘極(gate )。 电俗經m守緣勿、别給予閘極及 沒極電壓’問極對本體U及沒極對源極形成電壓差,此時 電机可自汲極經通道往源極流動,供半導體裝置正常作動 〇 結構 然而,由於銅的活性大,因此, 13在製作,及/或經外部電路供 該半導體裝置的電極 電而作動時,導線層
S 5 201250968 132的銅原子會很容易通過歐姆接觸層131且擴散進入該本 體11的第一膜層112甚或是第二膜層113中,造成半導體 裝置電特性失常及可靠度不佳,因此,繼續研究、改善以 銅製程為主的高電子遷移率的半導體裝置並提高其可靠度 ’是本領域研發人員的目標。 【發明内容】 因此,本發明之目的,即在提供一種適用於銅製程並 具有高可靠度的半導體裝置。 於是,本發明適用於銅製程的半導體裝置,包含一本 體、及至少一電極結構。 該本體以氮化鎵系半導體為主要材料所構成,該電極 結構與外部電路電連接並包括一形成於該本體上並與該本 體形成歐姆接觸的歐姆接觸層、一形成於該歐姆接觸層上 的抑制層,及-形成於該抑制層上且以銅為主成分的導線 層,該歐姆接觸層選自鈦、,呂、錄,及至少包含此等元素 其中之一所成的合金為材料所構成,該抑制層以選自鈦、 鎢、氮化鈦、氮化鎢’及其中之一組合為主成分構成的材 料所構成。。本發明之功效:透過配合以氮化鎵系半導體 為主要材料構成的本體#電極結構的歐姆接觸層與抑制詹 間相互搭配’阻擋電極結構的導線層中的銅在製程或是作 動中擴散進入本體,以維持該半導體裝置的可靠度。 【實施方式】 有關本發明之前述及其他技術内容、特點與功效,在 以下配合參考圖式之-個較佳實施例的詳細說明中,將可 201250968 清楚的呈現。 在本發明被詳細描述之前,要注意的是,在以下的說 明内容中,類似的元件是以相同的編號來表示。 參閱圖2,本發明適用於銅製程的半導體裝置的較佳實 施例包含一基材211、一本體21、一閘極結構22,及二電 極結構23。 該本體21設置於該基材211上,並包括一形成於該基 材211上且以氮化鎵(GaN)為主成分的第一膜層212,及 一自该第一膜層212212的頂面繼續往上延伸的第二膜層 213,该第二膜層213的主成分是氮化鋁鎵(AiGaN”構成 该本體21的氮化鎵及氮化鋁鎵都是半導體材料,所以該本 體21具備半導體性質。 遠閘極結構22形成於該本體21的第二膜層213頂面 ,由於該較佳實施例是高電子遷移率電晶體,該閘極結構 22以包括一以導電材料構成並與該本體21的第二膜層 頂面連接的導電材221作說明。需說明的是,該閘極結構 22也可視電晶體的種類微調型態例如包括一以絕緣材料 構成的介電材(圖未示),及—以導電材料構成的導電材 221,且該導電材221藉由該介電材而與該本體21間隔。 該等電極結構23同樣地形成於該本體21的第二膜層 213的頂面,且彼此間隔並分別與該閘極結構22具有預定 間距地相鄰,若以如圖2的剖視示意圖為例,排列順序是 「其中之一電極結構23—閘極結構22—其中之另一電極結 構23」。每一電極結構23包括一連結於該第二膜層213頂
S 7 201250968 面的歐姆接觸層231、一形成於該歐姆接觸層231遠離該第 二膜層213的表面抑制層232,及一形成於該抑制層232中 遠離該第二膜層213的表面的導線層233。 該歐姆接觸層231選自鈦、鋁、鎳,及至少包含此等 元素其中之一所成的合金為材料。在該較佳實施例中,該 歐姆接觸層231的材料是先將鈦、鋁,及鎳以濺鍍或是蒸 鍍的方式自鄰近而遠離依序沉積在該第二膜層213的表面 ,再經高溫退火後所形成設置於該本體21的氮化鋁鎵表面 的合金。當該歐姆接觸層231的厚度太薄時,電流於該歐 姆接觸層231本身無法順利地流動,則電阻值會偏高,當 該歐姆接觸層231太厚時,由於現實狀況的金屬無法成為 理想導體的狀態,仍無法達到低的電阻值,因此較佳地, °玄&姆接觸層的厚度是165nm〜330nm。該歐姆接觸層231 的作用在於形成低阻值的電流傳導路徑。 該抑制層232選自鈦、氮化鈦、鎢、氮化鎢,及其中 之一組合為材料所構成,在該較佳實施例中,是以鈦作為 該抑制層232 ’並可使用濺渡、蒸鍍,或化學氣相沉積的方 式將該抑制層232形成於該歐姆接觸層231表面。 該導線層233連結於該抑制層232的表面,可與外界 電連接而可接受外界所提供的電能,且為達到導電性佳及 確實與外界電連接的功用。該導線層233以銅為主成分。 較佳地’該導線層233的厚度為50nm〜150nm,而可配合該 本體21、該歐姆接觸層231,及該抑制層232而具備較佳 的電傳輸效率。 201250968 以電性結構而言,該本體21、該閘極結構22,及此二 電極結構23可構成半導體裝置中具有高電子遷移率的電晶 體,該本體21中的第二膜層213的頂部是通道(channd) ’其中的一個電極結構23作為汲極(drain ),其中的另一 個电極結構23作為源極(source),而該閘極結構22是閘 極(gate ) ° 當分別給予該閘極結構22及其中之一電極結構23預 定電壓,即在電性來說,是形成閘極對本體21及汲極對源 極預定電壓差,此時,對應於閘極結構22下之本體21的 第二膜層213中的通道供電流自沒極經通道往源極流動, 則半導體裝置正常作動而處於開啟的狀態;#間極對本體 21或汲極對源極不具有電壓差時,元件處於關閉的狀態。 由於該等電極結構23是因應以氮化鎵系化合物為主要 材料的本體,再與該歐姆接觸層231、該抑㈣加以 及該以銅為主成分的導線層233對應地配合形成,再利用 該抑制層232阻擋該導線層233中鋼原子的擴散,進而可 限制導線># 233的銅原子在凡件處於作動狀態或關閉狀態 時,都不會擴散進人該本體21,*可維持該本體21的半導 體特性,則半導體裝置在作動時可準確計算半導體裝置的 電性元件的電流值、所需的功率 1而扪刀+、等效電阻值,及電導值 等電晶體所需考量的數據,且益认—仏^ 爆且無淪在作動或非作動狀態都 由於銅原子不會擴散流竄至令太辦^ 鼠主这本體21而使半導體裝置具備 高可靠度。 實施例,在配合以下 上述本發明半導體裝置的該較佳 201250968 具體例的說明後,當可更加清楚明白。 <具體例> 首先’先在-基材3η上設置__以氮化録為材料構成的 第-膜層212,再於該第-膜層212頂面設置_以氮化紹録 為材料構成的第二膜層213 ;再來,於該第二膜層213頂面 形成該閘極結構22;繼續,以濺鍍的方式在該第二膜層 213頂面依序沉積鈦20nm、鋁25nm,及鎳i2〇nm ;接著, 在高溫爐管對該鈦、i呂,及鎳進行_〇c高溫退火形成合金 ,而構成厚度為165nm的歐姆接觸層231 ;再來於該歐 姆接觸層231頂面㈣制方式形成1鈦為主要構成材 料·抑制層232;最後,在該抑制層232頂面以濺鑛的方式 形成該導線層233,以構成兩間隔的電極結構23而作為電 晶體的沒極及源極,製得該具體例。 <比較例> 先在一基材311上設置一以氮化鎵為材料構成的第一膜 層212再於該第-膜層212頂面設置—以氮化銘鎵為材料 構成的第二膜層213;再來’於該第二膜層213頂面形成該 閘極結構22;再來,於該第二膜層213頂面以與該具體例 相同的沉積方式依序形成該歐姆接觸層及以銅構成的導電 層,以構成兩間隔的電極結構23以作為電晶體的没極及源 極,製得該比較例。 <可靠度測試> -般以氮化鎵系化合物作為半導體的高電子遷移率電 晶體在作動狀態時元件的溫度至多升高至3⑼t。 10 201250968 為模擬s件作動時的溫度,甚Μ較元件作動時更為 f可的環境’因此,先將該具體例及比較例置放於高溫爐 官中’供該具體例及比較例在相同的環境中以高於一般元 件作動㈣5m;的8m:進行烘烤預定時間ig分鐘。 之後,再以傳輸線量測方式(Transmissi〇n _ 職ent,簡稱丁LM)量測該具體例及該比較例的歐姆 接觸特性,以判斷半導體裝置的可靠度。
先分別在其卜電極結構23電連接直流電源供應器的 正極,再將電源供應器的負極與其中另_電極結構Μ電連 接;當該電源供應器該對該具體例施予預定電壓時,此呈 體例的兩電極結構23即兩電阻,而兩電極結構。間的第 -膜層2丨3為-電阻,錄於兩電極結構23所形成的電阻 間,則所構成料效電路為“其中_電極結構23形成的等 效電阻—兩電極結構23間的第二膜層213形成的等效電阻 -其中另-電極結構23形成的等效電阻”,共有三電 聯,且兩電極結構23相同,所以若可得到該第二膜層⑴ 的電阻,即可計算出電極結構23的等效電卜 B 完成電源供應11的連接後,再_兩電極結構23間的 第二膜層213的長度改變時,三電阻的總電阻值的變化, :可計算出第二膜g 213的電阻率與截面積間的比例 精由電阻定義:電阻率與截面積間的比例固定時, 與物體的長度成正比(R=p(I/A)),而扣除第二膜層⑴ 的等效電崎,可計算㈣減構23的等效電阻。 膜層2U未摻有銅原子,則可將第二膜層213的等效電2 201250968 視為般P且抗,電阻率與截面積間的比例固定;若銅原子 擴散進入第—膜層213 ’電阻率與截面積間的比例不穩定而 會在第二膜層213的長度增加時,電阻率往上快速增加。 參閱圖3,在改變第二膜層213的長度時,所測得的電 P值的散佈圖大致呈現斜直線,即該具體例的電阻值與長 度成正比,而電極結構23的接觸電阻固定是7χ10-5Ω cm 2 ’表不該具體例具有良好的可靠度;而該比較例的電阻率 不穩定,表示銅原子已擴散進入以氮化鋁鎵構成的第二膜 層 213。 值得一提的是,該較佳實施例是以包含一個電晶體做 說明。當然,若本發明半導體裝置具有多數電極結構幻, 及/或閘極結構22,則可形成多數個電晶體;若本發明半導 體裝置具有一個或多數電極結構23,也可成為其他種類的 電晶體,或其他等效成為如電容、電阻等的電元件。 綜上所述,本發明半導體裝置是因應氮化鎵構成的第 一膜層212與氮化鋁鎵構成的第二膜層213共同形成的本 體21,並在適用於銅製程而存在有電極結構幻的導線層 233的限制下,用電極結構23的歐姆接觸層231、抑制層 232的組成成分、厚度、彼此連接處的原子結構等等的交互 設計機制,同時配合本體21和歐姆接觸層231連接處的晶 體結構的相互影響,而可在以銅作為導線層233的主要台 成以降低製作成本及具備高導電性的同時, 钱 入該本體21的第-、二膜層211、212導致半導體裝^ 性失常的問題,進而使半導體裝置具備好的可靠度確賓 12 cv ^ 201250968 達成本發明之目的。
惟以上所述者,彳當A I 僅為本發明之較佳實施例而已,告不 月以此限定本發明會# 个“實施之laiS,即大凡依本❹ 範圍及發明說明内容作 句寻利 屬本發明專利涵蓋之範圍内。 仍 【圖式簡單說明】 圖1是一剖視示意圖,說明習知一半導體裝置. 圖2是-剖視示意圖,說明本發明適用於鋼製 導體I置的一較佳實施例;及 、半 圖3是一半導體裝置的傳輸線量測圖。
S 13 201250968 【主要元件符號說明】 21…… …·本體 221… …導電材 211… …·基材 23…… …·電極結構 212… …·第 膜層 231… …歐姆接觸層 213… •…第二膜層 232… •…抑制層 22…… •…閘極結構 233 ·… •…導線層
14

Claims (1)

  1. 201250968 七、申請專利範圍: 1. 一種適用於銅製程的半導體裝置,包含: -本體’以氮化鎵系半導體為主要材料所構成;及 至少一電極結構,與外部電路電連接並包括一形成 於该本體上並與該本體形成歐姆接觸的歐姆接觸層、一 形成於該歐姆接觸層上的抑制層,及一形成於該抑制層 上且以銅為主成分的導線層,該歐姆接觸層選自欽、紹 、鎮,及至少包含此等元素其中之一所成的合金為材料 所構成,該抑制層以選自鈦、鶴、氮化鈦、氮化鶴,及 其中之一組合為主成分構成的材料所構成。 2.依據中請專利範圍第丨項所述之適用於銅製程的半導體 裝置’包含二電極結構,及一閘極結構,該閘極結構包 括一形成於該本體上的導電材。 3_依據中請專利範圍第2項所述之適用於銅製程的半導體 裝置,其中,該歐姆接觸層的厚度是165nm〜33〇nm,該 抑制詹的厚度是10nm〜3〇nm,該導線層由銅所構成, 且厚度是50nm~150nm。 4·依據申請專利範圍第3項所述之適用於鋼製程的半導體 裝置,其中,該本體包括一以氮化鎵為主成分的第一膜 曰及以氮化銘鎵為主成分形成於該第一膜層上的第 二膜層,該第二膜層與該電極結構的歐姆接觸層連接並 相歐姆接觸。 15
TW100120365A 2011-06-10 2011-06-10 適用於銅製程的半導體裝置 TWI441303B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW100120365A TWI441303B (zh) 2011-06-10 2011-06-10 適用於銅製程的半導體裝置
CN201110217002.2A CN102820331B (zh) 2011-06-10 2011-07-28 适用于铜制程的半导体装置
US13/368,662 US8735904B2 (en) 2011-06-10 2012-02-08 Semiconductor device
JP2012047018A JP6144011B2 (ja) 2011-06-10 2012-03-02 半導体素子
KR1020120053390A KR101408332B1 (ko) 2011-06-10 2012-05-21 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100120365A TWI441303B (zh) 2011-06-10 2011-06-10 適用於銅製程的半導體裝置

Publications (2)

Publication Number Publication Date
TW201250968A true TW201250968A (en) 2012-12-16
TWI441303B TWI441303B (zh) 2014-06-11

Family

ID=47292393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120365A TWI441303B (zh) 2011-06-10 2011-06-10 適用於銅製程的半導體裝置

Country Status (5)

Country Link
US (1) US8735904B2 (zh)
JP (1) JP6144011B2 (zh)
KR (1) KR101408332B1 (zh)
CN (1) CN102820331B (zh)
TW (1) TWI441303B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441303B (zh) * 2011-06-10 2014-06-11 國立交通大學 適用於銅製程的半導體裝置
JP6171850B2 (ja) 2013-04-30 2017-08-02 豊田合成株式会社 半導体装置およびその製造方法
JP6090111B2 (ja) 2013-05-29 2017-03-08 豊田合成株式会社 半導体装置およびその製造方法
JP6040904B2 (ja) * 2013-09-27 2016-12-07 豊田合成株式会社 半導体装置およびその製造方法
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
JP7141803B2 (ja) * 2017-11-09 2022-09-26 旭化成株式会社 窒化物半導体素子
CN108231877B (zh) * 2017-12-07 2022-05-24 华南理工大学 氮化镓电子器件的欧姆接触的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179822B1 (ko) * 1995-04-01 1999-04-15 문정환 반도체 장치의 배선 구조 및 그 제조 방법
JPH10199881A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置の製造方法
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
JP5159023B2 (ja) * 2002-12-27 2013-03-06 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
CN1581519A (zh) * 2003-08-12 2005-02-16 厦门三安电子有限公司 一种氮化镓系ⅲ-ⅴ族化合物发光二极管的制造方法
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
KR100642761B1 (ko) * 2005-09-07 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4809042B2 (ja) * 2005-11-10 2011-11-02 日本電波工業株式会社 弾性表面波素子及びその製造方法
JP2008147294A (ja) * 2006-12-07 2008-06-26 Sharp Corp 電子デバイス
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP2010192558A (ja) * 2009-02-17 2010-09-02 Sharp Corp 電子デバイス及びオーミック電極形成方法
JP2010278333A (ja) * 2009-05-29 2010-12-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
US9142631B2 (en) * 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
TWI441303B (zh) * 2011-06-10 2014-06-11 國立交通大學 適用於銅製程的半導體裝置

Also Published As

Publication number Publication date
KR101408332B1 (ko) 2014-06-17
US20120313107A1 (en) 2012-12-13
TWI441303B (zh) 2014-06-11
US8735904B2 (en) 2014-05-27
CN102820331A (zh) 2012-12-12
CN102820331B (zh) 2016-03-09
JP2013004961A (ja) 2013-01-07
JP6144011B2 (ja) 2017-06-07
KR20120137227A (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
TW201250968A (en) Semiconductor device apply to copper plating process
TWI431762B (zh) 電阻式記憶體元件及其製作方法
US20140260545A1 (en) Sensor and sensing method
JP2021052203A5 (zh)
TW200403808A (en) Semiconductor device and manufacturing method thereof
TW201236159A (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US8779406B2 (en) Nonvolatile memory element and method for manufacturing the same
ATE535949T1 (de) Speichervorrichtung und cbram-speicher mit erhöhter zuverlässigkeit
TW201217791A (en) Contact probe
JPWO2012036017A1 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
TW200832525A (en) Ohmic electrode for SiC semiconductor, method for manufacture of ohmic electrode for SiC semiconductor, semiconductor device, and method for manufacture of semiconductor device
JP6191986B2 (ja) 全固体電気二重層を利用した可変電気伝導素子およびそれを用いた電子装置
JP2010192605A5 (zh)
JP2004363556A (ja) 半導体素子
JP2010258246A (ja) グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路
CN101410984A (zh) 具有并联导电层的突变金属-绝缘体转变装置
TWI377645B (en) Ohmic contact having silver material
CN101308713B (zh) 扁平电缆
TWI422042B (zh) 二極體元件及其製作方法
US7825436B2 (en) Thin film electron source
JP2012109465A (ja) 表示装置用金属配線膜
TW201214674A (en) Resistive memory device and its manufacturing method
JP7352234B2 (ja) 金属基板上に形成された薄膜の電気抵抗率の測定方法、並びに当該測定方法を利用する電子部品の製造方法及び電子部品の製造装置
JP4824937B2 (ja) 電気配線対あるいは電極対の配置方法
JP5360766B6 (ja) ダイヤモンド半導体デバイス