TW201310585A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW201310585A
TW201310585A TW100130914A TW100130914A TW201310585A TW 201310585 A TW201310585 A TW 201310585A TW 100130914 A TW100130914 A TW 100130914A TW 100130914 A TW100130914 A TW 100130914A TW 201310585 A TW201310585 A TW 201310585A
Authority
TW
Taiwan
Prior art keywords
power transistor
pins
package structure
lead frame
pin
Prior art date
Application number
TW100130914A
Other languages
English (en)
Inventor
陳國強
容紹泉
劉振興
陳宴毅
Original Assignee
富晶電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富晶電子股份有限公司 filed Critical 富晶電子股份有限公司
Priority to TW100130914A priority Critical patent/TW201310585A/zh
Priority to CN2011102692535A priority patent/CN103000592A/zh
Priority to US13/244,344 priority patent/US20130075880A1/en
Priority to JP2011007032U priority patent/JP3173567U/ja
Publication of TW201310585A publication Critical patent/TW201310585A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一種封裝結構，包括：第一導線架、第二導線架、兩接地引腳、兩第一引腳、複數個第一導線、複數個第二導線與封裝體。第一導線架用以置放積體電路。第二導線架用以耦接第一功率電晶體與第二功率電晶體之汲極。兩接地引腳彼此相鄰且耦接至第一導線架。兩第一引腳用以耦接第二功率電晶體之源極。兩第一引腳透過可提升負載電流的導電區域彼此連接。複數個第一導線用以耦接於第二功率電晶體之源極與第一引腳之間，以減少第二功率電晶體的內阻值。複數個第二導線用以耦接於第一導線架與第一功率電晶體之源極之間，以減少第一功率電晶體的內阻值。

Description

封裝結構
本發明有關於封裝結構，特別是有關於鋰電池保護電路的封裝結構。
請參照圖1，圖1為傳統的單節鋰電池保護電路之電路圖。目前市面上的單節鋰電池主要是由單節鋰電池(或稱為電池芯)加上單節鋰電池保護板所組成，而單節鋰電池保護板1主要是由電阻R1、R2、電容C1以及一顆積體電路10搭配具有第一功率電晶體M1與第二功率電晶體M2的晶片焊接在電路板上所組成，如圖1所示。積體電路10的封裝結構11以六個引腳的小外型電晶體封裝(Small Outline Transistor 26，SOT26)(以下簡稱SOT26)較為常見。第一功率電晶體M1與第二功率電晶體M2為功率金氧半場效電晶體，第一功率電晶體M1與第二功率電晶體M2的封裝結構12以八個引腳的薄型緊縮小外型封裝(Thin-Shrink Small Outline Package-8 PIN，TSSOP-8)(以下簡稱TSSOP-8)較為常見。負載則電性耦接至引腳BATP、BATN以獲得電力。
封裝結構11所封裝的積體電路10與封裝結構12所封裝的第一功率電晶體M1與第二功率電晶體M2的耦接方式如下述。積體電路10具有引腳VCC、GND、OD、OC、CS。引腳VCC、GND用以電性耦接鋰電池，而引腳OD、OC分別用以電性耦接功率電晶體M1、M2的控制端(閘極)。引腳CS用以作為積體電路10的過電流保護的偵測端。然而，利用將積體電路10與功率電晶體(M1、M2)分開封裝的封裝方式可能具有較高的製造成本與佔用較大的封裝面積等問題。
本發明提供一種封裝結構，以提高鋰電池保護電路的工作穩定性與製造良率，並減低封裝及測試成本。
本發明實施例提供一種封裝結構，其包括：第一導線架、第二導線架、兩接地引腳、兩第一引腳、複數個第一導線、複數個第二導線與封裝體。第一導線架用以置放積體電路。第二導線架用以置放第一功率電晶體與第二功率電晶體，且用以電性耦接第一功率電晶體與第二功率電晶體之汲極。兩接地引腳電性耦接至第一導線架，且兩接地引腳彼此相鄰。兩第一引腳用以電性耦接至第二功率電晶體之源極，且兩第一引腳透過導電區域彼此連接，此導電區域用以提升兩第一引腳所能負載之電流。複數個第一導線用以電性耦接於第二功率電晶體之源極與兩第一引腳之間，且用以減少第二功率電晶體的內阻值。複數個第二導線用以電性耦接於第一導線架與第一功率電晶體之源極之間，且用以減少第一功率電晶體的內阻值。封裝體用以覆蓋該第一導線架、該第二導線架、該些第一導線、該些第二導線、該積體電路、該第一功率電晶體以及該第二功率電晶體，且部分覆蓋該兩接地引腳以及該兩第一引腳。
綜上所述，本發明實施例所提供的封裝結構有效地精簡傳統的單節鋰電池保護應用電路。藉由將功率電晶體與積體電路封裝在同一封裝結構，可達到縮減成本的目的。如此，上述封裝結構在市場上能夠更具競爭力。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
 [封裝結構的實施例]
復參照圖1，本實施例將圖1中的積體電路10與第一功率電晶體M1、第二功率電晶體M2封裝在同一封裝結構中。為便於瞭解本實施例之封裝結構，先說明用於封裝結構的積體電路10與第一功率電晶體M1、第二功率電晶體M2的引腳及接觸墊。
請同時參照圖1與圖2A，圖2A是本發明實施例之封裝結構的積體電路之接觸墊位置之示意圖。在圖2A中的第一接觸墊101即對應於積體電路10的引腳CS。第一控制接觸墊103與第二控制接觸墊102分別對應於積體電路10的引腳OD與引腳OC。接地接觸墊104與電源接觸墊105分別對應積體電路10的引腳GND與引腳VCC。
請同時參照圖1與圖2B，圖2B是本發明實施例之封裝結構的第一功率電晶體以及第二功率電晶體的俯視圖。第一功率電晶體M1的源極S1具有較大的面積，以利大電流通過。相對於第一功率電晶體M1的源極S1，第一功率電晶體M1的控制端(即閘極G1)具有較小的面積。同樣地，第二功率電晶體M1的源極S2具有的面積也大於閘極G2，以利大電流通過。另外，閘極G1與閘極G2的位置彼此遠離。須要注意的是，在製造過程中，第一功率電晶體M1與第二功率電晶體M2通常是連接在一起而成為同一個晶片。
請同時參照圖1與圖2C，圖2C是本發明實施例之封裝結構的第一功率電晶體以及第二功率電晶體之接觸墊的背視圖。第一功率電晶體M1與第二功率電晶體M2的汲極共用接觸墊D12’，以利於較大的電流通過。
請同時參照圖1與圖2D，圖2D是本發明實施例之封裝結構的透視圖。本實施例的封裝結構2為八個引腳的薄型緊縮小外型封裝(TSSOP-8)(以下簡稱TSSOP-8)，封裝結構2主要包括：第一導線架201、第二導線架202、兩接地引腳GND’、兩第一引腳BATN’、複數個第一導線21、複數個第二導線22與導電膠203、204。另外，封裝結構2更包括：兩電源引腳VCC’、第二引腳D12、第三引腳CS’、第三至第七導線23～27與導線28。
第一導線架201用以置放積體電路10。第二導線架202用以置放第一功率電晶體M1與第二功率電晶體M2，且用以透過接觸墊D12’電性耦接第一功率電晶體M1與第二功率電晶體之汲極。第一功率電晶體M1與第二功率電晶體M2的置放方式使得閘極G1與閘極G2是靠近第一導線架201。兩接地引腳GND’電性耦接至第一導線架201，且兩接地引腳GND’彼此相鄰。兩第一引腳BATN’用以電性耦接至第二功率電晶體M2的源極S2。兩第一引腳BATN’透過導電區域205彼此連接，此導電區域205用以提升兩第一引腳BATN’所能負載之電流。複數個第一導線21用以電性耦接於第二功率電晶體M2之源極S2與兩第一引腳之間BATN。複數個第二導線22用以電性耦接於第一導線架201與第一功率電晶體M1之源極S1之間。
第二引腳D12電性耦接至第二導線架202。第三引腳CS’用以透過第三導線電性耦接至積體電路10之第一接觸墊101。第四導線24用以電性耦接於積體電路10之第一控制接觸墊103以及第一功率電晶體M1之閘極G1之間。第五導線25用以電性耦接於積體電路10之第二控制接觸墊102以及第二功率電晶體M2之閘極G2之間。兩接地引腳GND’透過第六導線26電性耦接至積體電路10之接地接觸墊104。兩電源引腳VCC’彼此相鄰且彼此電性耦接(透過導線28)。兩電源引腳VCC’透過第七導線27電性耦接至積體電路之電源接觸墊105。兩接地引腳GND’透過導電膠203電性耦接至第一導線架201。第二引腳D12透過導電膠204電性耦接至第二導線架202。
另外，封裝結構2更可包括封裝體20，用以覆蓋第一導線架201、第二導線架202、積體電路10、第一功率電晶體M1、第二功率電晶體M2以及第一至第七導線21～27。且封裝體20部分覆蓋兩接地引腳GND’、兩電源引腳VCC’以及第一至第三引腳BATN、D12、CS。封裝體20可以固態模封材料形成，固態封膜材料主要組成包括環氧樹脂(Epoxy)、硬化劑、二氧化矽、觸媒等。通常使用之硬化劑為酚醛樹脂，而二氧化矽具有降低熱膨脹係數之功用，且為了模封後之離型常常必需加入少量臘作為離型添加劑，但本發明並不因此限定。
請同時參照圖2D與圖3，圖3是本發明實施例之四線式量測的示意圖。在封裝結構2中，接地引腳GND’與第一引腳BATN’都各有2個。如此，在進行與大電流相關的電氣驗證時，可以直接使用四線式量測，例如：第一功率電晶體M1與第二功率電晶體M2的內阻量測。四線式量測在對負載30進行量測時，負載30的兩個端點VIN1、VIN2分別具有兩個引腳，即引腳31、33與引腳32、34。引腳31、32用以作為輸入引腳。引腳33、34用以作為量測引腳。因為輸入引腳與量測引腳彼此分開，使得在有大電流的情況下，因大電流流經線阻所產生額外壓降造成量測上的誤差可以被避免，進而可以得到更精準的量測結果。
復參照圖2D，由於引腳的配置會與第一至第七導線21～27有關。根據不同的單節鋰電池保護電路與功率金氧半場效電晶體的引腳佈局，可以定義出不同的封裝方法，使得具有功率電晶體的單節鋰電池保護電路可封入TSSOP8的封裝，本發明實施例為其中一種最佳的封裝方式。
封裝結構2的複數個第一導線的數目與從第一引腳BATN’與接地引腳GND’所看到的內阻有關。為了降低第一引腳BATN’與接地引腳GND’之間的內阻，這兩個引腳的打線方式如圖2D所示的第一至第七導線21～27。另外，連接第一導線架21(且電性耦接接地引腳GND’)的第二導線22與連接第一引腳BATN’的第一導線21的數目也可以隨著整個封裝結構與導線架的大小來調整數目，可從1到數十根，如此可改善第一功率電晶體M1與第二功率電晶體M2的內阻。換句話說，複數個第一導線21與複數個第二導線22分別用以減少第一功率電晶體M2與第二功率電晶體M1的內阻值。
復同時參照圖1與圖2D，在圖2D的封裝結構2中的電流路徑是由接地引腳GND’流至複數個第二導線22，再流至第一功率電晶體M1的控制端(源極S1)。然後，電流會透過第一功率電晶體M1與第二功率電晶體M2所共用的接觸墊D12’由第一功率電晶體M1流至第二功率電晶體M2。接著，電流由第二功率電晶體M2的源極S2透過複數個第一導線21流至第一引腳BATN’。所以在散熱的考量上，若將會有大電流流過的引腳藉由導電膠接到導線架，如此便可經由導線架來協助進行散熱。
本實施例之封裝結構利用導電膠將流過大電流的引腳接到導線架，例如：接地引腳GND’利用導電膠203連接第一導線架201，來加強散熱的效果，避免積體電路10過熱而造成功能異常或損傷。鋰電池在進行充電時，電流會由接地引腳GND’流至第二引腳D12，再流至第一引腳BATN’。而電池在進行放電時，電流會由第一引腳BATN’流至第二引腳D12，再流至接地引腳GND’。將功率電晶體的接觸墊D12'與積體電路10的接地端，分別透過導電膠204與導電膠203接到第二導線架202與第一導線架201，如此便可經由第二導線架202與第一導線架201來協助進行散熱。
複數個第一導線21與複數個第二導線22的數目會影響第一功率電晶體M1與第二功率電晶體M2的內阻值。為了說明導線數目對內阻值所造成的影響，以下舉例的導線數量所造成的阻值。由封裝結構的第二引腳D12至接地引腳GND’為量測端所得到的平均電阻值分別為17.39歐姆(複數個第二導線22為6個1.5mils的銅線)、17.91歐姆(複數個第二導線22為5個1.5mils的銅線)、18.67歐姆(複數個第二導線22為4個1.5mils的銅線)、19.69歐姆(複數個第二導線22為3個1.5mils的銅線)，其中電阻值的標準差約0.3歐姆。由封裝結構的第二引腳D12至第一引腳BATN’為量測端所得到的平均電阻分別為18.01歐姆(複數個第一導線21為6個1.5mils的銅線)、17.85歐姆(複數個第一導線21為5個1.5mils的銅線)、18.79歐姆(複數個第一導線21為4個1.5mils的銅線)、20.07歐姆(複數個第一導線21為3個1.5mils的銅線)。由前述舉例可知，第一功率電晶體M1與第二功率電晶體M2的源汲極電阻值隨著導線的數目增加而減少。換句話說，複數個第一導線21與複數個第二導線22的數目越多，則內阻相對來說越小。另外，為了達到較低的阻值，複數個第一導線21與複數個第二導線22所使用的銅線的線徑可以在1.5～2mils之間為較佳。
[封裝結構的另一實施例]
請同時參照圖4A與圖4B，圖4A是本發明另一實施例之封裝結構的第一功率電晶體以及一第二功率電晶體之引腳的俯視圖。圖4B是本發明另一實施例之封裝結構的透視圖。封裝結構4主要包括：第一導線架201、第二導線架202、兩接地引腳GND’、兩第一引腳BATN’、複數個第一導線21、複數個第二導線22與導電膠203、204。另外，封裝結構4更包括：兩電源引腳VCC’、第二引腳D12、第三引腳CS’、第三至第七導線23～27與導線28。
本實施例之封裝結構4與前一實施例的封裝結構2(圖2D所示)大致相同，其差異僅在於圖4A中的第一功率電晶體M1與第二功率電晶體M2的源極S1、S2的位置與圖2B中的閘極G1、G2的位置並非彼此遠離。另外，閘極G1、G2也可以彼此靠近。然而，閘極G1、G2的位置決定後，第二導線22的位置不可跨過第四導線24，以減少第二導線22的長度，藉此減少電阻值。本實施例的封裝結構4的其他部分請參照前一實施例的說明，不再贅述。
[實施例的可能功效]
根據本發明實施例，上述的封裝結構有效地精簡傳統的單節鋰電池保護應用電路。且封裝結構方便應用四線式量測、功率電晶體的內電阻被降低。藉由將功率電晶體與積體電路封裝在同一封裝結構，可達到縮減成本的目的。如此，上述封裝結構在市場上能夠更具競爭力。
以上所述僅是本發明之實施例，其並非用以侷限本發明之專利範圍。
11、12、2、4．．．封裝結構
R1、R2．．．電阻
C1．．．電容
M1．．．第一功率電晶體
M2．．．第二功率電晶體
10．．．積體電路
VCC、GND、OD、OC、CS、BATP、BATN、31～34．．．引腳
101．．．第一接觸墊
102．．．第二控制接觸墊
103．．．第一控制接觸墊
104．．．接地接觸墊
105．．．電源接觸墊
S1、S2．．．源極
G1、G2．．．閘極
D12’．．．接觸墊
20．．．封裝體
201．．．第一導線架
202．．．第二導線架
203、204．．．導電膠
21～27．．．第一至第七導線
28．．．導線
205．．．導電區域
GND’．．．接地引腳
VCC’．．．電源引腳
BATN’．．．第一引腳
D12．．．第二引腳
CS’．．．第三引腳
30．．．負載
圖1為傳統的單節鋰電池保護電路之電路圖。
圖2A是本發明實施例之封裝結構的積體電路之接觸墊位置之示意圖。
圖2B是本發明實施例之封裝結構的第一功率電晶體以及一第二功率電晶體之引腳的俯視圖。
圖2C是本發明實施例之封裝結構的第一功率電晶體以及一第二功率電晶體之引腳的背視圖。
圖2D是本發明實施例之封裝結構的透視圖。
圖3是本發明實施例之四線式量測的示意圖。
圖4A是本發明另一實施例之封裝結構的第一功率電晶體以及一第二功率電晶體之引腳的俯視圖。
圖4B是本發明另一實施例之封裝結構的透視圖。
2．．．封裝結構
20．．．封裝體
21～27．．．第一至第七導線
28．．．導線
205．．．導電區域
201．．．第一導線架
202．．．第二導線架
203、204．．．導電膠
M1．．．第一功率電晶體
M2．．．第二功率電晶體
S1、S2．．．源極
GND’．．．接地引腳
VCC’．．．電源引腳
BATN’．．．第一引腳
D12．．．第二引腳
CS’．．．第三引腳
10．．．積體電路

Claims (10)

  1. 一種封裝結構，包括：一第一導線架，用以置放一積體電路；一第二導線架，用以置放一第一功率電晶體以及一第二功率電晶體，且用以電性耦接該第一功率電晶體以及該第二功率電晶體之汲極；兩接地引腳，電性耦接至該第一導線架，該兩接地引腳彼此相鄰；兩第一引腳，用以電性耦接至該第二功率電晶體之源極，該兩第一引腳透過一導電區域彼此連接，該導電區域用以提升該兩第一引腳所能負載之電流；複數個第一導線，用以電性耦接於該第二功率電晶體之源極與該兩第一引腳之間，以減少該第二功率電晶體的內阻值；複數個第二導線，用以電性耦接於該第一導線架與該第一功率電晶體之源極之間，以減少該第一功率電晶體的內阻值；以及一封裝體，用以覆蓋該第一導線架、該第二導線架、該些第一導線、該些第二導線、該積體電路、該第一功率電晶體以及該第二功率電晶體，且部分覆蓋該兩接地引腳以及該兩第一引腳。
  2. 如申請專利範圍第1項所述之封裝結構，更包括：兩電源引腳；一第二引腳，電性耦接至該第二導線架；以及一第三引腳，用以透過一第三導線電性耦接至該積體電路之一第一接觸墊。
  3. 如申請專利範圍第2項所述之封裝結構，更包括：一第四導線，用以電性耦接於該積體電路之一第一控制接觸墊以及該第一功率電晶體之閘極之間；以及一第五導線，用以電性耦接於該積體電路之一第二控制接觸墊以及該第二功率電晶體之閘極之間。
  4. 如申請專利範圍第1項所述之封裝結構，其中該些第一導線與該些第二導線的線徑在1.5～2mils之間。
  5. 如申請專利範圍第3項所述之封裝結構，其中該兩接地引腳透過一第六導線電性耦接至該積體電路之一接地接觸墊。
  6. 如申請專利範圍第5項所述之封裝結構，其中該兩電源引腳透過一第七導線電性耦接至該積體電路之一電源接觸墊。
  7. 如申請專利範圍第2項所述之封裝結構，其中該兩電源引腳彼此相鄰且彼此電性耦接。
  8. 如申請專利範圍第1項所述之封裝結構，其中該兩接地引腳透過導電膠電性耦接至該第一導線架。
  9. 如申請專利範圍第2項所述之封裝結構，其中該第二引腳透過導電膠電性耦接至該第二導線架。
  10. 如申請專利範圍第6項所述之封裝結構，其中該封裝結構為八個引腳的薄型緊縮小外型封裝(TSSOP-8)。
TW100130914A 2011-08-29 2011-08-29 封裝結構 TW201310585A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100130914A TW201310585A (zh) 2011-08-29 2011-08-29 封裝結構
CN2011102692535A CN103000592A (zh) 2011-08-29 2011-09-13 封装结构
US13/244,344 US20130075880A1 (en) 2011-08-29 2011-09-24 Packaging structure
JP2011007032U JP3173567U (ja) 2011-08-29 2011-11-29 パッケージ構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW100130914A TW201310585A (zh) 2011-08-29 2011-08-29 封裝結構
CN2011102692535A CN103000592A (zh) 2011-08-29 2011-09-13 封装结构
US13/244,344 US20130075880A1 (en) 2011-08-29 2011-09-24 Packaging structure
JP2011007032U JP3173567U (ja) 2011-08-29 2011-11-29 パッケージ構造

Publications (1)

Publication Number Publication Date
TW201310585A true TW201310585A (zh) 2013-03-01

Family

ID=49515809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130914A TW201310585A (zh) 2011-08-29 2011-08-29 封裝結構

Country Status (4)

Country Link
US (1) US20130075880A1 (zh)
JP (1) JP3173567U (zh)
CN (1) CN103000592A (zh)
TW (1) TW201310585A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565190B (zh) * 2014-08-27 2017-01-01 Ｉｔｍ半導體股份有限公司 電池保護電路封裝體

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012003296B4 (de) 2011-08-10 2020-03-05 Denso Corporation Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
US9041460B2 (en) * 2013-08-12 2015-05-26 Infineon Technologies Ag Packaged power transistors and power packages
CN108878394B (zh) * 2018-07-27 2024-08-16 杭州士兰微电子股份有限公司 功率封装结构及其引线框
JP7312604B2 (ja) 2019-05-13 2023-07-21 ローム株式会社 半導体装置
CN110783325B (zh) * 2019-10-08 2022-01-04 深圳市稳先微电子有限公司 封装体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
CN101283449B (zh) * 2005-07-01 2014-08-20 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理系统
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
CN101834544B (zh) * 2010-04-27 2012-07-18 西安交通大学 一种用于高频开关电源同步整流电路结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565190B (zh) * 2014-08-27 2017-01-01 Ｉｔｍ半導體股份有限公司 電池保護電路封裝體

Also Published As

Publication number Publication date
US20130075880A1 (en) 2013-03-28
JP3173567U (ja) 2012-02-09
CN103000592A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN203859110U (zh) 双标记板堆叠式管芯封装件与半导体封装件
US20150171066A1 (en) Semiconductor device
TW201310585A (zh) 封裝結構
TWI696253B (zh) 模壓智慧電源模組
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
US20180158765A1 (en) Integrated circuit package comprising lead frame
TWI485819B (zh) 封裝結構及其製造方法
US20160157351A1 (en) Power module
CN111799233A (zh) 具有连接至半导体管芯的上表面处的端子的导电夹的四边封装
TWI642153B (zh) 用於堆疊式封裝產品之帶有導線的積體封裝設計
US20210057577A1 (en) Power Semiconductor Module and Method for Fabricating a Power Semiconductor Module
CN101673723B (zh) 使用分立导电层重新选择键合线路径的半导体器件封装
CN110473860B (zh) 具有集成分流电阻器的半导体器件及其制造方法
TW201310594A (zh) 封裝結構
CN203398097U (zh) 电源芯片模块的封装结构
CN206293435U (zh) 半导体器件与半导体封装件
CN104600061A (zh) 一种半导体芯片的堆叠式3d封装结构
CN103337486B (zh) 半导体封装构造及其制造方法
TWI385776B (zh) 包含嵌入型撓式電路之封裝ｉｃ裝置及其製造方法
CN105489578A (zh) 叠层芯片封装结构
TWI616994B (zh) 一種無基板器件及其製造方法
CN101091247B (zh) 双扁平无引脚半导体封装
TWI745525B (zh) 用於半導體封裝物之導電夾連接佈置
CN105609480A (zh) 叠层芯片封装结构