TW201334155A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201334155A
TW201334155A TW101130252A TW101130252A TW201334155A TW 201334155 A TW201334155 A TW 201334155A TW 101130252 A TW101130252 A TW 101130252A TW 101130252 A TW101130252 A TW 101130252A TW 201334155 A TW201334155 A TW 201334155A
Authority
TW
Taiwan
Prior art keywords
silver layer
output
wire
lead portion
inner lead
Prior art date
Application number
TW101130252A
Other languages
English (en)
Other versions
TWI476897B (zh
Inventor
枇杷武志
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201334155A publication Critical patent/TW201334155A/zh
Application granted granted Critical
Publication of TWI476897B publication Critical patent/TWI476897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

根據一個實施例，半導體裝置包含輸入導線、發光元件、輸出導線、光接收元件、及樹脂模製體。輸入導線包含輸入內導線部、輸入外導線部、及第一銀層。發光元件係設於第一銀層的表面上。輸出導線包含輸出內導線部、輸出外導線部、及第二銀層。第二銀層包含上表面部及側表面部。光接收元件係設於第二銀層上，以及能夠接收發光。輸出導線包含從第二銀層延伸至輸出內導線部的側表面之切割表面。樹脂模製體覆蓋切割表面。

Description

半導體裝置
此處所述的實施例大致上係關於半導體裝置。
在包含接合至導線架的半導體元件之半導體裝置中，銀層可被選擇性地設於導線架的表面上。舉例而言，在積體電路裝置中，銀層與接合佈線保持良好的接觸。此外，在發光裝置中，具有反光性的銀層係設在內部以增加光取出效率。
在藉由電鍍以形成銀層的情況中，以例如矽橡膠來掩蓋表面之不必要的區域。然後，僅有必要的區域被選擇性地電鍍。但是，電鍍液漏至導線架之厚度方向上的側表面。這容易形成側表面銀層，亦即，形成在導線架的側表面上的銀層。特別是，在縮小半導體裝置的情況中，導線架也被縮小尺寸。這更難以抑制側表面銀層的發生。
藉由電鍍所形成的側表面銀層容易沿著導線架的縱向方向而散佈在側表面上。側表面銀層的存在可包含由例如SnAg所製成的外部電鍍層的剝離。另一問題是Ag造成沿著導線架與樹脂模製體之間的間隙遷移。
本發明的實施例實現高度可靠的半導體裝置。
一般而言，根據一個實施例，設有彼此電隔離的輸入 側及輸出側之半導體裝置包含輸入導線、發光元件、輸出導線、光接收元件、及樹脂模製體。輸入導線包含輸入內導線部、輸入外導線部、及設於輸入內導線部的一個端部上的第一銀層。發光元件係設於第一銀層的表面上。輸出導線包含輸出內導線部、在與輸入外導線部的凸出方向反向的方向上凸出的輸出外導線部、及設於輸出內導線部的表面上的第二銀層。第二銀層包含設於輸出內導線部的上表面上的上表面部及從輸出內導線部的上表面部延伸至側表面部之側表面部。光接收元件係設於第二銀層的上表面部上，以致面對發光元件且能夠接收發光元件發射的光。樹脂模製體包圍發光元件、光接收元件、輸入內導線部、及輸出內導線部。輸出導線包含從第二銀層的側表面部延伸至輸出內導線部的側表面之切割表面。樹脂模製體覆蓋切割表面。
本發明的實施例實現高度可靠的半導體裝置。
於下，將參考附圖，說明各式各樣的實施例。
圖1A是根據第一實施例的半導體裝置的透視圖。圖1B是沿著線A-A所取得的剖面視圖。
半導體裝置包含輸入導線10、發光元件30、輸出導線20、光接收元件40、樹脂模製體50。樹脂模製體50係以虛線來予以顯示。
輸入導線10包含第一輸入導線11及第二輸入導線 12。第一輸入導線11包含內導線部11b、外導線部11c、及設於內導線部11b的表面上的第一銀(Ag)層61，內導線部11b包含晶粒墊部11a。發光元件30係接合至設在晶粒墊部11a上的第一銀層61。
第二輸入墊12包含內導線部12b、外導線部12c、及設於內導線部12b的表面上的第一銀層61，內導線部12b包含接合部12a。發光元件30的上電極藉由例如金(Au)佈線等接合佈線而被連接至設在接合部12a上的第一銀層61。
輸出導線20包含第一輸出導線21、第二輸出導線22、及第三輸出導線23。第一輸出導線21包含內導線部21b、外導線部21c、及設於晶粒墊部21a的表面上的第二銀(Ag)層60。第二輸出導線22包含內導線部22b、外導線部22c、設於晶粒墊部22a的表面上的第二銀層60，內導線部22b包含晶粒墊部22a。
第三輸出墊23包含內導線部、及設於晶粒墊部23a的表面上的第二銀層60，內導線部包含晶粒墊部23a及懸垂銷23b、23c。光接收元件40係接合至第三輸出導線的第二銀層60的上表面。懸垂銷23b、23c是在導線架狀態中用以連結晶粒墊23a至輸出側導線架的導線。在樹脂模製之後，晶粒墊部23a被固定。因此，懸垂銷23b、23c被切割，且切割表面維持圍繞樹脂模製體50的表面。
在圖1A中，陰影部表示第二銀層60及第一銀層61 係設在導線架的表面上。設在內導線部上的銀層增加用於波長從可見光至紅外光的發射光之反射，並抑制入射光洩漏。因此，發光元件30的輸出可被降低，並且，發光元件30的尺寸可被縮小。
接合佈線與銀形成良好的歐姆接觸。這能增進可靠度及接觸電阻。光接收元件40是複數個光二極體的串聯連接。然後，取得所謂的光電伏打輸出。或者，光接收元件40是光接收積體電路(IC)，且其輸出被連接至二MOS電晶體52、53的各別閘極，以供閘極驅動用。
圖2是根據第一實施例之半導體裝置的製造方法的流程圖。
首先，在由鐵鎳合金或銅合金所製成的壓製導線架工件的一側上，舉例而言，藉由選擇性電鍍，以形成銀層。對於選擇性掩罩，舉例而言，使用矽橡膠。半導體裝置的導線是薄且窄的。因此，電鍍液體會經由掩罩的間隙而洩漏至導線架厚度方向上的側表面。經由掩罩的間隙洩漏的電鍍液形成由從上表面部份而散佈之銀製成的側表面部份。
圖3A是第二銀層的透視圖。圖3B是側表面部份被去除的導線之透視圖。
如圖3A所示，電鍍液藉由毛細或流血現象而經由掩罩的間隙滲出。因此，側表面部60d發生在懸垂銷23c的側表面上。懸垂銷23c的厚度被設定於例如100-300μm。此處，陰影部表示電鍍區。假使由銀所製成的側表面部 60d曝露於樹脂模製體50的外面，則在Sn或SnAg外部電鍍製程中，包含於預處理劑中的磷(P)等等會沈澱。這降低外部電鍍層的黏著性且造成例如剝離等問題。懸垂銷23c從樹脂模製體50的表面凸出例如0.1 mm，並且，易於剝離的SnAg層可以被附著至側表面部份。這並非所需的。
此外，在半導體裝置的操作期間，銀造成導因於例如穿入樹脂模製體50與懸垂銷23c之間的間隙中的濕氣之遷移，且遷移至樹脂模製體50的表面。因此，間隙在樹脂模製體50與懸垂銷23c之間散佈且降低黏著性。此外，由於例如從間隙穿透的外部空氣，舉例而言，更容易發生銀的硫化。因此，含有餘留在懸垂銷23c上的銀之側表面部60d降低半導體裝置的可靠度。
在第一實施例中，如圖3B所示，藉由修整此壓製加工或研磨，以形成從由銀所製成的側表面部60d延伸至懸垂銷23c的側表面之切割表面。切割表面包含第二銀層60的側表面部60d的切割表面60b、以及懸垂銷23c的側表面的導線切割表面23d。研磨厚度可被設定為例如50-150μm。
圖4A是切割表面的部份A的相片視圖。圖4B是切割表面的部份B的相片視圖。
如圖4A及4B所示，側表面部60d在導線架的厚度方向上延伸於側表面上。此外，銀層60的上表面部60a的端部60c、因修整側表面部60d而形成的修整切割表面 60b、及懸垂銷的導線切割表面23d、23e(導線架材料)出現。樹脂模製體50可被形成為覆蓋切割表面60b及導線切割表面23d、23e。
圖5A是修整之前的輸出側導線架的平面視圖。圖5B是修整之後的平面視圖。陰影部份表示電鍍區。
如圖5B所示，藉由修整例如50-150μm，懸垂銷23b、23c的側表面均接地。因此，由導線架的材料所製成的導線切割表面23d、23e係曝露出。樹脂模製體50對於導線架的材料具有良好的黏著性。這可增加氣密性。此外，銀並未與樹脂模製體50的外部連續。這可抑制銀的遷移。
此處，晶粒墊部21a及晶粒墊部22a分別用於MOS電晶體52、53的接合。因此，在未設置MOS電晶體52、53的情況中，它們可被省略。
在如上所述地製備導線架之後，使用例如銀膠等導電膠，將由例如Si所製成的光接收元件40接合至第三輸出導線23的第二銀層60的表面(S202)。此外，使用由例如金所製成的接合佈線，將光接收元件40的電極連接至輸出導線20(S204)。
另一方面，使用例如銀膠等導電膠，將由例如GaAs、GaAlAs、InGaAlP、及InGaAlN所製成的發光元件30接合至由鐵鎳合金或銅合金所製成的第一輸入導線11的晶粒墊部11a上的第一銀層61(S300)。
使用例如金佈線等接合佈線，將發光元件30的上表 面電極連接至第二輸入導線12的接合部12a(S302)。
發光元件30可用透明樹脂來予以膠封。在此情況中，藉由例如二側電鍍法，將第一銀層61設於第一輸入導線11的內引線部11b的上表面、下表面、及側表面上。膠封材料51係形成為覆蓋發光元件30及第一銀層61，但是並未直接覆蓋內導線部11b。因此，防止含於導線架中的銅接觸膠封材料51。這能降低導因於銅離子遷移的影響及進一步增加發光元件30的可靠度。此處，首先實施實施輸入側導線架的步驟及輸出側導線架的步驟中之任一步驟。
接著，輸入側導線架及輸出側導線架對齊及藉由例如銲接而被固定(S304)。此外，使用例如環氧樹脂等樹脂來執行模製(S306)。在此情況中，如圖3B中的虛線所示，樹脂模製體50係形成為覆蓋第二銀層60的上表面部60a的端部60c、以及側表面部60d的端部60d。
此外，如圖5B中的虛線所示，晶粒墊部21a、22a類似地用樹脂模製體50來予以包圍。
此外，使用例如Sn或SnAg，在外導線部的表面上執行外部電鍍(S308)。
圖6A是從上方觀視時外部電鍍後導線架的其中之一的透視圖。圖6B是從下方觀視時的透視圖。圖6C是相片視圖，顯示輸入導線架10的銀電鍍層。
懸垂銷23b、23c係處於連結至導線架的狀態。修整懸垂銷23b、23c的側表面。因此，銀未散佈於側表面上 。因此，銀層未曝露於樹脂模製體50的外表面。
在輸入導線10中，晶粒墊部11a、12a與外部導線部11c、12c之間的距離長。因此，如圖6C中所示，成功地抑制銀層61的側表面部61d延伸至樹脂模製體50的表面。
接著，執行導線切割以將半導體裝置與導線架分開。在此情況中，輸入導線10及輸出導線20的外導線部份的長度被設定為附著至安裝基板所需的長度。沿著線B-B，切割懸垂銷23b、23c。懸垂銷23b、23c從模製體50的表面向外凸出例如0-0.15 mm。此處，切割懸垂銷23b、23c以使如上所述稍微外凸的情況也包含在「內導線用樹脂模製體來予以包圍」的情況。
在根據圖1A及1B中所示的第一實施例的半導體裝置中，輸入導線10與輸出導線20彼此電隔離。首先，發光元件30執行電光轉換，以回應輸入的電訊號。面對發光元件30的光接收元件40對入射光執行光電轉換。於需要時，跨阻抗電路等等可以被併入以放大用於輸出的訊號。輸出藉由MOS電晶體52、53而被進一步放大。
光接收元件40為例如光二極體或光電晶體。或者，光接收元件40是與放大器電路整合在一起的光接收IC。此半導體裝置稱為例如光耦合裝置或光耦合器。可以應用至例如資料傳輸及通訊，並且，廣泛地應用於例如工業設備、數值控制機器工具、及製程控制器。在此情況中，隨著資訊容量的增加，光耦合裝置需要縮小尺寸。依據本實 施例，可靠地設置銀層。這有利於縮小導線架的尺寸。
圖7A是修整之前依據第一實施例的半導體裝置的輸出側架的平面視圖。圖7B是修整之後依據變化的導線架的平面視圖。
在圖7A中，由銀所製成的側表面部60d係散佈於懸垂銷23b、23c的側表面、第一輸出導線21、第二輸出導線22上。在圖7B中，第一輸出導線21又包含藉由修整而變形的導線切割表面21d。此外，第二輸出導線22又包含藉由修整而形成的導線切割表面22d。
在第一輸出導線21d及第二輸出導線22中，從第二銀層60的端部至樹脂模製體50的表面之間的距離比懸垂銷中從第二銀層60的上表面部60a的端部至樹脂模製體50的表面之距離還長。因此，側表面部份較不易抵達樹脂模製體50的表面。假使第一輸出導線21的外導線部21c及第二輸出導線22的外導線部22c又包含藉由修整而形成的導線切割表面21d、22d時，則銀的遷移被抑制，且進一步抑制第一輸出導線21與第二輸出導線22之間的短路。舉例而言，導線之間的間距被設定為1.27 mm或是更小，以使封裝縮小尺寸。在此情況中，在導因於遷移的導線之間的短路進一步被抑制。此外，外部電鍍的剝離被抑制。此外，輸入導線10被修整以去除第一銀層61的側表面部份。
圖8A是在樹脂模製之前依據第二實施例的半導體裝置的平面視圖。圖8B是部份EX放大的平面視圖。
半導體裝置包含第一導線80、半導體元件84、第二導線82、樹脂模製體92、及接合佈線86。
第一導線80包含內導線部80c、外導線部80d、及設於內導線部80c表面上的第一銀層90，內導線部80c包括懸垂銷80b及晶粒墊部80a。半導體元件84被接合至第一銀層90的表面。
第二導線82包含內導線部82a、外導線部82b、及設於內導線部82a的表面上的第二銀層91。第二導線82設於晶粒墊部80a的外面。樹脂模製體92被設置成包圍半導體元件84、晶粒墊部80a、懸垂銷80b、及第二導線82的內導線部82a。
如圖8B所示，第二銀層91包含側表面部91d，側表面部91d從上表面部91a延伸至第二導線82的側表面。第二導線82包含從第二銀層91的第二側表面部91d延伸至第二導線82的側表面之切割表面。
同樣地，第一銀層90包含從上表面部90a延伸至第一導線80的側表面之側表面部份。第一導線80包含從第一銀層90的第一側表面部份延伸至第一導線的側表面之切割表面。這些切割表面用樹脂模製體92來予以覆蓋。這能抑制銀層延伸至樹脂模製體92的外面。
圖9是第二實施例的製造方法的流程圖。
掩罩係設在導線架95的指定位置。藉由電鍍，以形成第一銀層90及第二銀層91。在圖8A及8B中，第一及第二銀層90、91以陰影來予以表示。第一導線80的懸垂 銷80b的側表面及第二導線82的側表面被修整以研磨由銀所製成的側表面部份。
半導體元件84接合至如此處理過的導線架(S402)。此外，使用由例如金所製成的接合佈線86，將半導體元件84的上電極連接至第二導線82的內導線82a。內導線82a係設有電鍍形成的銀層。因此，很多佈線可靠地及快速地連接(S402)。
接著，樹脂模製體92係形成為樹脂覆蓋切割表面(S404)。接著，外導線82及懸垂銷的不必要區域被切割。在需要時，對外導線執行外部電鍍(S406)。
在第二實施例中，半導體元件84是例如電晶體、MOS電晶體、或是積體電路等等。積體電路是例如數位電路、類比電路、或其混合電路。在此情況中，假使窄及短的導線係用銀來予以電鍍，則如同第一實施例中一般，含有銀的不必要的側表面部份被形成於側表面上。然後，由於遷移，銀被遷移至樹脂模製體92的外面。但是，在第二實施例中，銀遷移被抑制，並且，取得高度可靠的半導體裝置。
如上所述，依據第一及第二實施例，外部電鍍的剝離及銀遷移被抑制。因此，提供高度可靠的半導體裝置。
雖然已說明某些實施例，但是，這些實施例僅為舉例說明，並非要限定發明的範圍。事實上，此處所述的新穎實施例可以以其它各種形式來予以具體實施；此外，在不悖離本發明的精神之下，可以對此處所述的實施例形式作 出各式各樣的省略、替代、及改變。後附的申請專利範圍及其均等範圍是要涵蓋落在本發明的範圍及精神之內的這些形式或修改。
10‧‧‧輸入導線
11‧‧‧第一輸入導線
11a‧‧‧晶粒墊部
11b‧‧‧內導線部
11c‧‧‧外導線部
12‧‧‧第二輸入導線
12a‧‧‧接合部
12b‧‧‧內導線部
12c‧‧‧外導線部
20‧‧‧輸出導線
21‧‧‧第一輸出導線
21a‧‧‧晶粒墊部
21b‧‧‧內導線部
21c‧‧‧外導線部
22‧‧‧第二輸出導線
22a‧‧‧晶粒墊部
22b‧‧‧內導線部
22c‧‧‧外導線部
23‧‧‧第三輸出導線
23a‧‧‧晶粒墊部
23b‧‧‧懸垂銷
23c‧‧‧懸垂銷
23d‧‧‧切割表面
23e‧‧‧切割表面
30‧‧‧發光元件
40‧‧‧光接收元件
50‧‧‧樹脂模製體
51‧‧‧膠封材料
52‧‧‧MOS電晶體
53‧‧‧MOS電晶體
60‧‧‧第二銀層
60a‧‧‧上表面部
60b‧‧‧切割表面
60c‧‧‧端部
60d‧‧‧側表面部
61‧‧‧第一銀層
80‧‧‧第一導線
80a‧‧‧晶粒墊部
80b‧‧‧懸垂銷
80c‧‧‧內導線部
80d‧‧‧外導線部
82‧‧‧第二導線
82a‧‧‧內導線部
82b‧‧‧外導線部
84‧‧‧半導體元件
86‧‧‧接合佈線
90‧‧‧第一銀層
90a‧‧‧上表面部
91‧‧‧第二銀層
91a‧‧‧上表面部
91d‧‧‧側表面部
92‧‧‧樹脂模製體
95‧‧‧導線架
圖1A是依據第一實施例的半導體裝置的透視圖，圖1B是沿著線A-A取得的剖面視圖。
圖2是依據第一實施例的半導體裝置的製造方法的流程圖；圖3A是第二銀層的透視圖，圖3B是側表面部份被去除的導線之透視圖；圖4A是切割表面的部份A的相片，圖4B是切割表面的部份B的相片視圖；圖5A是修整之前的輸出側導線架的平面視圖，圖5B是修整之後的平面視圖；圖6A是從上方觀視時外部電鍍之後導線架的其中之一的透視圖，圖6B是從下方觀視時的透視圖，以及圖6C是輸入導線架10的銀電鍍層的相片視圖；圖7A是修整之前依據第一實施例之半導體裝置的輸出側架的平面視圖，圖7B是修整之後根據變化之導線架的平面視圖；圖8A是在樹脂模製之前依據第二實施例之半導體裝置的平面視圖，圖8B是部份EX放大之平面視圖；圖9是第二實施例的製造方法的流程圖。
10‧‧‧輸入導線
11‧‧‧第一輸入導線
11a‧‧‧晶粒墊部
11b‧‧‧內導線部
11c‧‧‧外導線部
12‧‧‧第二輸入導線
12a‧‧‧接合部
12b‧‧‧內導線部
12c‧‧‧外導線部
20‧‧‧輸出導線
21‧‧‧第一輸出導線
21a‧‧‧晶粒墊部
21b‧‧‧內導線部
21c‧‧‧外導線部
22‧‧‧第二輸出導線
22a‧‧‧晶粒墊部
22b‧‧‧內導線部
22c‧‧‧外導線部
23‧‧‧第三輸出導線
23a‧‧‧晶粒墊部
23b‧‧‧懸垂銷
23c‧‧‧懸垂銷
30‧‧‧發光元件
40‧‧‧光接收元件
50‧‧‧樹脂模製體
51‧‧‧膠封材料
52‧‧‧MOS電晶體
53‧‧‧MOS電晶體
60‧‧‧第二銀層
61‧‧‧第一銀層

Claims (16)

  1. 一種半導體裝置，具有彼此電隔離的輸入側及輸出側，該半導體裝置包括：輸入導線，包含輸入內導線部、輸入外導線部、及設於該輸入內導線部的一個端部上的第一銀層；發光元件，係設於該第一銀層的表面上；輸出導線，包含輸出內導線部、在與該輸入外導線部的凸出方向反向的方向上凸出的輸出外導線部、及設於該輸出內導線部的表面上的第二銀層，該第二銀層包含設於該輸出內導線部的上表面上的上表面部及從該輸出內導線部的上表面部延伸至側表面之側表面部；光接收元件，係設於該第二銀層的該上表面部上，以致面對該發光元件且能夠接收自該發光元件發射出的光；以及樹脂模製體，包圍該發光元件、該光接收元件、該輸入內導線部、及該輸出內導線部，該輸出導線包含從該第二銀層的該側表面部延伸至該輸出內導線部的該側表面之切割表面，以及該樹脂模製體覆蓋該切割表面。
  2. 如申請專利範圍第1項之裝置，又包括；膠封材料，係由透明樹脂所製成，其中，該一個端部包含上表面、設於該上表面的反側上及面對該輸出內導線的該上表面上的下表面、以及側表面， 該第一銀層覆蓋該一個端部的該上表面、該下表面、及該側表面，該發光元件係設於覆蓋該一個端部的該下表面之該第一銀層的該表面上，以及該膠封材料覆蓋該發光元件及該第一銀層，但並未直接覆蓋該內導線部。
  3. 如申請專利範圍第1項之裝置，其中，該光接收元件是光二極體、光電晶體、及光接收積體電路的其中之一。
  4. 如申請專利範圍第1項之裝置，其中該輸出內導線部包含第一晶粒墊部及自該第一晶粒墊部向外凸出的懸垂銷，該第二銀層的該側表面部延伸至該懸垂銷的側表面，以及該光接收元件係設於該第二銀層的該上表面部上，該第二銀層係設於該第一晶粒墊部的上表面上。
  5. 如申請專利範圍第4項之裝置，其中，該光接收元件是光二極體、光電晶體、及光接收積體電路的其中之一。
  6. 如申請專利範圍第5項之裝置，其中該光二極體包含複數個串聯連接的二極體元件，以及該光二極體的光電伏打功率從該輸出外部導線部而被輸出。
  7. 如申請專利範圍第4項之裝置，其中 該輸出導線具有第一輸出導線、及第二輸出導線，該第一輸出導線包含第二晶粒墊部，該第二晶粒墊部與該第一晶粒墊部相間隔且設有該第二銀層，該第二輸出導線包含第三晶粒墊部，該第三晶粒墊部與該第一晶粒墊部相間隔且設有該第二銀層。
  8. 如申請專利範圍第7項之裝置，又包括：第一MOS電晶體，係設於該第二墊部的上表面上，以及第二MOS電晶體，係設於該第三墊部的上表面上。
  9. 如申請專利範圍第8項之裝置，其中該光接收元件是光二極體、光電晶體、及光接收積體電路的其中之一，以及該光接收元件的輸出分別驅動該第一及第二MOS電晶體的閘極。
  10. 如申請專利範圍第7項之裝置，其中第一輸出導線具有被該樹脂模製體所覆蓋的該切割表面，以及該第二輸出導線具有被該樹脂模製體所覆蓋的該切割表面。
  11. 如申請專利範圍第2項之裝置，其中該輸入導線包含從設於該輸入導線的該一個端部的該側表面上的該第一銀層延伸至該輸入導線的側表面的切割表面，以及該樹脂模製體覆蓋該切割表面。
  12. 如申請專利範圍第1項之裝置，其中，該發光元件係由GaAs、GaAlAs、InGaAlP、及InGaAlN的其中之一所製成。
  13. 如申請專利範圍第1項之裝置，其中，由錫及錫-銀的其中之一所製成的層係設於該輸入外導線部的表面及該輸出外導線部的表面上。
  14. 一種半導體裝置，包括：第一導線，包含晶粒墊部、從該晶粒墊部向外突出的懸垂銷、及至少設在該晶粒墊部的表面上的第一銀層，該第一銀層包含上表面部及從該上表面部延伸至該懸垂銷的側表面之第一側表面部；半導體元件，係設在該第一銀層的該上表面部上；第二導線，包含內導線部、外導線部、及設在該內導線部的表面上之第二銀層，該第二銀層包含上表面部及從該上表面部延伸至該內導線部的側表面之第二側表面部，該第二導線係設在該晶粒墊部的外面；接合佈線，連接該半導體元件至該第二銀層的該上表面部；以及樹脂模製體，包圍該半導體元件、該晶粒墊部、該懸垂銷、該內導線部、及該接合佈線；該第一導線包含從該第一銀層的該第一側表面部延伸至該懸垂銷的該側表面之第一切割表面，該第二導線包含從該第二銀層的該第二側表面部延伸至該內導線部的該側表面之第二切割表面，以及 該樹脂模製體覆蓋該第一及第二切割表面。
  15. 如申請專利範圍第14項之裝置，其中，由錫及錫-銀的其中之一製成的層係設於該第二導線的該外導線部的表面上。
  16. 如申請專利範圍第14項之裝置，其中，該半導體元件是電晶體、MOS電晶體、及積體電路的其中之一。
TW101130252A 2012-02-03 2012-08-21 半導體裝置 TWI476897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012022131A JP5908294B2 (ja) 2012-02-03 2012-02-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201334155A true TW201334155A (zh) 2013-08-16
TWI476897B TWI476897B (zh) 2015-03-11

Family

ID=48902144

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130252A TWI476897B (zh) 2012-02-03 2012-08-21 半導體裝置

Country Status (3)

Country Link
US (1) US8748907B2 (zh)
JP (1) JP5908294B2 (zh)
TW (1) TWI476897B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575767B (zh) * 2015-08-03 2017-03-21 東芝股份有限公司 Optocoupler

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985452B2 (ja) * 2013-09-12 2016-09-06 株式会社東芝 半導体装置
JP2015056651A (ja) * 2013-09-13 2015-03-23 株式会社東芝 受光素子と光結合型絶縁装置
CN105706233B (zh) * 2013-11-05 2018-11-09 三菱电机株式会社 半导体模块
JP6281697B2 (ja) * 2014-03-15 2018-02-21 オムロン株式会社 フォトセンサ
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
US10147672B2 (en) * 2016-04-20 2018-12-04 Texas Instruments Incorporated Lead frame surface modifications for high voltage isolation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229152A (ja) * 1985-07-29 1987-02-07 Hitachi Cable Ltd リ−ドフレ−ム
JPH01144661A (ja) * 1987-11-30 1989-06-06 Mitsui High Tec Inc リードフレームの製造方法
JPH0438860A (ja) 1990-06-04 1992-02-10 Nec Corp 半導体装置用リードフレームの製造方法
JPH04254364A (ja) * 1991-02-06 1992-09-09 Toppan Printing Co Ltd 半導体装置の製造方法及びリードフレームの製造方法
JPH05110128A (ja) * 1991-10-15 1993-04-30 Matsushita Electric Works Ltd 光電リレーの構造
JPH0745772A (ja) * 1993-07-29 1995-02-14 Toppan Printing Co Ltd リードフレームの製造方法
JPH11340399A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
JP4038304B2 (ja) 1999-05-11 2008-01-23 新日本無線株式会社 リードフレームの形成方法
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2003008050A (ja) * 2001-06-26 2003-01-10 Matsushita Electric Works Ltd 半導体リレー
JP4034062B2 (ja) * 2001-10-25 2008-01-16 シャープ株式会社 光結合装置のリードフレーム及び光結合装置の製造方法
JP2004103654A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 光結合半導体装置及びその製造方法
JP2006332184A (ja) * 2005-05-24 2006-12-07 Matsushita Electric Works Ltd 半導体光リレー
JP2008172058A (ja) * 2007-01-12 2008-07-24 Rohm Co Ltd フォトカプラ
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575767B (zh) * 2015-08-03 2017-03-21 東芝股份有限公司 Optocoupler

Also Published As

Publication number Publication date
JP5908294B2 (ja) 2016-04-26
JP2013161923A (ja) 2013-08-19
US20130200397A1 (en) 2013-08-08
TWI476897B (zh) 2015-03-11
US8748907B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
TWI476897B (zh) 半導體裝置
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
US7659531B2 (en) Optical coupler package
TWI421904B (zh) Semiconductor memory device and manufacturing method thereof
CN111211198B (zh) 光耦合装置
KR20240017385A (ko) 도전성 인터커넥션 프레임 및 구조를 구비한 반도체 패키지 제조 방법
CN101276807B (zh) 半导体装置及其制造方法
US8492180B2 (en) LED and method for manufacturing the same
CN109417081B (zh) 芯片封装结构、方法和电子设备
JP2000232235A (ja) 半導体装置
US20090032977A1 (en) Semiconductor device
CN100359687C (zh) 光耦合半导体器件及其制造方法
CN113594151B (zh) 半导体封装及其制造方法
JP4611569B2 (ja) リードフレーム及び半導体装置の製造方法
CN100483747C (zh) 光学组件的封装构造及其制造方法
JP5214356B2 (ja) 半導体装置の製造方法
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
TWI654780B (zh) 發光元件及發光元件之製造方法
JP7292241B2 (ja) 半導体装置およびその製造方法
JP2019201121A (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP2008226895A (ja) 光半導体装置およびその製造方法
CN206532797U (zh) 发光元件
CN210040172U (zh) 芯片封装结构和电子设备
US20220020670A1 (en) Semiconductor device and a method of manufacture
US6307270B1 (en) Electro-optic device and method for manufacturing the same