TW426989B - Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof - Google Patents

Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof Download PDF

Info

Publication number
TW426989B
TW426989B TW088119965A TW88119965A TW426989B TW 426989 B TW426989 B TW 426989B TW 088119965 A TW088119965 A TW 088119965A TW 88119965 A TW88119965 A TW 88119965A TW 426989 B TW426989 B TW 426989B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
layer
selective growth
manufacturing
Prior art date
Application number
TW088119965A
Other languages
English (en)
Inventor
Shigetaka Tomiya
Kenji Funato
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW426989B publication Critical patent/TW426989B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/22—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length
    • B29C43/222—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length characterised by the shape of the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/22—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length
    • B29C43/28—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/06—Embossing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/005—Surface shaping of articles, e.g. embossing; Apparatus therefor characterised by the choice of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/04—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/04—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts
    • B29C59/046—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts for layered or coated substantially flat surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/02—Cellular or porous
    • B32B2305/022—Foam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/15—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer being manufactured and immediately laminated before reaching its stable state, e.g. in which a layer is extruded and laminated while in semi-molten state
    • B32B37/153—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer being manufactured and immediately laminated before reaching its stable state, e.g. in which a layer is extruded and laminated while in semi-molten state at least one layer is extruded and immediately laminated while in semi-molten state
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Description

A7 ------------B7 五、發明說明（1 ) 本發明係關於一種典型由ΙΠ族氮化物組成的半導浐化 合物製成的科體薄膜，-㈣用料導體薄膜之半^體 元件，以及一種使用該半導體元件之半導體裝置，及立製 法。 ’、 近年來，半導體發光裝置例如半導體雷射或發光二極體 (led)經由使用基於m族氮化物化合物半導體，例如 AlGalnN而可發射由可見光區至紫外光區範•圍光的裝置 已經在積極發展中。特別光學記錄領域中，已經要求實際 使用可發射於短波長區之光的半導體雷射用於改良光碟記 錄密度等。 近來，可實現於室溫連續振盪3〇〇小時的基於AlGainN之 半導體雷射已經報告於曰本應用物理學期刊35L74 (1996);及同則的36L1059 (1997)，其中由基於族氮化物 化合物半導體製成的半導體層藉金屬有機化合物氣相沉積 (MOCVD)方法’透過氮化鎵（GaN)製成的緩衝層而於藍寶 石製成的基板上生長。 經濟部智慧財產局員工消費合作社印製 但㈤述半導體雷射有其問題。如由外加至半導體雷射之 驅動電塵變化隨經歷之時間之曲線顯然易知，驅動電壓由 初電泥載運期漸進升鬲。如此表示電壓特性隨著經過的時 間而漸進劣化。電壓特性的劣化係與下述事實有關，形成 於基板上之基於III族氮化物化合物半導體屢，具有約^ X 10s/平方厘米至約1 X 109/平方厘米範圍之密度的線串錯位 (其爲傳遞而通過晶體的瑕施）。 -4- 本紙張尺度適用中89國家標準（CNS)A4規丨各（210 x 297公;i ) A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 ’爲了實現半導體雷射之實用壽命爲L0,000小時或以上。需要降低線串錯位密度，且爲了符合此項需要， 已經檢驗多種方法。 一種方法已提議於曰本應用物理學36 L899 (1997)及曰本 應用物理學71，2638 (1997) ’其中GaN下方層透過緩衝層 形成於監寶石基板上；由二氧化矽（si〇2)製成且具有排列 間距7微米的週期性長條圖樣（寬度：i至4微来），阻罩層 堆®於GaN層上；以及GaN層藉鹵素氣相沉積法或m〇Cvd 法選擇性在橫向生長於阻罩層上。以採用於阻罩層橫向生 長GaN半導體層之方法爲例，經由從阻罩層之週期性長條 問的開口曝光的下方GaN層而選擇性生長QaN，在二氧化 妙阻罩層上之GaN層的線串錯位密度可降至約1 X 1 〇7/平方 厘米。 如晶體生長期刊第189-190期，820-5頁（1998)報告，經由 採用前述方法製備的形成於半導體層上之基於AlGaInN半 導體雷射二極體’可實現〖〖5〇小時或更長的使用壽命時 間。 附帶一提的是相對於使用前述阻罩層藉選擇性生長形成 的半導體層，發明人揭示約爲〇.4_〇 5度的數量級之晶體定 向（C轴）偏轉係出現於阻罩層長條上之半導體層的一部分 與阻罩層開口内之半導體層部分間。 半導體元件形成於具有此種晶體定向偏轉的丰導體 層上’則該半導體元件之激勵區含於晶體平面上的該偏 轉。結果，半導體元件之多種特性會產生劣化，且若半導 (請先閱讀背面之注意事堵 .I * I . 寫本頁 訂· -線 S Λ Μ V 份 ^ Λ 0 丁 t -7 r r A7 經濟部智慧財產局員工消費合作社印說 _____B7______ 奢明說明（3 )ΘΘ 體元件被配置作爲半導體雷射，則發光效率壽命會減低。 前述習知方法的問題將更完整説明。用於生長基於GaN 之半導體之基板如前述係由藍寶石或碳化矽製成，在晶格 常數及熱膨脹係數上與基於GaN之半導體有大差異，因 此’若基於GaN之丰導體直接於基板上生長，則生長層上 會出現錯位等瑕疵’結果難以生長高品質單晶基於GaN之 半導體磊晶層。 因此理由故，如前述’含高密度線串錯位‘下方GaN層 係透過緩衝層形成於藍寶石基板或碳化矽基板上；由二氧 化矽製成且被圖樣化成爲以特定間距排列的長條之阻罩層 形成於下方GaN層上；且GaN係選擇性於橫向從通過介於 阻罩層長條間的開π露出的下方GaN層生長，因此於阻罩 層上形成含低密度瑕疵的GaN半導體。但藉電子繞射或X 光繞射分析如此製備的樣本結果，證實晶體定向偏轉約爲 0.4-0.5度，出現於形成於阻罩層長條之GaN丰導體層部分 與形成於阻罩層開口之GaN半導體層部分間。 爲何晶體定向（c軸）發生偏轉的理由爲，當GaN於二氧 化珍阻罩層上橫向生長時，介於阻罩層長條部分與阻罩層 開口部分間發生晶體生長方向偏轉。 基於由發明人使用透射電子顯微術或乂光纟堯射方法所做 的結構分析，變成若二氧化矽阻罩長條方向設定爲< ^ 20>方向，以及晶體生長方向之偏轉係發生於順著〈〖丨-如〉 方向’則產生晶體瑕^但若二氧切阻罩長條方向没定 爲<丨-1，方肖’以及晶體生長方向偏轉出現於順著q (請先閱讀背面之注急事項： 裝--- 寫本頁) 訂' 線- 6-
經濟部智慧財產局員工消費合作社印製 A7 -------------五<、#明說E 100方向’貝I!未產生晶體偏轉。但於各案如丨&現晶體生長 方向偏轉’王要取決於作爲阻罩材料的二氧化矽與GaN間 之%脹係數的差異。結果若於G以之橫向生長中不存在 有二氧化碎阻罩層，則可能抑制晶體生長方向的偏轉。 然而，因一氧化矽阻罩層係提供用以由基板側至半導鹘 層之線串錯位，故去除阻罩層係與降低半導體層瑕疵密肩 的目的並不相容。 發明概述 ^發明之目的係提供—種半導體薄膜’其可降低線串聋 心丄度也叮·1中制晶體方向偏轉的發生，一種使用該半磚 體薄膜之半導體元件，以及—種使用該半導體元件之半马 la裝置。本發明之另一目的係提供前述半導體薄膜 '半噚 體元件及半導體裝置之製法。 4明人發現當於半導體之橫向生長時，線串錯位被生雀 所伴隨產生的生長小平面所彎曲，此種線串錯位彎曲不偵 可藉W述生長小平面進行，同時也可藉人工形成的小平直 進仃，以及基於該知識，發明人完成—種可於特定區降伯 線串錯位密度之半導體薄膜，其同時也可抑制晶體方向镅 轉的發生，以及_種使用該半導體薄膜之半導體元件，及 使用該半導體元件之半導體裝置及其製法。 根據本發明之第一方面，提供一種半導體薄膜，包括— 層下方半導體層，其中配置複數小平面，及—選擇性生晏 /嵌置半導體層係形成而覆蓋該下方半導體層，其中下为 半導體層之該等小平面係經由相對於下方半導體層之配置 丄明（48,9 本紙張尺度適用中國圉家標準（CN-S)A4規格<21〇 X 297公釐） -------------裝--- 請先閱讀背面之注意事穿.t寫本頁> 線
明說明（ s L A7 平面爲傾斜的平面所形成。 根據本發明之第二方面，提供一種半導體元件，包括一 層半導SA薄膜，該丰導體薄膜具有一層下方半導體層，其 :配置複數小平面，及—選擇性生長/条置半導體層係形 成而覆蓋下方半導體層，其中下方半導體層之該等小平面 系由相對於下方丰導體層之配置平面爲傾斜的平面所形 成。 ，根據本發明之第二方面，提供一種半導體裝置，包括一 半導體元件’其包括一半導體薄膜及一形成於半導體薄膜 上的半導體元件主體，該半導體薄膜具有一下方半導體 層，其中配置複數小平面’及一選擇性生長/嵌置半導體 層係形成而覆蓋該下方半導體層，其中下方半導體層之該 等小平面係經由相對於下方半導體層之配置平面爲傾斜的 平面所形成。 根據本發明之第四方面，提供製造前述半導體薄膜'半 導體元件及半導體裝置之方法，各方法包括下列步驟：形 成一下方半導體層於一基板上因而複數小平面排列於下方 半導體層，以及生長一選擇性生長/嵌置半導體層，因此 選擇性生長/嵌置半導體層覆蓋下方半導體層，其中該等 小平面係由相對於下方半導體層之配置平面爲傾斜的平面 形成。 根據本發明之製法之較佳具體實施例，下方半導體層之 小平面係以人工方式形成’以及選擇性生長/嵌置半導體 層係以层晶方式生長於下方半導體層上。 本紙張尺度適用t國國家^75^4規“1〇 x --!-----------^-----------------^ (請先閲讀背面之注意事广〕1寫本頁) 經濟部智慧財產局員工消費合作社印Ιπ A7 Θ 苹上發明說明（6 根據該製法之另一較 * 衩佳具髌《施例，一阻罩係形成於基 板其上待形成下方丰導崎爲· ^ 泽體層之一面上；具有小平面之下方 半導體層係藉選擇性+ I y .w 生長所Μ的elo(磊晶橫向過度生長） 形成，及移開阻星.C π _ , ，x及選擇性生長/嵌置半導體層以磊 晶方式生長。 w这根據本發明（半導體薄膜、半導體元件及半導 體裝置及其製法’經選擇性生長，嵌置之半導體層係由小 +面選長’㈣’由下方半導體層之傾斜面選擇性 生長。採践種配置，·線串錯位形成於選擇性生長/嵌置 半導體層’因此各線串錯位於橫向伸展，㈣，由下方半 導體層之小平面之一在實質上順著下方半導體層配置平面 方向弓曲伸展’接合至由相對小平面彎曲伸展的另一線串 錯位’以及由該接合部於交又下方半導體層配置平面之方 向f曲伸展 '結果其中極少存在有線夢錯位之低瑕癍密度 區可形成於選擇性生長/嵌置丰導體層的前述線串錯位接 合部分以外的部分。 再者’根據本發明，因未採用由二氧化矽等製成的阻罩 被嵌置的配置，故有可能避免於晶體方向（C轴）出現前述 偏轉。 根據本發明之半導體元件及使用該半導體元件之半導體 裝置’因半導體元件之主動區（作業區）係形成於選擇性生 長/欺置半導體層之低瑕截岔、度區或形成於其上的半導體 層上’故可能提升半導體元件特性。 而；主意本發明之小平面不僅表示完美傾斜面，同時也表 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) -------1 I I I--* ------1 !訂 — — — 1- (tt先閱讀背面之注意事％ .λί‘寫本頁) 經濟部智慧財產局員工消費合作社印裂 A7 -—--------B7______ &客月說明（7 ) 示略·爲4(¾9分或完全弩曲的平面，且其具有係以特定角以傾 斜的主平面。 圖式之簡單説明 圖1爲本發明之半導體薄膜之一具體實施例之示意剖面 圖2爲本發明之半導體薄膜之另一具體實施例之示意剖 面圖； 圖3爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖； 圖4爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖； 圖5爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖； 圖6爲本發明之半導體薄牆之又一具體實施例之示意剖 面圖； 圖7爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖； 圖8爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖； 圖9Α至9C爲一示意剖面圖，顯示於本發明之製造半導 禮薄膜之方法之一具體實施例中，於各處理步驟之半導體 薄膜片段； 圖10Α及10Β爲一示意剖面圖，顯示於圖9Α至9C所示步 驟後之隨後處理步驟之半導體薄膜片段； -10- 本紙張尺度適用中國國家標準（CNS)A4規格（2i〇 X 297公餐） ---------------裝--- (請先閱讀背面之注意事V )填寫本頁； 訂· 丨線 經濟部智慧財產局員工消費合作杜印製 A7
L务明說明（8 θ
S 經濟部智慧財產局員工消費合作社印製 圖UA異11C爲一示意剖面圖，顯 -, 體薄膜之方法之另—且俨實施例中 ；夂製造半 艘薄膜片段;^貫施例中’於各處理步驟之半導 二12二及:广―㈣剖面圖’顯示於圖1；1八至11(：所示少 驟後l隨後處理步驟之半導體薄膜片段；圖13爲本發明之半導體癸去开杜、 导贫元兀件〈—具體實施例之示意 剖面圖；以及 圖14爲本發明之半導體庐异开杜 — 爷知尤兀件疋另一·具體實施例之不 意剖面圖β 較佳具體實施例之詳細説明 後文將參照附圖説明本發明之具體實施例。 圖丨爲本發明之半導體薄膜之一具體實施例之示意別 圖。半導體薄膜具有下方半導體層2,其中配置複數小 面〖，及形成選擇性生長/嵌置半導體層而覆蓋下方半導〜 層2下方半導體層2係由含氮化鎵（Qa)及氮（Ν)<ΠΙ族氮 化物型化合物半導體製成◊選擇性生長/嵌置半導體層 係由含G a及N之III族氮化物化合物半導體製成。小平面 係經由相對於下方半導體層2之配置平面A之傾斜平面成。 圖1中的 '細線顯示之線串錯位「d」位於選擇性生長/嵌 半導體層3，該線串錯位之形成方式爲各線串錯位「d」 下方半導體層2之小平面丨之一於大致沿著下方半導體層： 配置平面之方向伸展，接合至由相對小平面1彎曲伸展4 另一線串錯位「d」’且在交又於下方半導體層2配置平茂 面 體 形 % 由 ----------------- C請先閱讀背面之注意事V. 填寫本頁〕 訂 11- 中國國家標準（CN’S)A4規格（210 X 297公蜚） A7 A7 Θ 五、發明說明（9 之万向，更特別是大致於垂直方向自該接合部彎曲伸展。 結果，於用以形成遮蓋下方半導體層2之選擇性生長/嵌 置半導體層3中’高瑕戚密度區4具有高密度線串錯位形成 於線串錯位「d」的接合部；但極少存在有線串錯位的低 瑕疵密度區5係形成於其餘部分。 圖2爲本發明之半導體薄膜之另一具體實施例之示意剖 面圖。首先製備由C面藍寶石或碳化矽製成的基板6。接 著經由緩衝層7於基板6之一主面6a上形成—層下方半導 體層2，其中排列有小平面1。 圖3爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖。首先準備由C面藍寶石或碳化矽製成的基板6。接 著經由半導體基板6之一主面6a上透過緩衝層7形成下方 層1 2 ’以及其中設置小平面1之下方半導體層2係形成於 下方層1 2上。 圖4爲本發明之半導體薄膜之又一具體實施例之示意剖 面圖。首先準備由ΠΙ族氮化物單晶製成的基板6，接著於 基板6之一主面6a上直接形成ΙΠ族氛化物製成的下方半導 體層2，其中排列小平面1。 圖5至8爲本發明之半導體·薄膜之又一具體實施例之示意 剖面圖。圖5至8所示各具體實施例係配置使得化合物半導 體層8磊晶生長於就圖1至4所示相關具體實施例所述選擇 性生長/嵌置半導體層3上，該化合物半導體層8係由含氮 (N)及至少一種選自下列之ΠΙ族元素包括鎵（Ga)、鋁（A1)、 硼（B)及銦（in)的IH族氮化物製成。此例中，於下方選擇性 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公t ) ---------------------1訂---------線 f請先閱讀背面之注意事V:i填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（1〇 ) Θ Θ 經濟部智慧財產局員工消費合作社印製 生長/嵌置半導體層3之線♦錯位係在化合物半導體層8中 伸展，以及於化合物半導體層8中形成高瑕疵密度區4及不 含線串錯位的低瑕疵密度區5。 本發明之半導體元件之一具體實施例之特徵在於至少一 主動區，巾即受半導體元件之晶體瑕疵影響的操作區係形 成於圖1至4所示各半導體薄膜之選擇性生長/嵌置半導體 層之低瑕疵密度區5。 本發明之半導體元件之另一具體實施例之特徵在於至少 一主動區，亦即受半導體元件晶體瑕疵影響的操作區係形 成於圖5至8所示各半導體薄膜之化合物半導體層8的低瑕 戚么、度區5。 需注意於圖2至8，對應於圖！之部分係標示以相同的符 號且略去重複解説。 就前述各具體實施例之半導體薄膜而言，晶體方向的偏 轉，亦即在下方半導體層2與選擇性生長/嵌置半導體層3 之間、或在下方半導體層2磊晶生長於選擇性生長/嵌置半 導體層3及化合物半導體層8之間的c軸偏轉係設定於〇1度 或以下之範圍。 其次’圖9A至9C及圖及10B係根據本發明之半導 體薄膜製法之一具體實施例。 參照圖9A，準備由C面藍寶石製成的基板6，且由GaN 製成的緩衝層7係籍在MOCVD方法形成於c面藍寶石之一 主面6a上至30毫微米厚度。在^0(：乂0方法中，基板溫度 設定於520°C，且使用三甲基鎵氣（（CH3)3Ga))及氨氣（NH3) -13- 本紙張尺度適用t國國家標準（CNS>A4規格（210 X 297公釐） --------------裝' 丨 (請先閱讀背面之注意事ν.Λ填寫本頁 · 線· A7 B7 龙<?穿'明說明（”） 作爲來源氣體。 ---------------裝—— (诗先閱讀背面之注意事^}填寫本頁) 由GaN製成的下方半導體層2藉m〇CVD方法形成於緩衝 層7至2微米厚度。在M0CVD方法中，基板溫度設定於 1 05 0°C ’使用同用於形成緩衝層7之來源氣體。需注意， 圖9 A示意顯示之線串錯位「d j係以高密度例如1 χ 1 ” 平方厘米存在於下方半導體層2。 參照圖9 Β ’阻罩9形成於下方半導禮層2上。阻罩9係藉 C VD方法於450 C基板溫度於下方半導體層2全表面上形 成介電二氧化矽層而形成’以及藉微影術及蝕刻將二氧化 矽層圖樣化。特定言之，二氧化矽層塗布以抗光蝕層，抗 光钱層接實:曝光並顯像成爲具有複數以特定間隔隔開的長 條之預定圖樣。二氧化矽層使用此種圖樣化抗光蝕層作爲 阻罩而經選擇性触刻形成具有長條形開口 9 w的阻罩9 ^在 阻罩9中’長條係於<i-i〇〇>方向（垂直圖9B之紙面方向） 伸展以及以特定間隔在< 1卜20>方向排列。 -線_ 其中阻罩9已經形成於下方層2的所形成基板利用丙銅 (CH^COCH3)及曱醇（CHsOH)清潔，浸泡於稀鹽酸（HCi)或 稀氫氟酸1 0秒，並以純水清潔。 經濟部智慧財產局員工消費合作社印製 阻罩9之開口 9 w内部係藉反應性離子姓刻（E)而選擇性 蝕刻。此時’二氧化矽層组成之阻罩9長條部略爲被蝕 刻，結果如圖9C所示，各開口 9w寬'度加寬以及同時下方 半導體層2被部分蚀刻而形成溝槽10，其各自具有粗略v 字形橫剖面。持續進行前述蝕刻，溝槽1 〇變深且變寬，因 而如圖10 A所示，阻罩9被移除，溝槽10之b比鄰上端彼此接 -14- 本紙張尺度適用令國國家標準（CNS)A4規格（21〇 χ挪公餐〉 A7 B7 明說明（12 ) 合。結果各自具有三角形橫剖面之長條丨丨係以彼此平行排 列方向形成，以及以特定央角相對傾斜的小平面丨係形成 於各長條11兩側。用於形成溝槽1〇<RIE係使用氣化硼及 氮氣作爲來源氣體，於功率15瓦及壓力20毫托耳條件下 藉平行板型RIE系統進行β 經由於前述條件下進行RIE，相對於基板平面，亦即相 對於下方半導體層2傾斜45度角的小平面i形成於各長條 1 1兩惻面且於< Μ 〇〇>方向伸展β 其上已經堆疊各半導體層的所得基板6充分浸泡於氫氟 酸（HF)而移除殘留於表面之二氧化碎膜，然後藉純水清 潔。 於如此清潔的下方半導體層2上（其中排列小平面1) ’藉 MOC VD方去麻印生長高品質GaN。此時，係以橫向或 <Π-20>方向自小平面}選擇性生長，亦即，於橫向沿下方 丰導體層2〈配置面生長。經由繼續選擇性生長，從兩相 對小平面1生長的GaN部分彼此碰撞而嵌置溝槽〗〇，以及 藉由進步持續選擇性生長，GaN係於交又於下方半導體 層2配置平面之方向，特定言之係於相對於下方半導體層2 配置万向爲垂直方向生長。結果，由GaN製成的具有平坦 面的選擇性生長/嵌置丰導體層3經形成而全然覆蓋下方半 導體層2。 在此用於形成選擇性生長/嵌置半導體層3之M〇c VD方 法中，基板溫度設定於I〇5(rc，氨氣及三甲基鎵氣體用作 來源氣fla更特疋5之，氨氣許可以略大於典型升/分 -1 本纸張尺㈣財關^T^S)A4 u n ΐ . --------------裝--- (請先閱讀背面之注意事炎，}¾:冩本頁) 訂： .線· A7 A7
⑧兒明（13 ) \9 鐘之流遠流動’三甲基鎵氣體以薄膜生長速率變成約4微 米/小時之流速進氣。於此種條件下，允許兩種氣體於大 氣壓彼此反應。 藉此方式’如圖1〇Β所示，GaN生長而完美嵌置溝槽 10 ’形成具有平坦面之選擇性生長/嵌置半導體層3。 如此形成的選擇性生長/嵌置半導體層3藉傳送電子顯微 鏡觀祭。結果證實在下方半導體層2之錯位「d」於小平面 1 4曲。如此於GaN選擇性生長階段用以形成選擇性生長/ 嵌置半導禮層3，直至由相對小平面〖長出的GaN部分彼此 娅撞爲止，於大致垂直C軸方向通過下方半導體層2之錯 位「d」於小平面！彎曲，小平面t爲假小平面藉蝕刻人工 形成於溝槽1 0側面，非於垂直方向伸展反而於水平方向大 致如著下方半導體層2之設置平面，換言之順著基板6主面 伸展。 當由相對小平面^長出的GaN部分彼此碰撞時，由相對小 平面1伸展的線串錯位「幻彼此接合且部分„，於交又 於下方半導體層2設置平面之方向，φ即於堆#方向向上 伸展。結果於選擇性生長/嵌置半導體層3之瑕疵密度降至 1 X 107/平方厘米。 如此於選擇性生長/嵌置丰瀑俨层1 _ . . . ^ , 千泽狼層。’具有高密度線串錯 位之高瑕麻密度區4出現於線串錯位接合部；但具有低密 度錯位之低瑕疵密度區5係形成於其餘部分。 因如此形成的選擇性峰县/也3^、上 俘生長/欢1+導體層3係以用於選擇 性生長二氧化£夕層等製成的阻罩未机 早木 < 置於其間，直接接觸 -16- 本紙張尺度財關家鮮7^NS).A4規格⑵〇 ---Γ1---------裝--------訂---------線 ί請先閱讀背面之>i意事KW填寫本頁) 經濟部智慧財產局員工消費合作钍印t x 297公餐） 五
A7 B7 經濟部智慧財產局員工消費合作社印製 下方半導體•層2形成’故介於選擇性生長/嵌置半導體層3 與基板6間之C軸偏轉係於i度或以下之範圍。 根據本具體實施例之製造方法，因形成具有低密度錯位 之低瑕疵密度區5且晶體方向偏轉受抑制，故可形成具有 極高品質的含選擇性生長/嵌置半導體層3之半導體薄膜 4 0。如此經由設置半導體元件或半導體裝置之半導體元件 主體於半導體薄膜40之低瑕疵密度區5，可獲得具有極高 可靠度之半導體元件或半導體裝置。 其次參照圖11A至11C及圖12A及12B説明根據本發明之製 造半導體薄膜之方法之另一具體實施例。 本具體實施例準備製自C面藍寶石之基板6，以及GaN形 成的緩衝層7藉MOCVD方法形成於基板6主面6 a上至3 0毫 微米厚度。此種从〇(：乂：0方法中，基板溫度設定於52〇Ί：， 使用三曱基鎵氣（(CH3)3Ga))及氨氣（NH3)作爲來源氣體。 由GaN製成的下方層i 2藉MOC VD方法平坦形成於緩衝層7 上至2微米厚度。此種m〇CVD方法中，基板溫度設定於 l〇50°C，以及使用形成緩衝層7之相同來源氣體。 緩衝層7爲接近低溫生長非晶形層的晶體層，作爲生長 下方層12之晶核 <=由晶體製成的下方層I〗具有以约ix ίο9/平方厘米密度於堆疊方向伸展的線串錯位Γ(1」。 爲了於平坦下方層1 2上形成其中排列有多個小平面之下 方丰導體層’如第11B圖所示’二氧化矽製成的用於選擇 性生長半導體的阻罩1 3形成於平坦下方層1 2上至5微米厚 度。選擇性生長阻罩1 3具有圖樣，其中於“^卟方向伸 -17- 本点張尺度適用中㈣家標準㈣灿規格C撕公笼） ---,-----------裳--------訂---------線 f讀先閱讀背面之注意事广)填寫本頁) A7 B7 g發明說明（15 ) 展的長條係彼此具有間距1 2微米（例如寬：5微米，間 隔：7微米）而平行排列於<1-1〇〇>方向。 特定言之，選擇性生長阻罩1 3係藉CVD法在基板溫度 450°C下於下方層12全面上形成二氧化矽層而形成；以及 藉微影!虫刻術及圖樣蚀刻而圖樣化二氧化；s夕層，亦即，以 抗光蝕劑塗佈二氧化矽層’藉圖樣曝光及顯像圖樣化抗光 蝕層’以及使用圖樣化抗光蝕層作爲蝕刻阻罩而選擇性蝕 刻二氧化矽層形成長條形開口 13 w。 所得基板其上選擇性生長阻罩1 3已經形成於下方層1 2 上，以丙銅（CHjCQCH3)及甲醇（CHsOH)清潔，浸泡於稀鹽 酸（HC1)或稀氫氟酸1 〇秒，及以純水清潔。進一步基板充 分浸泡於氫氟酸（HF)而經由選擇性生長阻罩1 3之開口 13w，完美去除暴露於外側之殘留於下方層1 2表面之二氧 化矽，及以醇水清潔。 高品質GaN製成之下方半導體層2藉MOCVD法使用選擇 性生長阻罩1 3作爲阻罩經由開口 1 3 w生長於暴露於外側之 下方層12上，直至下方半導體層2遮蓋阻罩13爲止。了方 半導體層2中，長條1 1各自具有三角形橫剖面週期性伸展 於<1 1-20>方向，及小平面1各自相對於{Ι-ίο”面之c面倾 斜約6 9度，亦即，相對於下方半導體層2之設置平面傾斜 且形成於各長條丨1二侧面上。此種用以形成下方半導體層 2之MOCVD法中，基板溫度設定於丨05 0°C，氨氣及三甲基 鎵氣用作來源氣體。特定言之，任氨氣以約大於典型丨〇升 /分4里之流速氣動，及二甲基嫁氣以薄喊生長速率變化斗微 本紙張尺度適用t國國家標準（CNS)A4規格（21〇χ 297公釐） ---1----------袭--- 請先閲讀背面之注意事1&-.-矿.寫本頁> 訂： 經濟部智慧时產局員工消費合作杜印製 A7 B7 %;發明說明（16 ) 米/小時之流速進氣。此種情況下，允許氣體於大氣壓彼 此反應。 所得基板其上已經於下方層丨2上形成下方半導體層2， 充分浸泡於氫氟酸（HF)而藉蝕刻完美去除選擇性生長的阻 罩13。隨後基板藉丙銅（ch3COCH3)及甲醇（CH3〇H)清潔， 浸潰於稀鹽酸（HC1)或稀氫氟酸歷約1 0秒，及純水清潔。 高級GaN製成之選擇性生長/嵌置半導體層3選擇性生長 於下方半導體層2，其中小平面1係藉MOCVD方法設置。 此種MOCVD方法中，基板溫度設定於1050°C，氨氣及三 曱基鎵氣體用作來源氣體。特定言之，氨氣許可以略大於 典型1 0升/分鐘之流速流動，及三甲基鎵氣體以薄膜生長 速率變成約4微米/小時之流速進氣。於此種條件下，許可 兩種氣體於大氣壓彼此反應。此種MOCVD方法中，GaN於 橫向，亦即於<11-20>方向沿下方半導體層2設置平面由小 平面I選擇性生長。經由繼續選擇性生長，生長於相對小 平面1上的GaN部分彼此碰撞，嵌置溝槽1 〇介於長條u 間，經由進一步繼續選擇性生長，GaN係於垂直下方丰導 體層2之設置平面方向生長，藉此方式，GaN製成的且具 有平坦面的選擇性生長/嵌置半導體層3形成爲全然覆蓋下 方半導體層2。 即使於本具體實施例，藉傳輸電子顯微鏡觀察選擇性生 長/嵌置半導體層3結果，證實線串錯位「d」在小平面1彎 曲。特別，於GaN選擇性生長形成選擇性生長/嵌置半導體 層3階段，至相對小平面1生長的GaN部分彼此碰撞爲止， Ί9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---^----I I ! I ---' - I (請先閱讀背面之注意事'填寫本頁) · --線 經濟部智慧財產局員工消費合作社印製 A7 B7
丨說明（17 經濟部智慧財產局員工消費合作社印製 於大致垂直c軸方向通過下方半導體層12之錯位「d」在小 平面1彎曲，非於垂直方向伸展反而於大致沿下方半導體 層2設置平面之水平方向伸展。然後如參照圖丨所述，當 生長於相對小平面1之GaN部分彼此碰撞時，由相對小平 面1伸展的錯位r d」彼此接合且部分彎曲，於交叉下方半 導體層2之設置平面亦即於堆疊方向向上伸展β結果選擇 性生長/嵌置半導體層3之瑕疵密度降至1Χ107/平方厘米。 如此於選擇性生長/嵌置半導體層3，高瑕疵密度區4具 有高密度線申錯位出現於線串錯位的接合部；但具有低密 度錯位之低瑕疵密度區5形成於其餘部分。 因如此形成的選擇性生長/嵌置半導體層3係直接接觸下 方半導體層2，並無任何由二氧化矽層等製成的選擇性生 長用阻罩設置於其間，介於選擇性生長/嵌置半導體層3與 基板6間於C轴偏轉係於1度或以下之範固。 根據本具體實施例之製法，因形成具有低密度錯位之低 瑕疵密度區5，且於晶體方向的偏轉受抑制，故可形成具 有極高品質之包括選擇性生長/嵌置半導體層3之半導體薄 膜40 ^如此經由設置一半導體元件或於半導體裝置之半埤 體凡件王體於半導體薄膜4 〇之低瑕疵密度區5，可獲得具 有極高可靠度之半導體元件或半導體裝置a '
本發明之半導體元件可經由於圖丨至8所示前述各具體實 施例使用半導體薄膜4 〇製造。 H 圖13爲作爲本發明之半導體元件之一具體實施例之半導 體發光元件之示意剖面在本具體實施例中，I導體發 -20- ---- ------— I- I------A^— — — · (請先閱讀背面之注意事.)填寫本頁) 本紙張尺&欄t Θ 3家鮮（CNSM4祕（2ΪΓ7 297公釐 經濟部智慧財產局員工消費合作社印製 A7 B7 五彳說明（18 ) v9 光元件配置成SCH(個別侷限非同質結構）型半導體雷射’ 其具有一半導體雷射元件主體形成於圖2所示半導體薄膜 40上’或其形成作爲圖6所示半導體薄膜4〇之半導體層 8 0 於圖1 3中，對應圖2及ό部分以相同符號標示且略去其 重複説明。在本具體貫施例中，第一接觸層2 1、第一包覆 層22、及第一導引層23各自屬於第一傳導型例如打型，於 選擇性生長/嵌置半導體層3上循序磊晶生長。然後主動層 24及劣化防止層25以及進一步第二導引層26 '第二包覆 層27及第一接觸層28，其各自屬於第二導引型例如ρ型循 序堆疊於第一導引層23上。 二氧化矽製成的絕緣層2 9形成於第二接觸層2 8上。 這些因此磊晶生長之層由絕緣層2 9側部分蝕刻至暴露第 一接觸層2 1以形成一蝕刻溝槽爲止，且一第一電極3丨係 形成而與第一接觸層2 1之暴露部做歐姆接觸。—第二電極 3 2係开;？成爲與第二接觸層2 8之長條形暴露部，經由形成 於絕緣層2 9之開口 29w做歐姆接觸，以便於垂直圖丨3紙面 方向伸展，亦即’沿半導體薄膜4 〇之小平面1或長條丄丄之 伸展方向伸展。 其次説明配置作爲根據本發明之半導體雷射元件之前述 半導體元件之製造方法具體實施例。根據如圖9 a至9 c及 圖10A及10B所述方法，下方半導體層2其中排列小平面， 及選擇性生長/嵌置半導體層3經由緩衝層7形成於基板6 上。然後η型GaN攙雜矽製成的厚2微米之第一接觸層2 !， -2 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------------------訂--------- (請先閱讀背面之注意事# ¥寫本頁) A7 發明說明（19 ) η型A1G#J合金晶體攙雜矽且厚〇.5微米之第—包覆層22， 及η型G alSi挽雜碎製成的厚2微米之.第一導引層23係於選擇 性生長/嵌置半導體層3之平坦面上循序磊晶生長。 具有多個量子井結構之主動層24磊晶生長於第一導引層 23上，該等多量子井結構包括一厚3毫微米之量子井層， 一厚4毫微米之罩壁層及一厚4毫微米之OainN合金晶體 層。 厚20毫微米之由AlGaN製成之劣化防止層2 5磊晶生長於 主動層24上。然後厚〇,1微米之由p型GaN攙雜p型雜質鎂 製成的第二導引層26，厚0.5微米由p型AlGaN合金晶體製 成的第二包覆層27，及厚〇·5微米之由p型AlGaN合金晶體 製成之第二接觸層2 8係於劣化防止層2 5上循序磊晶生 長。 在前述半導體層2丨至28之磊晶生長中，基板溫度設定 於800至1000°C之範圍；及三曱基鋁氣（（CH3)3A⑴用作鋁之 來源氣體，三曱基鎵氣（（CH3)3Ga))用作鎵之來源氣體，氨 氣（NH3)用作氮之來源氣體，矽烷氣體（siH4)用作矽之來源 氣體，以及貳（甲基環戊二烯基）鎂氣（MeCp2Mg)或貳（環戊 二締基）鎂氣（Cp2Mg)用作鎂之來源氣體。 絕緣層2 9係藉CVD方法製成，長條形開口 2 9 w係藉微影 独刻術及圖樣蚀刻形成於絕緣層2 9。 在本具體實施例中，第二電極3 2係形成以經由開口 29w 與接觸層2 8做歐姆接觸；但可藉舉離（lift-off)方法形成。 本例中，具有圖樣遮蓋電極形成部分以外部分的抗光蝕層 -22- 本纸張尺度適用中國ϋ家標準（CNSM4規格（210 X 297公釐） ---.-----------裝 *-- (請先閱讀背面之注意事广W填寫本頁) 訂· -線 經濟部智慧財產局員工消費合作社印製 A7 B7 五€%释月（20 ) 係藉微影蝕刻術形成；鎳及金循序蒸氣沉積於全表面上； 以及圖樣化抗蝕層被舉離，亦即，被移開而去除蒸氣沉積 於圖樣化抗餘層上的錄及金。藉此方式形成由鎳及金製成 的第二電極3 2。 於堆疊層之其上待形成第一電極3 1部分，絕緣層2 9， 接觸層28，第二包覆層27，第二導引層26，劣化防止層 25，主動層24，第一導引層23及第一包覆層22被循序選 擇性去除。然後鈦、鋁及金被循序選擇性蒸氣沉積於n型 接觸層21之暴露部分而形成第一電極31。於如此磊晶生 長之半導體層21至28 ’線串錯位密度極低，原因爲於選 擇性生長/嵌置半導體層3之線串錯位密度如前述極低，特 別低瑕斑密度區形成於圖2或6所示低瑕疵密度區5上，如 此本具體實施例中，雷射共振器形成於低瑕疵密度區位 置，換言之大致覆蓋長條1 1。 特定言之，本具體實施例中’電流發射區被約束形成於 主動區2 4 ’位於第二電極3 2之接觸部分位置，利用接觸 層2 8經由長條形開口 29w而形成雷射共振器。如此相當於 具有接觸層2 8之第二電極3 2接觸部分的絕緣層2 9開口 2 9 w形成於長條1 1上。 於形成電極3 1及3 2後，半導體元件藉割裂切割，設定 雷射共振器長度爲特定値。切線形成鏡面組成共振器端 面。 具有私述配置之半導體雷射中，當電流載於正向介於第 一與第二電極3 1與3 2間時，係於主動層2 4流動，結果經 -23-
本紙張尺度綱t關家標準（CNS)A4規格（210 X 297公U ---*-----------裝---- (請先閱讀背面之注意事.-/填寫本頁) 訂- -線 經濟部智慧財產局員工消費合作社印製 A7
由電子輿正電洞重新组合而發光。 ，因至）半導體發光元件之操作部分，亦即本具體實施例 導植田射係形成於具有低密度線串錯位區，也可防止 發生日S to方向偏轉，故可降低閾電流及驅動電壓，因而緩 和由於閣電流及驅動電壓升高造成的特徵劣化。結果可延 長本具體實施例之丰導體雷射壽命。 圖14爲本發明之半導體元件之另—具體實施例之示意剖 面圖。本具體實施例中’半導體元件配置成具有⑽結構 、半導把*射，其係形成於圖3及圖7所示本發明之半導體 薄膜4 0上。 a 在本具體實施例中，半導體雷射之半毕體薄膜40可以參 照圖丨1A至lie及i2A及丨2£1所述方法製造；以及半導體雷射 之半導體雷射主體可具有就圖13所述結構，及其製二:同 參照圖1 3所述方法。 圖1 4中，對應圖3、7及丨3部分標示以相同符號且略去 其重複説明。 即使於本具體實施例中，類似圖1 3所示丰導體雷射，由 於至少操作部分係形成於具有低密度線串錯位區，也可防 止晶體方向發生偏轉，故可降低閾電流及驅動電壓，因而 修改經由閾電流及驅動電壓升高引發的特徵劣化。結果可 延長本具體實施例之半導體雷射壽命。 需注意本發明非僅限於前述具體實施例，f瞭解可做出 多種變化而未悖離本發明之技術構想3例如於長條1 1护成 例’換言之根據圖11A至11 C所述步驟選擇性斗 王長小平面 -24- 本紙張尺度適用中因國家標準（CNS)A4規格（210 X 297公爱） --------------裝—— (請先閱讀背面之注意事产W填寫本頁) . -線 經濟部智慧財產局員工消費合作社印製 <1 A7 五、( 22 ) 經濟部智慧財產局員Η消費合作社印製 1 ’經由選擇長條i丨至<1-1〇〇>方向之伸展方向，小平面1 相對於{11-22}面之c面，換言之柑對於下方半導體層2之 設置平面傾斜約5 S度角。藉此方式，小平面1之延伸方向 以及因此鬲瑕疵密度區4及低瑕疵密度區5之延伸方向可選 擇爲沿多晶體軸方向之任一者a 相對於圖13及14所示半導體層至28，傳導類型與前 述相反’組成與前述不同。換言之，本發明可應用至其中 則述半導體層需由其他適當半導體製成的半導體元件。 但根據本發明其特別有效爲各半導體層係由含氮（N)t iiu天氮化物以及至少—種選自鋁、鎵、硼及銦之πί族元素 组成的化合物半導體製成。 雖然刖述各具體實施例之半導體雷射具有sCH結構，其 中第一及第二導引層23及26設置成有主動層24設置於其 間，本發明可應用至半導體發光元件，如半導體雷射或發 光二極體，其具有不含導引層之不同結構如D Η (雙重非均 質）結構。 本發明之半導體元件非僅限於半導體發光元件，同時亦 可爲另一種元件例如FET(場效電晶體）c 本發明之半導體裝置可配置成具有前述半導體元件之單 一半導體装置或積體電路系統，其中複數半導體元件形成 根據本發明製造之共通半導體薄膜上。 本例中，旧至8所#各半導體薄膜可根據前文參照圖 9 A至1 2B所述方法製造，各半導體元件例如具有圖丨3及 I 4所示結構之半導體發光元件可根據如圖〖3及丨4所述方 -25- 本紙張尺度適用中國國家標準（CN’S)A4規格（210 X 297公髮） — 1'-----------裝--- (請先閱讀背面之注意事V,)填寫本頁) 訂- 線-
法製造/ 經濟部智慧財產局具工消費合作社印製 經由使用前述半導體薄膜或半導體元件’可製造具有絕 佳特徵之半導體装置。 ' 製造半導體積體電路系統時，+平面U及如此於共通 半導體薄膜40的低瑕疵密度區5無需以相等間隔排列。 如此㈣前述具體實施例中，各半導體層可藉仰⑽ 法或画素蒸氣沉積方法生長，但也可藉另—種蒸氣沉積方 法如ΜΒΕ(分子束磊晶生長）方法生成，例如半導體層^至 28可藉ΜΒΕ方法或鹵素方法生成。 & 5 如前述，於根據本發明之半導體薄膜、半導體元件及半 導體装置及其製;套，I線串錯位係形成於選擇性生長/嵌 置半導體層3 ’其生長方式爲各線•錯位係由—小平面卜寶 曲伸展’接合另-由小平面！之相對面生長的線串錯位連 同由小平面i之轰晶生長，以及由接合部彎曲伸展，經由 設置作業區於低瑕症密度區，可„降低半導體主體至少 作業部分之瑕疵密度；且因選擇性生長，嵌置半導體層”系 非經由二氧切等製成的選擇性生長罩蓋生長，故可抑制 晶體方向偏轉於0.1度或以下値。結果根據本發明，可提 供具高品質半導體薄膜，因而提供具有良好特性'高度可 靠性以及經由使用半導體薄膜具有較長壽命之半導體元件 及半導體裝置。 -26- ---L----------裝-------訂---------線 {請先閱讀背面之沒意事译¥寫本頁〕 本纸張又度適用中國國家標準（CNS)A4規格（210 297公釐）

Claims (1)

  1. AS BS C3 D8 經濟部智慧財產局員工消費合作社印製 請專利範圍 ΘΘ 1. ~種半導體薄膜，包含： —下方半導體層’其中排列複數小平面；以及 一選擇性生長/嵌置半導體 體層； 赝係形成而覆蓋該下方半導 其中孩等小平面係經由 面傾斜的平面形成。 、下万+導體層之設置平 2. 如申請專利範圍第1項之 牛導f ·4膜，其中線串錯位係 形成於選擇性生長/嵌置半導 , 沒而其形成万式爲各 I.泉串錯位係自下方半導體層的該等小平面之一大致沿 下万半導體層設置平面方向彎曲伸展，接合至由相對小 平面4曲伸展之另-線串錯位，以及自交叉下方半導體 層設置平面方向由接合部彎曲伸展。 3. 如申請專利範圍第1項之半導體薄膜，其中在下方半導 層與選擇性生長/嵌置半導體層之間晶體方向之偏轉 係於0 · 1度或以下之範圍。 如申請專利範圍第1項之半導體薄胺，其進一步包含： 一種化合物半導體層，係由111族氮化物製成’該氮化 物含有氮（N)及至少一種選自下列組群包含鎵（Ga)、鋁 (A1) '蝴（B)及銦（ιη)的in族元素^該化合物半導體層係 經由下方半導體層及選擇性生長/嵌置丰導體層形成於 基板上。 如申請專利範圍第4項之半導體薄膜，其中該選擇性生 長/嵌置半導體層係由含鎵（Ga)及氮（Ν)<ίπ族氬化物組 成之化合物半導體製成。 4. 5. -27- 本纸張尺度適用中國國家標準（CNS)A4规格（210 X 297公;§ ) ---------------裝--------訂---------線 (請先閱讀背面之注意事項『W寫本1)
    6.如申請專利範圍第4項之半導體薄膜，其中該基板係由 藍寶石製成。 7-如申請專利範圍第4項之半導體薄膜，其中該基板係由 碳化矽（SiC)製成。 8. 如申請專利範圍第4項之半導體薄膜’其中該基板係由 氮化鎵單晶製成。 9. 如申請專利範圍第8項之半導體薄膜，其中該下方半導 骨^層係直接形成於基板上。 10. —種製造半導體薄膜之方法，包含下列步驟： 於一基板形成一層下方半導體層，因而複數小平面排 列於下方半導體層上；以及 生長一層選擇性生長/嵌置半導體層，因而選擇性生長 /嵌置半導體層覆蓋下方半導體層； 其中該等小平面係經由相對於下方半導體層爲傾斜之 平面形成。 α如申請專利範園第10項之製造丰導體落膜之方法，其中 Ρ亥生長選擇性生長/嵌置半導體層之步驟包含下述步 騍： 經濟部智慧財產局異工消費合作社印沒 • I ---^ I I [ — I I — It— * I I (請先閱讀背面之注意事項^寫本頁) -線 大致^下万半導體層設置平面方向由下方半導體層小 平面生長選擇性生長/嵌置半導體層： ，藉此線串錯位形成於選擇性生長/喪置半導體層，其形 成万式a各線串錯位由下方半導體層之小平面之一大致 /σ下万半導層設置平面方向彎曲伸展，接合至另—由 相對小平面寶曲伸展的線争錯位，以及在交又下方牟導 ________ _28- 度適用中因國雜
    等脊利範圍 A8 BS C8 D8 體層設置平面的方向自接合部彎曲伸展。 12·如申請專利範圍第ι〇項之製造半導體薄膜之方法，其中 在‘方半導體層與選擇性生長/嵌置半導體層之間之晶 體方向的偏轉係於〇 .丨度或以下之範圍。 13. 如申請專利範圍第1 〇項之製造半導體薄膜之方法，其中 該形成下方半導體層之步驟係使用阻罩藉反應性離子蝕 刻進行。 14. 如申請專利範圍第丄〇項之製造半導體薄膜之方法，其中 該无> 成下方半導體層之步驟係經由使用二氧化碎、氮化 碎或氧化銘製成的阻罩藉反應性離子蝕刻進行β 15·如申凊專利範圍第1 〇項之製造半实體殖膜之方法，其進 一步包含下述步驟： 於選擇性生長/嵌置半導體層上形成一層化合物半導體 層’該化合物半導體層係由ΠΙ族氮化物製成，該氮化物 含有氮（Ν)及至少一種選自下列组群包含鎵（Ga) '鋁 (A1)、爛（B)及銦（In)的III族元素。 經濟部智慧財產局員工消費合作社印 --------------- (請先閱讀背面之注意事項 y寫本頁> -線. 16.如申請專利範圍第1 〇項之製造丰導體簿膜之方法，其中 該選擇性生長/嵌置半導體層係由含鎵（Ga)及氮（N)之III 族氮化物組成之化合物半導體製成。 17·如申請專利範圍第1 0項之製造半導體落膜之方法’其中 筑生長選擇性生長/嵌置半導體層步驟係藉化學氣相沉 積法進行。 ’ 18.如申請專利範圍第1 0項之製造半導體薄膜之方法，其中 該基板係由藍寶石製成。 29- "V 六 萝·專利範圍 A8 B8 CS D8 經濟部智慧財產局員工消費合作社印製 19. 如申清專利範圍第1 〇項之製造半導體薄膜之方法，其中 該基板係由碳化矽（S丨c)製成。 20. 如申請專利範圍第1 〇項之製造半導體蓮膜之方法，其中 該基板係由氮化鎵單晶製成。 21. 如申請專利範圍第丨〇項之製造半導體薄膜之方法，其中 該下方半導體層係直接形成於基板上。 22. —種製造半導體薄膜之方法，包含下列步驟： 經由選擇性生長而於一基板上形成下方半導體層，因 此複數小平面排列於下方半導體層；以及 生長一選擇性生長/嵌置半導體層，因而選擇性生長/ 嵌置半導體層覆蓋該下方半導體層； 其中該等小平面係經由相對於下方半導體層之設置平 面爲傾斜的平面所形成。 23. 如申請專利範圍第22項之製造半導體薄膜之方法，其中 I生長選擇I1生生長/敢置半導體層之步.躁包含下述步 驟·· 大致七下方半導體層設置平面方向自下方半導體層小 平面生長選擇性生長/嵌置半導體層； -藉此線串錯乜形成於選擇性生長/嵌置半導體層’其形 成万式爲各線串錯位由下方半導體層之小平面之一在大 致沿下方半導ft層設置平面的方向-曲伸展，接合至另 一由相對小平面鸞曲伸展的線串錯位，以及在交叉下方 半導體層設置平面的方向由接合部彎曲伸展。 24·如申請專利範圍第22項之製造半導體薄膜之方法，其中 -30- _尺度適用中關家標翠（CN“·規格（21〇)< 297公爱） -t ---* f ----------------- (請先閱讀背面之注意事項'^寫本頁) 在下方半導體層與選擇性生長/嵌置半導體層之間之晶 體方向的偏轉係於〇. 1度或以下之範圍。 25’如申請專利範圍第2 2項之製造半導體薄膜之方法，其 中該複數小平面排列於下方半導體層之方式選擇性生長 形成下方半導體層之步驟係經由使用阻罩進行。 26. 如申請專利範圍第2 2項之製造半導體薄膜之方法，其 中孩經由以複數小平面排列於下方半導體層之方式選擇 性生長而形成下方半導體層之步騾係經由使用二氧化 带、氮化矽或氧化鋁製成的阻罩進行。 27. 如申請專利範圍第2 2項之製造半導體薄膜之方法，其 進一步包含下述步騾： 於選擇性生長/嵌置半導體層上形成—層化合物半導 體層’該化合物半導體層係由ΠΙ族氮化物製成，該氮化 物含有氮（N)及至少一種選自下列組群包含鎵、鋁 (A1)、硼（B)及銦（⑻的in族元素。 28. 如申請專利範園第2 2項之製造半導體薄膜之方法，其 中該選擇性生長/嵌置半導體層係由含鎵（Ga)及氮（N)之 III族氮化物组成之化合物半導體製成。 經濟部智毪財產局員工消費合作社印製 29. 如申請專利範圍第2 2項之製造丰導體蒗瞍之方法，其 中該生長選擇性生長/嵌置半導體層步騾係藉化學氣相 >冗積法進行。 30. 如申請專利範圍第2 2項之製造丰導體蘧膜之方法，其 中該基板係由藍寶石製成。 31. 如申請專利範圍第2 2項之製造丰導體薄膜之方法，其中 -3 1- 張尺度適用中國國家揉準（CNS ) A4規格（210XW7公度） 9 8 9 6 2 4 A8B8C8D8 方 平 六、申請專利範圍 該基板係由碳化矽（sic)製成β 32.如申請專利範圍第2 2項之製造半導體薄膜之方法，其中 該基板係由氮化鎵單晶製成。 3j.如申請專利範圍第2 2項之製造丰導體薄膜之方法，其中 該下方半導體層係直接形成於基板上。 34. —種半導體元件，包含： …一半導體薄膜包括-層下方半導體層其中排列複數小 平面，及一選擇性生長/嵌置半導體層形成而覆蓋下 半導體層；以及 半導體元件主體形成於該半導體薄膜上； 其中該等小平面係經由相對於下方半導體層之設置 面爲傾斜之平面形成。 35如申請專利範圍第34項之半導體元件，其中線串錯位係 形成於選擇性生長/嵌置半㈣層，而其形成方式爲各 該線_錯位係自下方半導料的該等小平面之-在大致 沿下方半導體層設置平面方向.驚曲伸展，接合至由相對 J平面.4曲伸展之另一線串錯位，以及在交叉下方半導 體層設置平面的方向自接合部彎曲伸展。 36, 如申請專利範圍第3 4項之半導體元件，其中在下方半導 體層與選擇性生長/嵌置半導體層之間的晶體方向之偏 轉係於0.1度或以下之範圍。 37. 如申請專利範圍第3 4項之丰導體元件，其進一步包含： —種化合物半導體層係由ΙΠ族氮化物製成，該氮化物 含有氣（Ν)及至少—種選自下列組群包含鎵（Ga)、鋁 -32- — ILIII11I1III — -II! — — — — 4ΙΙΙΙΙ1Ι1 (請先閱讀背面之注意事炫 Υ寫本頁) 經濟部智慧財產局員工消費合作社印製 _尺度適用中园規格⑵〇- χ 297公发〉 426989 1 426989 1 經濟部智慧財產局員工消費合作社印糾^ 六、申請專利範圍 (Al)、硼（B)及銦（lny々in族元素，化合物半導體層係經 由下方半導體層及選擇性生長/嵌置半導體層形成於基 板上。 38.如申請專利範圍第3 7項之半導體元件，其中該選擇性生 長/甚置半導體層係由含鎵（Ga)及氮（N)之Π.Ι族氮化物組 成之化合物半導體製成。 . 39·如申請專利範圍第3 7項之半導體元件’其中該基板係由 藍寶石製成。 40. 如申請專利範圍第3 7項之半導體元件，其中該基板係由 碳化矽（SiC)製成。 41. 如申請專利範圍第3 7項之半導體元件，其中該基板係由 氮化鎵單晶製成。 42. 如申請專利範圍第3 7項之半導體元件，其中該下方半導 體層係直接形成於基板上。 43_ —種製造半導體元件之方法，包含下列步碟： 於基板形成一層下方半導體層，因而複數小平面排列 於下方半導體層上； 生長一層選擇性生長/嵌置半導體層，因而選擇性生長 /嵌置半導體層遮蓋下方半導體層；以及 形成一半導體主體； 其中孩等小平面係.經由相對於下方半導體層爲傾斜之 平面形成。 44.如申請專利範圍第43項之製造丰導體元件之方法， 該生長選擇性生長/歲置半導體層之步驟包含下述步 -33- 本纸張財酬家群（C雨 --------------裝-------丨訂 --------- (請先閱讀背面之注意事項-^寫本頁) A8 B8 C8 D8 426989 - · 六、申凊專利範圍 驟： 。下方半導體層設置平面的方向自下方半導體 層^面生長選擇性生長/嵌置半導體層； 藉：泉串錯▲形成於選擇性生長/嵌置半導體層，其形 成万式爲各線串錯位由下方半導體層之小平面之一在大 致沿下万半導體層設置平面的方向彎曲伸展，接合至另 ϋ目對小平面f曲伸雇的線串錯位，以及在交叉下方 半導體層設置平面的方向由接合部t曲伸展。 45. 如申請專利範圍第43項之製造半導體元件之万法，其中 在下方半導體層與選擇性生長,嵌置半導體層之間之晶 體万向的偏轉係於0.1度或以下之範圍。 46. 如申請專利範圍第43項之製造半導體元件之方法，其中 該形成下方半導體層之步驟係使用阻罩藉反應性離子蝕 刻進行。 47·如申凊專利範圍第4 3項之製造半導體元件之方法，其中 ▲开/成下方半導體層之步驟係經由使用二氧化梦、氮化 5夕或氧化銘製成的阻罩藉反應性離子蚀刻進行。 48. 如申清專利範圍第4 3項之製造半導體元件之方法，其進 一步包含下述步驟： 於選擇性生長/嵌置半導體層上形成一層化合物半導體 層’該化合物半導體層係由⑴族氮化物製成，該氮化物 含有氮（N)及至少一種選自下列組群包含鎵（Ga)、鋁 (八丨）、硼（B)及銦（In)的IU族元素。 49. 如申請專利範圍第4 3項之製造丰導體元件之方法，其中 -34- 本紙張尺度適用中國國家櫺準（CNS)A1規格（21〇 x 297公釐） ---------------------訂--I------ <請先閲讀背面之注意事逼V窵本買) 經濟部智慧財產局員工消費合作社印製 8SS ^ A0CD 426989 六、申請專利範圍 茲選擇性生長/嵌置丰導體層係由含鎵（Ga)及氮（N)2 m 族氮化物組成之化合物半導體製成__ 50. 如申請專利範圍第4 3項之製造半導體元件之方法，其 中該生長選擇性生長/嵌置半導體層步驟係藉化學氣相 沉積法進行α 51. 如申請專利範圍第4 3項之製造半導體元件之方法，其 中該基板係由藍寶石製成。. 52. 如申請專利範圍第4 3項之製造半導體元件之方法，其 中該基板係由碳化矽（Sic)製成。 53. 如申請專利範圍第4 3項之製造半導體元件之方法，其 中該基板係由氮化鎵單晶製成。 54_如申請專利範圍第4 3項之製造丰導體元件之方法，其 中該下方半導體層係直接形成於基板上。 55. —種製造半導體元件之方法，包含下列步驟： 經由選擇性生長而於一基板上形成下方半導體層，因 此複數小平面排列於下方半導體層； 經濟部智葸財產局員工消骨合作社印製 生長一選擇性生長/嵌置半導體層，因此選擇性生長/ 跋置半導體層覆蓋下方半導體層，而形成由下方半導體 層與選擇性生長/嵌置半導體層組成的半導體薄膜；以及 形成一半導體主體於半導體薄膜上； 其中該等小平面係經由相對於下方半導體層之設置平 面為频斜的平面形成。 56_如申清專利範圍第5 5項之製造半導體元件之方法，其 中該生長選擇性生長/嵌置半導體層之步驟包含下述步 -35- 本紙伕尺度適用中國國家樣準（CNS )六4規於（2I0X 297公釐了 426989 % __：_D8 六、申請專利範圍 ~~~1 驟： 於大致沿下方半導體層咹署革& &， 層°又罝千面的万向自下方半導體 --.-------裝—— 請先閲讀背面之注意事項厂W寫本頁 層小平面生長選擇性生長/嵌置半導體層； 藉此線串錯位形成於選擇性生長/歲置半導體層，其 形成方式為各線串錯位自下方半導體層之小平面之一於 大致沿下方半導禮屉句罟承t u , Γ々干守眩赝叹置千面的万向彎曲伸展，接合至 另：由相對小平面弯曲伸展的線串錯位，以及在交叉下 万半導體層設置平面的方向由接合部彎曲伸展^ 57.如申請專利範圍第5 5項之製造半導體元件之方法，其 中在下方半導體屠與選擇性生長/嵌置半$體層之間^ 晶體方向的偏轉係於0 _ 1度或以下之範圍。 π.如申請專利範圍第5 5項之製造半導體元件之方法，其 中該複數小平面排列於下方半導體層之方式選擇性生長 形成下方半導體層之步驟係經甴使用阻罩進行β 59. 如申請專利範圍第55項之製造半導體元件之方法，其 中该經由以複數小平面排列於下方半導键層之方式選擇 性生長而形成下方半導體層之步驟係經由使用二氧化 矽、氮化矽或氧化鋁製成的阻罩進行。 經濟部智慧財產局員工消費合作社印¾ 60. 如申請專利範圍第5 5項之製造半導體元件之方法，其 進一步包含下述步驟： 於選擇性生長/嵌置半導體層上形成一層化合物半導 體層，該化合物半導體層係由ΙΠ族氮化物製成，該氮化 物含有氮（Ν)及至少一種選自下列組群包含鎵（Ga)、鋁 (A1)、硼（B)及銦（In)的III族元素。 -36- 本紙法尺度逋用中圏國家揉準（CNS ) Mill格（21〇X297公釐） 4^6989 六、申請專利範圍 請先閲讀背面之注意事^'._^寫本頁 61. 如申請專利範園第5 5項之製造半導體元件之方法，其 中菘選擇性生長/嵌置半導體層係由含鎵（Ga)及氮⑺^之 III族氮化物組成之化合物半導體製成。 62. 如申請專利範圍第5 5項之製造半導體元件之方法，其 中該生長選擇性生長/嵌置半導體層步騾係藉化學氣相 沉積法進行。 63. 如申請專利範圍第5 5項之製造丰導體元件之方法，其 中該基板係由監寶石製成。 64. 如申請專利範園第5 5項之製造半導體元件之方法，其 中該基板係由後化矽（SiC)製成。 65. 如申請專利範園第5 5項之製造半導體元件之方法，其 中該基板係由氮化鎵單晶製成。 66. 如申請專利範圍第5 5項之製造半導體元件之方法，其 中該下方半導體層係直接形成於基板上。 67. —種半導體裝置，包含： 一半導體元件，包括一半導體薄膜及一半導體元件主 體形成於該半導體薄膜上，該半導體薄膜具有一下方半 導體層’其中排列複數小平面及一選擇性生長/嵌置半 導體層形成而覆蓋下方半導體層； 绥濟部智慧財產局員工消費合作社印說 其中該等小平面係經由相對於下方半導體層之設置平 面為傾斜之平面形成。 68. 如申請專利範園第6 7項之半導體裝置，其中線串錯位係 形成於選擇性生長/嵌置半導體層’而其形成方式為各 該線串錯位係由下方半導體層的該等小平面之一於大致 -37- 本紙張尺度適用中國囷家梯準（CNS ) A4规格（210X297公釐）
TW088119965A 1998-11-26 1999-11-16 Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof TW426989B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33630798A JP4032538B2 (ja) 1998-11-26 1998-11-26 半導体薄膜および半導体素子の製造方法

Publications (1)

Publication Number Publication Date
TW426989B true TW426989B (en) 2001-03-21

Family

ID=18297769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119965A TW426989B (en) 1998-11-26 1999-11-16 Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof

Country Status (6)

Country Link
US (1) US6576533B2 (zh)
EP (1) EP1005068B1 (zh)
JP (1) JP4032538B2 (zh)
KR (1) KR100700677B1 (zh)
DE (1) DE69918643T2 (zh)
TW (1) TW426989B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046114B2 (ja) * 1998-12-21 2008-02-13 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3427047B2 (ja) * 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 ＧａＮ系半導体基材およびその製造方法
JP3595276B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 紫外線発光素子
EP1378949A4 (en) * 2001-03-21 2006-03-22 Mitsubishi Cable Ind Ltd SEMICONDUCTOR LUMINESCENT DEVICE
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US8633093B2 (en) 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
JP3714188B2 (ja) 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP2004262757A (ja) * 2001-04-24 2004-09-24 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
JP2003069152A (ja) 2001-06-15 2003-03-07 Sony Corp マルチビーム半導体レーザ素子
JP4173445B2 (ja) 2001-09-13 2008-10-29 学校法人 名城大学 窒化物半導体基板、その製造方法、およびそれを用いた半導体発光素子
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびｌｅｄランプ
JP4085986B2 (ja) 2003-04-01 2008-05-14 ソニー株式会社 電池
US7462882B2 (en) 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP2004327655A (ja) * 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
US6921924B2 (en) * 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
JP4593890B2 (ja) * 2003-07-28 2010-12-08 京セラ株式会社 半導体発光素子の製造方法
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
KR100568300B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP3819398B2 (ja) * 2004-04-27 2006-09-06 三菱電線工業株式会社 半導体発光素子およびその製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4883931B2 (ja) * 2005-04-26 2012-02-22 京セラ株式会社 半導体積層基板の製造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
JP2006190973A (ja) * 2004-12-06 2006-07-20 Sharp Corp 窒化物系化合物半導体発光素子の製造方法
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
JP2006196631A (ja) 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
CN101232067B (zh) * 2005-05-16 2013-05-15 索尼株式会社 发光二极管及其制造方法、集成发光二极管、以及显示器
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
CN1992359B (zh) * 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP4899740B2 (ja) * 2006-09-19 2012-03-21 パナソニック株式会社 半導体発光素子、半導体発光装置および製造方法
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
KR100885190B1 (ko) * 2007-06-29 2009-02-24 우리엘에스티 주식회사 발광소자와 그의 제조방법
KR100986557B1 (ko) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
JP5075020B2 (ja) * 2008-06-09 2012-11-14 シャープ株式会社 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
KR101028585B1 (ko) 2009-06-15 2011-04-12 (주)웨이브스퀘어 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101104239B1 (ko) 2010-03-31 2012-01-11 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP2012530027A (ja) 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
JP5489117B2 (ja) 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
CN102754188B (zh) * 2010-02-04 2015-11-25 Lg矽得荣株式会社 用于制造氮化镓晶片的方法
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5527767B2 (ja) * 2010-06-01 2014-06-25 一般財団法人電力中央研究所 炭化珪素単結晶の製造方法
US8569153B2 (en) * 2011-11-30 2013-10-29 Avogy, Inc. Method and system for carbon doping control in gallium nitride based devices
US20150056743A1 (en) * 2012-03-12 2015-02-26 Mitsubishi Electric Corporation Manufacturing method of solar cell
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
US9831273B2 (en) * 2013-12-23 2017-11-28 University Of Houston System Flexible single-crystalline semiconductor device and fabrication methods thereof
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
JP7074038B2 (ja) * 2018-12-04 2022-05-24 日本電信電話株式会社 半導体層の形成方法
CN117678081A (zh) * 2021-07-21 2024-03-08 京瓷株式会社 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법

Also Published As

Publication number Publication date
DE69918643T2 (de) 2005-07-21
KR20000035610A (ko) 2000-06-26
EP1005068A2 (en) 2000-05-31
EP1005068B1 (en) 2004-07-14
JP4032538B2 (ja) 2008-01-16
DE69918643D1 (de) 2004-08-19
EP1005068A3 (en) 2000-11-15
JP2000164929A (ja) 2000-06-16
KR100700677B1 (ko) 2007-03-27
US6576533B2 (en) 2003-06-10
US20020115267A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
TW426989B (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
JP3852000B2 (ja) 発光素子
JP3925753B2 (ja) 半導体素子およびその製造方法ならびに半導体発光素子
JP2003063897A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
TW498562B (en) Semiconductor device and method of manufacturing the same
JPH11251632A (ja) ＧａＮ系半導体素子の製造方法
JP3962283B2 (ja) 半導体装置の製造方法
JP4581478B2 (ja) 窒化物半導体の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
JP2001148543A (ja) Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法
JP2000183451A (ja) 半導体レーザ素子およびその製造方法
JP3925127B2 (ja) 窒化物半導体基板、及びその成長方法
JP3528814B2 (ja) 窒化物半導体から成る単体基板の製造方法
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP4784012B2 (ja) 窒化物半導体基板、及びその製造方法
JP2000216502A (ja) 窒化物半導体素子の製造方法
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2003174228A (ja) 窒化物系半導体レーザ素子の製造方法および窒化物系半導体レーザ素子
JP4042775B2 (ja) 半導体薄膜および半導体素子の製造方法
JP4255937B2 (ja) 半導体素子
JP2005020027A (ja) 窒化ガリウム系化合物半導体の製造方法
JP4954534B2 (ja) 窒化物半導体素子およびその製法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees