TWI426608B - 具有蝕刻停止層之電晶體結構及其製作方法 - Google Patents
具有蝕刻停止層之電晶體結構及其製作方法 Download PDFInfo
- Publication number
- TWI426608B TWI426608B TW099129110A TW99129110A TWI426608B TW I426608 B TWI426608 B TW I426608B TW 099129110 A TW099129110 A TW 099129110A TW 99129110 A TW99129110 A TW 99129110A TW I426608 B TWI426608 B TW I426608B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- ohmic contact
- semiconductor layer
- crystalline semiconductor
- etch stop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明是有關於一種之電晶體結構,尤指一種具有蝕刻停止層的薄膜電晶體結構。
習知薄膜電晶體頂閘極(top gate)結構(元件)中,目前已廣泛地應用在平面顯示裝置上,其中頂閘極是指閘極設置於半導體堆疊層上方,而半導體堆疊層是由多晶矽層與歐姆接觸層所構成,即先形成多晶矽層再形成歐姆接觸層於多晶矽層的上方,且歐姆接觸層中具有N+區域及P+區域。然而在一般的頂閘(top gate)電晶體元件的製程中,對歐姆接觸層蝕刻時,即對N+區域和P+的區域的蝕刻時,易蝕刻閘極正下方及其附近的多晶矽層,而造成多晶矽層(亦可稱為主動層)的前通道損壞,即位於閘極下方的多晶矽層會被蝕刻成較原先設計的厚度為薄,而若當電晶體元件的多晶矽層(亦可稱為主動層)較薄時,更不易控制蝕刻製程中的多晶矽層(亦可稱為主動層)厚度的均勻性,容易導致電性不均。而且,由於前通道損壞也會造成電子遷移率降低、漏電流變大以及次臨界效應變差等問題,而使得電晶體元件可靠度不佳,造成了薄膜電晶體頂閘極(top gate)結構(元件)在應用上的限制。
因此,習知的頂閘(top gate)電晶體元件的結構尚須改良。
有鑑於此,本發明之主要目的,係提出一種具有蝕刻停止層之電晶體結構,至少由基板、結晶半導體層、蝕刻停止結構、歐姆接觸層(Ohmic Contact)、源極、汲極、一閘極絕緣層以及閘極所構成。其中,結晶半導體層設置於基板上,其中結晶半導體層包括上表面、第一側表面與一第二側表面。蝕刻停止結構設置於結晶半導體層上,且蝕刻停止結構包含第一部分及第二部分。歐姆接觸層設置於結晶半導體層及蝕刻停止結構上,包含第一歐姆接觸區與第二歐姆接觸區,其中第一歐姆接觸區係自蝕刻停止結構之第一部分的上方朝向結晶半導體層延伸且覆蓋結晶半導體層的上表面之一側,第二歐姆接觸區係自蝕刻停止結構之第二部分的上方朝向結晶半導體層延伸且覆蓋結晶半導體層的上表面之另一側。源極覆蓋於第一歐姆接觸區,而汲極覆蓋於第二歐姆接觸區。閘極絕緣層設置於源極、汲極與結晶半導體層上。而閘極設置於閘極絕緣層上對應結晶半導體層。
此外,本發明之電晶體結構更可選擇性地在基板上先形成一緩衝層,再形成結晶半導體層(crystalline semiconductor layer)。而結晶半導體層係選用多晶矽半導體層(polycrystalline silicon semiconductor layer)為範例,但結晶半導體層的材料並不限於矽,而可為其它半導體材料,例如:銦鍺鋅氧化物(IGZO)、銦鍺氧化物(IGO)、銦鋅氧化物(IZO)、或其它合適的材料、或上述之組合,且其結晶形式亦不限於多晶,而可為其它結晶形式,例如,微晶。
本發明之次要目的,係提出一種具有蝕刻停止層之電晶體結構製作方法,至少包含下列步驟:提供基板;形成圖案化結晶半導體層於基板上;形成圖案化蝕刻停止結構於結晶半導體層上;沉積歐姆接觸層覆蓋結晶半導體層及蝕刻停止結構;分別形成第一歐姆接觸區於結晶半導體層與蝕刻停止結構之一側的上方,以及第二歐姆接觸區於結晶半導體層與蝕刻停止結構之另一側的上方;以及,分別形成源極覆蓋於第一歐姆接觸區與基板上,以及汲極覆蓋於第二歐姆接觸區與基板上。
此外,本發明之製作方法,可藉由相同的光罩同時圖案化歐姆接觸層及結晶半導體層,或藉由另一相同之光罩同時圖案化歐姆接觸層及電極層。
本發明係為一種具有蝕刻停止層之電晶體結構。以下配合圖示說明本發明之較佳實施例,並詳細說明本發明之技術特徵。
請配合參照第1圖,係繪示本發明電晶體結構之一態樣的結構示意圖。本發明提出之電晶體結構100,係由基板110、結晶半導體層120、蝕刻停止結構130、歐姆接觸層140、源極151、汲極152、閘極絕緣層160以及閘極170所構成。其中,結晶半導體層(亦可稱為本徵層或主動層)120設置於基板110上,結晶半導體層120具有第一側表面121、第二側表面122及上表面123。蝕刻停止結構130設置於結晶半導體層120上,且蝕刻停止結構130包含第一部分131及第二部分132。歐姆接觸層140設置於結晶半導體層120及蝕刻停止結構130上,包含第一歐姆接觸區141與第二歐姆接觸區142,其中第一歐姆接觸區141係自蝕刻停止結構130之第一部分131的上方朝向結晶半導體層120延伸且覆蓋結晶半導體層120的上表面123之一側,第二歐姆接觸區142係自蝕刻停止結構130之第二部分132的上方朝向結晶半導體層120延伸且覆蓋結晶半導體層120的上表面123之另一側。源極151覆蓋於第一歐姆接觸區141之上,源極151之邊緣大體上與第一歐姆接觸區141之一邊緣對齊,且大體上與蝕刻停止結構130之第一部分131之一邊緣對齊。而汲極152覆蓋於第二歐姆接觸區142之上,汲極152之邊緣大體上與第二歐姆接觸區142之一邊緣對齊,且大體上與蝕刻停止結構130之第二部分132之一邊緣對齊。閘極絕緣層160設置於源極151、汲極152與結晶半導體層120之上。閘極170係對應結晶半導體層120的位置,而設置於閘極絕緣層160上。
此外,本發明之電晶體結構100,更可選擇性地在基板110上先形成一緩衝層111,再形成結晶半導體層120。而結晶半導體層120係選用多晶矽半導體層為範例,但結晶半導體層120的材料並不限於矽,而可為其它半導體材料,例如:銦鍺鋅氧化物(IGZO)、銦鍺氧化物(IGO)、銦鋅氧化物(IZO)、或其它合適的材料、或上述之組合,且其結晶形式亦不限於多晶,而可為其它結晶形式,例如,微晶。
除上述構成元件外,電晶體結構100另外更包含保護層180、第一貫穿孔181、第二貫穿孔182及導電層190。保護層180係覆蓋閘極170及閘極絕緣層160。第一貫穿孔181貫穿保護層180及閘極絕緣層160並暴露出源極151,而第二貫穿孔182貫穿保護層180及閘極絕緣層160並暴露出汲極152。導電層190設於保護層180上,且導電層190分別透過第一貫穿孔181以及第二貫穿孔182,而分別連接至源極151與汲極152。
接著,配合參照第2A、2B圖,係分別繪示本發明電晶體的主要特徵結構之實施例一、二的示意圖。如第2A圖所示之實施例一,蝕刻停止結構130之第一部分131係被夾設於第一歐姆接觸區141正下方及結晶半導體層120之間,而蝕刻停止結構130之第二部分132係被夾設於第二歐姆接觸區142正下方及結晶半導體層120之間,且蝕刻停止結構130之第一部分131與第二部分132不相接觸。因此,第1圖中的電晶體結構100,其蝕刻停止結構130會暴露出部分結晶半導體層120。
又,如第2B圖所示之實施例二,除了夾設於第一歐姆接觸區141正下方及結晶半導體層120之間的第一部分131,及夾設於第二歐姆接觸區142正下方及結晶半導體層120之間的第二部分131之外,蝕刻停止結構130可更包含第三部分133。第三部分133與第一部分131、第二部分132連接構成一個整體的蝕刻停止結構130。因此,第1B圖中的電晶體結構100,其蝕刻停止結構130係完全覆蓋於結晶半導體層120上。且蝕刻停止結構130與第一歐姆接觸區141及第二歐姆接觸區142係完全包覆住結晶半導體層120。此外,本發明之電晶體結構100,更包含可選擇地在基板110上先形成緩衝層111,再形成結晶半導體層120。
接著,配合參照第3A、3B圖,係分別繪示本發明電晶體的主要特徵結構之實施例三、四之示意圖。第3A、3B圖中的電晶體結構200的組成方式大致與第2A、2B圖中的電晶體結構100相似。由於在製程中的蝕刻順序的不同,使得兩者在結構上有些許差異。在以下說明中,將省略兩者相同的結構部分。
交互參照第3A、3B圖與第2A、2B圖,電晶體結構200與電晶體結構100不同之處在於,電晶體結構200之歐姆接觸層240的第一歐姆接觸區241除了覆蓋結晶半導體層220的上表面223之一側之外,更進一步延伸覆蓋結晶半導體層220之第一側表面221及部份基板210;且歐姆接觸層240的第二歐姆接觸區242,除了覆蓋結晶半導體層220的上表面223之另一側之外,第二歐姆接觸區242更進一步延伸覆蓋結晶半導體層220之第二側表面222及部份基板210。
如第3A圖所示之實施例三,蝕刻停止結構230之第一部分231係被夾設於第一歐姆接觸區241正下方及結晶半導體層220之間,而蝕刻停止結構230之第二部分232係被夾設於第二歐姆接觸區242正下方及結晶半導體層220之間,且蝕刻停止結構230之第一部分231與第二部分232不相接觸。因此,第2A圖中的電晶體結構200,其蝕刻停止結構230會暴露出部分結晶半導體層220。
又,如第3B圖所示之實施例四,除了夾設於第一歐姆接觸區241正下方及結晶半導體層220之間的第一部分231,及夾設於第二歐姆接觸區242正下方及結晶半導體層220之間的第二部分231之外,蝕刻停止結構230可更包含一第三部分233。第三部分233與第一部分231、第二部分232連接構成一個整體的蝕刻停止結構230。因此,第2B圖中的電晶體結構200,其蝕刻停止結構230係完全覆蓋於結晶半導體層220上。且蝕刻停止結構230與第一歐姆接觸區241及第二歐姆接觸區242係完全包覆住結晶半導體層220。此外,本發明之電晶體結構200,更包含可選擇地在基板210上先形成一緩衝層211,再形成結晶半導體層220。
以下說明本發明所提出之具有蝕刻停止層之電晶體結構製作方法。配合參照第4A~4J圖,係為本發明之具有蝕刻停止層之電晶體結構製作的流程示意圖。為簡化說明,以下僅以本發明實施例一、二中的電晶體結構100為例,但並非以此實施例為限。依據本發明之製作方法,先在基板110上形成一圖案化結晶半導體層120(如第4A圖),其中基板110尚可包括一緩衝層111。然後,形成圖案化蝕刻停止結構130於結晶半導體層120上(如第4B圖)。接著,沉積歐姆接觸層140覆蓋結晶半導體層120及蝕刻停止結構130(如第4C圖)。而後,透過蝕刻去除部分歐姆接觸層140,以分別形成第一歐姆接觸區141於結晶半導體層120與蝕刻停止結構130之一側的上方,以及第二歐姆接觸區142於結晶半導體層120與蝕刻停止結構130之另一側的上方(如第4D圖)。接下來,再分別形成源極151覆蓋於第一歐姆接觸區141與基板110上,以及汲極152覆蓋於第二歐姆接觸區142與基板110上(如第4G圖)。然後,形成一閘極絕緣層160於源極151、汲極152與結晶半導體層120上方(如第4H圖)。之後,再形成閘極170於閘極絕緣層160上(如第4I圖)。最後,於閘極絕緣層160上覆蓋保護層180,並形成導電層190,透過第一貫穿孔181以及第二貫穿孔182而分別連接至源極151與汲極152(如第4J圖)。
此外,將上述第4C圖之結構透過蝕刻以分別形成第一歐姆接觸區141以及一第二歐姆接觸區142的步驟,更可將裸露於第一歐姆接觸區141與第二歐姆接觸區142外的蝕刻停止層的區域移除,而形成如第4E圖所示的結構,係暴露出結晶半導體層120的一部分。如此,即可製作出如第2A圖所示之實施例一的暴露出部分結晶半導體層120的電晶體結構100。因蝕刻歐姆接觸層140及結晶半導體層120的方式,例如但不限於,可透過相同之一光罩(未圖示)的微影蝕刻製程,同時圖案化歐姆接觸層140及結晶半導體層120,因此會形成如類似第2A、2B圖中所示之電晶體結構100,其第一歐姆接觸區141的外側邊緣對齊結晶半導體層120的第一側表面121,且另一側的第二歐姆接觸區142的外側邊緣對齊結晶半導體層120的第二側表面122。
另外,在形成電極時,為了分別形成源極151以及汲極152,可在如第4C圖所示的結構上先形成電極層150覆蓋於歐姆接觸層140及基板110上(如第4F圖所示)。再藉由相同之另一光罩(未圖示)的微影蝕刻製程,同時圖案化電極層150及歐姆接觸層140,以形成如第4G圖所示的源極151以及汲極152。而源極151之內側邊緣大體上與第一歐姆接觸區141之邊緣對齊,且汲極152之內側邊緣大體上與第二歐姆接觸區142之邊緣對齊。
又,本發明可採取另一方式形成第一歐姆接觸區與第二歐姆接觸區及源極與汲極。配合參照第5A~5G圖,在基板310上形成圖案化結晶半導體層320(如第5A圖),其中基板310尚可包括緩衝層311。然後,形成圖案化蝕刻停止結構330於結晶半導體層320上(如第5B圖)。然後,連續沉積歐姆接觸層340及電極層350,其中歐姆接觸層340係覆蓋基板310、結晶半導體層320及蝕刻停止結構330,而電極層350係覆蓋於歐姆接觸層340上(如第5C圖)。再藉由同一光罩(未圖示)的微影蝕刻製程,同時圖案化電極層350及歐姆接觸層340,以形成第一歐姆接觸區341及覆蓋於其上的源極351,與第二歐姆接觸區342及覆蓋於其上的汲極352(如第5D圖)。接著,再形成閘極絕緣層360於源極351與汲極352上方(如第5E圖)。之後,再形成閘極370於閘極絕緣層360上(如第5F圖)。最後,於閘極絕緣層360上覆蓋保護層380,並形成導電層390,透過第一貫穿孔381以及第二貫穿孔382而分別連接至源極351與汲極352(如第5G圖)。
接下來,再說明依據本發明形成一圖案化蝕刻停止結構的過程。參照第6A~6D圖,係依據本發明之一種例示性方式來形成一圖案化蝕刻停止結構於結晶半導體層上。例如,但非限定,將第4A、5A圖所示的結構先透過電漿輔助化學氣相沈積方式(PECVD)沉積一蝕刻停止層130’於結晶半導體層120上(如第6A圖)。接著,於蝕刻停止層130’上形成光阻層135(如第6B圖)。然後,將光阻層135圖案化,且暴露出蝕刻停止層130’的一部分(如第6C圖)。接著,移除暴露出之蝕刻停止層130’的部分以形成圖案化蝕刻停止層130(如第6D圖)。再移除已圖案化之光阻層135’,而形成如第4B、5B圖所示的結構。如此,即可形成圖案化蝕刻停止結構130於結晶半導體層120上。然後,再接續進行本發明所提出的具有蝕刻停止層之電晶體結構的製作流程。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電晶體結構
110...基板
111...緩衝層
120...結晶半導體層
121...第一側表面
122...第二側表面
123...上表面
130...蝕刻停止結構
131...第一部分
132...第二部分
133...第三部分
135...光阻層
135’...已圖案化之光阻層
140...歐姆接觸層
141...第一歐姆接觸區
142...第二歐姆接觸區
150...電極層
151...源極
152...汲極
160...閘極絕緣層
170...閘極
180...保護層
181...第一貫穿孔
182...第二貫穿孔
190...導電層
200...電晶體結構
210...基板
211...緩衝層
220...結晶半導體層
221...第一側表面
222...第二側表面
223...上表面
230...蝕刻停止結構
231...第一部分
232...第二部分
233...第三部分
240...歐姆接觸層
241...第一歐姆接觸區
242...第二歐姆接觸區
251...源極
252...汲極
300...電晶體結構
310...基板
311...緩衝層
320...結晶半導體層
330...蝕刻停止結構
340...歐姆接觸層
341...第一歐姆接觸區
342...第二歐姆接觸區
350...電極層
351...源極
352...汲極
360...閘極絕緣層
370...閘極
380...保護層
381...第一貫穿孔
382...第二貫穿孔
390...導電層
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之詳細說明如下:
第1圖,係繪示本發明電晶體結構之一態樣的結構示意圖;
第2A、2B圖,係分別繪示本發明電晶體的主要特徵結構之實施例一、二的示意圖;
第3A、3B圖,係分別繪示本發明電晶體的主要特徵結構之實施例三、四的示意圖;
第4A~4J圖,係為本發明之具有蝕刻停止層之電晶體結構的製程示意圖;
第5A~5G圖,係為本發明之具有蝕刻停止層之電晶體結構的另一製程示意圖;以及
第6A~6D圖,係為本發明之形成一圖案化蝕刻停止結構的製程示意圖。
100...電晶體結構
110...基板
111...緩衝層
120...結晶半導體層
121...第一側表面
122...第二側表面
123...上表面
130...蝕刻停止結構
131...第一部分
132...第二部分
140...歐姆接觸層
141...第一歐姆接觸區
142...第二歐姆接觸區
151...源極
152...汲極
160...閘極絕緣層
170...閘極
180...保護層
181...第一貫穿孔
182...第二貫穿孔
190...導電層
Claims (19)
- 一種具有蝕刻停止層之電晶體結構,至少包含:一基板;一結晶半導體層,設置於該基板上,其中該結晶半導體層包括一上表面、一第一側表面與一第二側表面;一蝕刻停止結構,設置於該結晶半導體層上,且該蝕刻停止結構包含一第一部分及一第二部分;一歐姆接觸層,設置於該結晶半導體層及該蝕刻停止結構上,包含一第一歐姆接觸區與一第二歐姆接觸區,其中該第一歐姆接觸區係自該蝕刻停止結構之該第一部分的上方朝向該結晶半導體層延伸且覆蓋該結晶半導體層的該上表面之一側,該第二歐姆接觸區係自該蝕刻停止結構之該第二部分的上方朝向該結晶半導體層延伸且覆蓋該結晶半導體層的該上表面之另一側;一源極,覆蓋該第一歐姆接觸區;一汲極,覆蓋該第二歐姆接觸區;一閘極絕緣層,設置於該源極、該汲極與該結晶半導體層上;以及一閘極,設置於該閘極絕緣層上對應該結晶半導體層。
- 如請求項1所述之電晶體結構,其中該蝕刻停止結構之該第一部分係被夾設於該第一歐姆接觸區正下方及該結晶半導體層之間,而該蝕刻停止結構之該第二部分係被夾設於該第二歐姆接觸區正下方及該結晶半導體層之間,該蝕刻停止結構之該第一部分與該第二部分不接觸,且暴露出部分該結晶半導體層。
- 如請求項1所述之電晶體結構,其中該蝕刻停止結構更包含一第三部分,而該第一部分、該第二部分及該第三部分連接構成一體之該蝕刻停止結構,且該蝕刻停止結構與該第一歐姆接觸區及該第二歐姆接觸區完全覆蓋住該結晶半導體層。
- 如請求項1所述之電晶體結構,其中該第一歐姆接觸區更進一步延伸覆蓋該結晶半導體層之該第一側表面及部份該基板,且該第二歐姆接觸區更進一步延伸覆蓋該結晶半導體層之該第二側表面及部份該基板。
- 如請求項1所述之電晶體結構,其中該結晶半導體層包含一多晶矽半導體層。
- 如請求項1所述之電晶體結構,其中該源極之邊緣大體上與該第一歐姆接觸區之邊緣對齊,且該汲極之邊緣大體上與該第二歐姆接觸區之邊緣對齊。
- 如請求項1所述之電晶體結構,其中該源極之邊緣大體上與該蝕刻停止結構之該第一部分之邊緣對齊,且該汲極之邊緣大體上與該蝕刻停止結構之該第二部分之邊緣對齊。
- 如請求項1所述之電晶體結構,其中包含一緩衝層,設置於該基板與該結晶半導體層之間。
- 如請求項1所述之電晶體結構,其中該源極突出於該第一歐姆接觸區並覆蓋部分該基板,且該汲極突出於該第二歐姆接觸區並覆蓋部分該基板。
- 如請求項1所述之電晶體結構,更包含:一保護層,覆蓋該閘極及該閘極絕緣層;一第一貫穿孔,其貫穿該保護層及該閘極絕緣層並暴露出該源極;一第二貫穿孔,其貫穿該保護層及該閘極絕緣層並暴露出該汲極;以及一導電層,設於該保護層上,該導電層分別透過該第一貫穿孔以及該第二貫穿孔,而連接至該源極與該汲極。
- 一種具有蝕刻停止層之電晶體結構製作方法,至少包含下列步驟:提供一基板;形成一圖案化結晶半導體層於該基板上;形成一圖案化蝕刻停止結構於該結晶半導體層上;沉積一歐姆接觸層覆蓋該結晶半導體層及該蝕刻停止結構;分別形成一第一歐姆接觸區於該結晶半導體層與該蝕刻停止結構之一側的上方,以及一第二歐姆接觸區於該結晶半導體層與該蝕刻停止結構之另一側的上方;以及分別形成一源極覆蓋於該第一歐姆接觸區,以及一汲極覆蓋於該第二歐姆接觸區。
- 如請求項11所述之方法,更包含下列步驟:形成一閘極絕緣層於該源極、該汲極與該結晶半導體層上;以及形成一閘極於該閘極絕緣層上。
- 如請求項11所述之方法,其中該形成一圖案化蝕刻停止結構於該結晶半導體層上的步驟,更至少包含下列步驟:透過一電漿輔助化學氣相沈積方式(PECVD)沉積一蝕刻停止層於該結晶半導體層上;形成一光阻層於該蝕刻停止層上;圖案化該光阻層並暴露出一部分蝕刻停止層;移除暴露出之該部份蝕刻停止層以形成該圖案化蝕刻停止結構;以及移除已圖案化之該光阻層。
- 如請求項11所述之方法,其中該結晶半導體層包括一多晶矽半導體層。
- 如請求項11所述之方法,更進一步包含步驟:移除裸露於該第一歐姆接觸區與該第二歐姆接觸區外的該蝕刻停止層的區域。
- 如請求項11所述之方法,其中該分別形成一第一歐姆接觸區以及一第二歐姆接觸區之步驟,更包含步驟:藉由相同之一光罩同時圖案化該歐姆接觸層及該結晶半導體層。
- 如請求項11所述之方法,其中該分別形成一源極以及一汲極之步驟,更包含下列步驟:形成一電極層覆蓋於該歐姆接觸層及該基板上;以及藉由相同之一光罩同時圖案化該歐姆接觸層及該電極層。
- 如請求項11所述之方法,其中該沉積一歐姆接觸層覆蓋該結晶半導體層及該蝕刻停止結構之步驟,更進一步包含沉積該歐姆接觸層覆蓋於部分該基板上的步驟。
- 如請求項18所述之方法,其中該分別形成一源極以及一汲極之步驟,更包含下列步驟:形成一電極層覆蓋於該歐姆接觸層上;以及藉由相同之一光罩同時圖案化該歐姆接觸層及該電極層。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099129110A TWI426608B (zh) | 2010-08-30 | 2010-08-30 | 具有蝕刻停止層之電晶體結構及其製作方法 |
| US13/006,580 US8415672B2 (en) | 2010-08-30 | 2011-01-14 | Transistor with etching stop layer and manufacturing method thereof |
| US13/794,423 US8883574B2 (en) | 2010-08-30 | 2013-03-11 | Transistor with etching stop layer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099129110A TWI426608B (zh) | 2010-08-30 | 2010-08-30 | 具有蝕刻停止層之電晶體結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201210020A TW201210020A (en) | 2012-03-01 |
| TWI426608B true TWI426608B (zh) | 2014-02-11 |
Family
ID=45695939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099129110A TWI426608B (zh) | 2010-08-30 | 2010-08-30 | 具有蝕刻停止層之電晶體結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8415672B2 (zh) |
| TW (1) | TWI426608B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261636B (zh) * | 2015-11-05 | 2018-04-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008931A1 (en) * | 2004-07-09 | 2006-01-12 | Au Optronics Corporation | Method for electro-luminescent display fabrication |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
| CN100570834C (zh) * | 2004-08-30 | 2009-12-16 | 株式会社半导体能源研究所 | 显示装置的生产方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH033372A (ja) | 1989-05-31 | 1991-01-09 | Ricoh Co Ltd | 新規光導電膜およびそれを用いたイメージセンサーアレイ |
| JP3003372B2 (ja) | 1992-02-20 | 2000-01-24 | 富士ゼロックス株式会社 | 電子写真用転写用紙 |
| TWI330726B (en) | 2005-09-05 | 2010-09-21 | Au Optronics Corp | Display apparatus, thin-film-transistor discharge method and electrical driving method therefor |
| CN101572274A (zh) | 2009-05-26 | 2009-11-04 | 友达光电股份有限公司 | 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法 |
| CN101562198A (zh) | 2009-05-27 | 2009-10-21 | 友达光电股份有限公司 | 薄膜电晶体结构及其制造方法 |
| CN101728436A (zh) | 2009-12-03 | 2010-06-09 | 友达光电股份有限公司 | 薄膜晶体管元件及其制作方法 |
-
2010
- 2010-08-30 TW TW099129110A patent/TWI426608B/zh active
-
2011
- 2011-01-14 US US13/006,580 patent/US8415672B2/en active Active
-
2013
- 2013-03-11 US US13/794,423 patent/US8883574B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008931A1 (en) * | 2004-07-09 | 2006-01-12 | Au Optronics Corporation | Method for electro-luminescent display fabrication |
| CN100570834C (zh) * | 2004-08-30 | 2009-12-16 | 株式会社半导体能源研究所 | 显示装置的生产方法 |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201210020A (en) | 2012-03-01 |
| US8883574B2 (en) | 2014-11-11 |
| US20120049195A1 (en) | 2012-03-01 |
| US8415672B2 (en) | 2013-04-09 |
| US20130196475A1 (en) | 2013-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4928464B2 (ja) | 薄膜トランジスタ及びその製法 | |
| US9129992B2 (en) | Method for manufacturing transistor | |
| CN102569307B (zh) | 薄膜晶体管基板及其制造方法 | |
| TWI427784B (zh) | 畫素結構的製造方法及有機發光元件的製造方法 | |
| CN108231595B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| CN109860305B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| KR20170113938A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20130062726A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| TWI715344B (zh) | 主動元件基板及其製造方法 | |
| WO2019210602A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| TWI540737B (zh) | 主動元件及其製造方法 | |
| TWI426608B (zh) | 具有蝕刻停止層之電晶體結構及其製作方法 | |
| WO2016197399A1 (zh) | Ltps阵列基板及其制造方法 | |
| WO2019095562A1 (zh) | Tft基板的制作方法 | |
| CN101976685B (zh) | 具有蚀刻停止层的晶体管结构及其制作方法 | |
| WO2017128554A1 (zh) | Tft阵列基板及其制造方法 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| JP2011205105A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2006147811A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| JP6829775B2 (ja) | 薄膜トランジスタ及びその製造方法、表示パネル | |
| CN114284151B (zh) | 阵列基板及其制备方法 |