WO1995001008A1 - Bit error counting method and counter - Google Patents

Bit error counting method and counter Download PDF

Info

Publication number
WO1995001008A1
WO1995001008A1 PCT/JP1993/000830 JP9300830W WO9501008A1 WO 1995001008 A1 WO1995001008 A1 WO 1995001008A1 JP 9300830 W JP9300830 W JP 9300830W WO 9501008 A1 WO9501008 A1 WO 9501008A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
errors
decoding
error detection
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1993/000830
Other languages
English (en)
French (fr)
Inventor
Masami Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to EP93913548A priority Critical patent/EP0748057B1/en
Priority to DE69328636T priority patent/DE69328636T2/de
Priority to PCT/JP1993/000830 priority patent/WO1995001008A1/ja
Priority to JP7502637A priority patent/JP2917177B2/ja
Publication of WO1995001008A1 publication Critical patent/WO1995001008A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961Arrangements of methods for branch or transition metric calculation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Definitions

  • the present invention relates to a method and apparatus for counting signal errors in a digital communication system, and more particularly, to a method and apparatus for counting signal errors in bit units in a system in which error correction is performed using a viterbi decoding process.
  • Background technology a method and apparatus for counting signal errors in bit units in a system in which error correction is performed using a viterbi decoding process.
  • the received signal is sent via a communication line or the like.
  • This received signal has already undergone coding processing.
  • the received signal described above is branched into two, one of which is the Viterbi decoder 901 , and the other is input to the delay unit 902 .
  • the Viterbi decoding unit 901 performs a generally known Viterbi decoding process on the received signal.
  • This Viterbi decoding is a process of restoring a signal before encoding from a received signal subjected to trellis encoding. This Viterbi decoding will be explained in detail later.
  • the signal restored to the state before encoding by the Viterbi decoding unit 901 (hereinafter referred to as the decoded signal) is output as it is and also sent to the convolutional encoding unit 903 .
  • the same processing as that for generating the received signal described above is performed. Therefore, the output of this convolutional encoder 903 (hereinafter referred to as re-encoded signal) is considered to be the same as the received signal. .
  • the delay unit 902 delays the received signal by a fixed time and outputs it. This delay matches the output timings of the re-encoded signal and the received signal. For this reason, the delay time of delay section 902 should be substantially equal to the total processing time of Viterbi decoding section 901 and convolutional coding section 903, which will be described later. This delay section 902 does not change the signal in any way other than the time delay as described above.
  • This re-encoded signal and the delayed received signal are input to the comparing section 904 .
  • the input timings of both are aligned by the effect of the delay section 902 as already described.
  • the comparator 904 compares these input signals. Originally, both signals should match, but if a transmission error occurs in the received signal, they will not match at the point where the error occurred.
  • the comparison unit outputs an error count according to this non-matching portion.
  • circuit provided with a memory for storing received signals instead of the delay unit 902 .
  • the received signal stored in the memory is read out in synchronism with the output of the re-encoded signal.
  • the comparison unit similarly compares the received signal and the re-encoded signal to detect errors. Disclosure of Invention Technical Problem
  • the receiving side must have a reencoding circuit that performs reencoding processing and a comparison processing circuit that compares the reencoded signal with the received signal. Furthermore, the time required for decoding and re-encoding necessitates the delay unit 902 and memory as described above. For this reason, it is inevitable that the scale of the circuit will increase.
  • the number of execution steps is large.
  • the receiving side will repeat the same encoding or decoding process as the transmitting side. Therefore, re-encoding processing, comparison processing, etc. are required on the receiving side.
  • imperfect error correction affects counting. The above technique assumes that the Viterbi-decoded signal at the receiving end is a correct signal. However, there is no means for determining whether or not the Viterbi-decoded signal itself contains an error.
  • the present invention extracts the path metric value from the metric memory normally provided in the Virbi decoding unit, selects the minimum value from this path metric value, and counts the number of errors from this minimum value. It is designed to
  • the path metric value in a system that transmits a binary code is expressed as the sum of the Hamming distances of paths seen in a trellis diagram, which will be described later.
  • the Hamming distance here is defined as follows. That is; the two code sequences U and V are
  • V (vl, v2, v3, ⁇ ,vn)
  • This Hamming distance is equal to the number of different codes between the two codes when both code sequences are binary signals. Therefore, in general, the greater the number of codes forming a code sequence and the longer the distance between codes, the lower the probability of error occurrence.
  • Another representation of the Hamming distance of this code sequence is the path metric value. That is, the Hamming distance between the signal sequence input to the encoder and the decoded signal sequence is equal to the pathmetric value in this system.
  • the combination of signals with the smallest Hamming distance is considered to be the closest to the signal before encoding, and the code corresponding to this combination is used as the decoded signal.
  • This is the power', Viterbi decoding. Therefore, the Hamming distance of the code sequence increases by 1 each time a 1-bit error occurs in the decoded signal. For this reason, it can be said that the increment of the Hamming distance directly indicates the number of error bits. So this By storing the Hamming distance, it is possible to determine the number of errors. use. Specifically, it is as follows.
  • an ACS calculation section when executing Viterbi decoding, an ACS calculation section, a metric memory, a path memory, and a control section for controlling these are used. Therefore, the path metric is calculated from the Hamming distance in the ACS calculation unit, and the path metric is stored in the metric memory, and the path itself giving this path metric is stored in the path memory. Then, the path that minimizes the path metric is selected, and the corresponding signal is adopted as the decoded signal.
  • the value of the path metric is extracted and adopted as the number of errors.
  • a device for performing such a decoding process is provided both for decoding the audio signal and for decoding the well-known control signal called the FACCH signal. Both of these devices receive the received signal and perform decoding processes suitable for speech and FACCH signals, respectively. By comparing the number of errors obtained from each device as a result of this decoding process, it is possible to identify whether the received signal was a voice signal or a FACCH signal, and to correctly decode the received signal. output stuff.
  • beneficial effect Advantageous effects associated with the present invention include: first, hardware simplification by omitting the re-encoding unit, comparison processing unit, delay unit, etc.; The number of steps is reduced, and thirdly, error count accuracy is improved by correcting the number of errors when Viterbi decoding is incorrect.
  • the received signal is a voice signal or a FACCH signal can be identified from the received signal itself at the same time as the decoding process.
  • FIG. 1 is a flow chart showing the outline of the processing procedure of the embodiment.
  • FIG. 2 is a block diagram showing the configuration of a decoding unit
  • FIG. 3 is a block diagram showing the configuration of an encoder with a constraint length of 3;
  • FIG. 4 is an explanatory diagram showing a trellis figure.
  • FIG. 5 is an explanatory diagram showing a partially enlarged trellis figure.
  • FIG. 6 is an explanatory diagram showing the calculation of the path metric.
  • FIG. 7 is a flow chart showing the procedure of Viterbi decoding.
  • FIG. 8 is a flow chart showing a path metric calculation procedure.
  • FIG. 9 is a block diagram showing the configuration of a conventional error counting device.
  • FIG. 10 is a flow chart showing the signal identification procedure.
  • FIG. 11 is a block diagram showing the configuration of a signal identification device.
  • BEST MODE FOR CARRYING OUT THE INVENTION The best mode for carrying out the invention, which the applicant considers best, will be described below with appropriate reference to the drawings.
  • Decoding is a method of signal transformation that is used in conjunction with encoding.
  • encoding refers to a method of converting a digital code or the like to be transmitted based on a specific rule at a transmitting terminal in a system for transmitting digital code or the like.
  • Decoding refers to the method of obtaining digital codes prior to encoding based on signals that have been encoded and transmitted from the terminal on the sending side.
  • Viterbi decoding is used in combination with trellis coding.
  • the purpose of such coding and decoding before and after transmission is to obtain coding gain.
  • the coding gain is defined by the difference between the theoretical CN ratio without coding to obtain a constant error rate and the CN ratio after error correction decoding.
  • the CN ratio is the ratio between the carrier power of the operating signal and the noise power.
  • a convolutional code is generated by mod 2 addition of an input bit with a fixed number of bits preceding it. For this reason, the encoder is formed by a shift register and an exclusive OR circuit as shown in Fig. 3 o
  • FIG. 3 shows the configuration of an encoder with a coding rate of 1/2 and a constraint length of 3.
  • the coding rate indicates the ratio of the number of input bits to the number of output bits
  • the constraint length indicates the number of information bits that affect the output of the encoder.
  • 31 is a three stage shift register consisting of (j), (a) and (b). This shift register 31 can be input bit by bit.
  • EXOR-1 and EXOR-2 are exclusive OR circuits. Mod 2 addition is performed in each of the exclusive OR circuits EXOR-1 and EXOR-2.
  • the outputs X1 and X2 of the exclusive OR circuits EXOR-1 and EXOR-2 are the outputs of the encoder as they are. This output is called the encoded output.
  • This encoded output is taken out every time sl bits are input to the shift register 31 . Therefore, for every 1 bit of input data, 1 bit each is obtained from XI and X2, for a total of 2 bits of output.
  • FIG. 4 shows this trellis diagram created based on the configuration of the encoder shown in FIG. 3 above.
  • the aligned circles show the possible states of the shift register 31, ie the possible states of registers (a) and (b), except for one bit of the latest input of the encoder.
  • the shift register of the encoder consists of (k-1) stages, so 2 ⁇ (k-1) states can be taken.
  • Fig. 3 there are four possibilities: ' ⁇ , 0', '0, ⁇ , '1, 0', and '1, 1'.
  • a circle indicating the state of such a shift register is generally called a node.
  • the nodes are arranged in four columns in FIG. These four columns represent four stages of state transitions.
  • the output of the encoder is initially indicated by one of the four nodes in the leftmost column. From this state, each time there is a 1-bit input to the encoder, the transition is made to one of the nodes belonging to the next column on the right. In the rightmost state, if there is a 1-bit input to the encoder, a transition to the right also occurs, although not shown.
  • This two-digit value indicates the output values (X1, X2) obtained by executing the exclusive OR operations EXOR-1 and EXOR-2 on the data stored in the shift register 31 of the encoder.
  • the output XI is the exclusive OR of the 3 bits 1, 0, 1. So it will be 0.
  • the output ⁇ 2 is 0 because it is the OR of two bits 1 and 1. For this reason, (00) is assigned to the branch connecting the state "0, 0" in Fig. 4 and the next state "1, 0".
  • the encoding process is represented by tracing the transition branches on the trellis diagram.
  • the continuation of this branch makes it possible to show the process of transition continuously.
  • This continuous process of transition is called a path.
  • decoding. process A typical example of this decoding process is the Viterbi decoding process mentioned above. Details of the Viterbi decoding concept and processing procedures are described below.
  • Viterbi decoding is a procedure particularly called maximum likelihood decoding among decoding processes. Based on the coded signal, several candidates for the input signal are assumed, and the candidate with the highest probability of being the correct input signal is adopted as the original input signal. be. The procedure is characterized in that decoding is performed based only on the encoded signal and without using other signals. Ru o
  • FIG. 2 shows an overview of the decoding apparatus used to implement the present invention.
  • the decoding device is composed of an ACS calculator 201, a metric memory 202, a path memory 203, an error calculator 204, and a controller 205 for controlling them.
  • Each part except the error calculation part constitutes the Viterbi decoding part.
  • This Viterbi decoding unit executes all Viterbi decoding processing.
  • FIG. 1 shows the implementation procedure of the present invention.
  • the decoding device receives an encoded signal.
  • This coded signal is stored in the memory provided in the ACS calculator 201 .
  • the stored encoded signal is then retrieved and subjected to Viterbi decoding.
  • no. smetric is calculated.
  • This path metric is stored in a memory (not shown) in the ACS calculator 201 .
  • the path metric is then retrieved and checked to see if it exceeds a predetermined value. If the path metric does not exceed the specified value, the path metric is the number of errors. On the other hand, if the path metric exceeds a predetermined value, another predetermined value is the error count.
  • the number of errors, an error correction signal indicating whether or not the path metric is directly used as the number of errors, and a decoded signal obtained as a result of Viterbi decoding are output from the decoding device.
  • the ACS calculator 201 receives an encoded signal consisting of the two-system outputs al' and a2' of the encoder shown in FIG.
  • the ACS calculator 201 estimates the path described above based on the received encoded signal, and performs processing to restore the signal input to the encoder from this path. The procedure for this processing is described below.
  • the received coded signal is simply referred to as the received signal.
  • the state of the encoder shift register in response to this received signal is the fourth Any one of the four states of the trellis diagram shown in the figure applies. By the time this state is reached, state transitions must have taken place from one of the initial states at the left end of the trellis diagram along one of the branches shown in Fig. 4.
  • each branch has a corresponding branch metric.
  • This metric is obtained using the Hamming distance between codewords. That is, the metric for each branch is obtained by comparing the received signal and the metric for each branch using the Hamming distance.
  • the path metric is obtained by totaling the metrics of all branches belonging to the path reaching that node.
  • FIG. 5 shows an enlarged part of the trellis diagram in FIG.
  • Bit strings (a0(m), al(m)) and (b0(m), bl(m)) are assigned to these two branches, respectively.
  • Each assigned bit string indicates the encoded output output from the encoder when the state of the encoder transitions through the branches shown in FIG. That is, if the state of the encoder transitioned from state kO to state m, the coded output (a0(m), al(m)) should have been output along with this transition. Similarly, if the encoder state transitioned from state kl to state m, the coded output (b0(m), bl(m)) should have been output along with this transition o
  • bit string actually received by the Viterbi decoding unit 901 be (r0(t), rl(t)).
  • This bit string may differ from the actual encoded output due to transmission errors.
  • a transmission error refers to a signal error that occurs between the output of the encoder and the input to the Viterbi decoder 901. vinegar.
  • the Hamming distance between the state transition corresponding to an arbitrary branch and the actually received signal is obtained.
  • EXOR laO(m), rO(t)i indicates taking the exclusive OR of a0(m) and r0(t). The same is true for other terms in the above formula.
  • the Hamming distance between the received signal and the branch can be obtained by obtaining the exclusive OR of the received signal and the branch for each n bits of the received signal. This Hamming distance is then accumulated over a path consisting of a series of state transitions. The sum of these Hamming distances is the path metric for the entire path. This operation is shown in the following formula.
  • s(k0,tl) is the path metric of state k0 at time (t-1) Rick
  • s(kl,tl) is the path metric of state kl at time (t-1).
  • i) gives a smaller path metric. Based on this result, i) is adopted as the survival path.
  • the force s always has four surviving paths. Finally, one must be selected from these four paths. One way to do this is to compare the metrics of the four paths and select the path that gives the smallest path metric. 1) Bits are added and encoded so that one path can be selected.
  • FIG. 7 shows the processing performed by the ACS calculation unit 201 and the control unit 205. As shown in FIG. Here, we first calculate the path metric in steps 701 and 702. and select a survival path. This processing procedure is shown in FIG.
  • step 801 initial values are set.
  • i is the bit number of the received signal encoded by the human input
  • t is the number of state transitions in the branch to be operated on
  • s2(m) is the number of times the branch reached state m.
  • j is the number of bits in the decoded signal.
  • step 803 a pair of received signals a'l(i) and a'2(i) are input. This is a signal obtained by adding an error to the signal output from the encoder corresponding to the i-th bit of the signal input to the encoder, each of which occupies one bit. Then, in step 804, branch metrics are calculated. No.
  • bl(m, kO), b2(k0), bl(m, kl), and b2(m, kl) shown in Fig. 8 are all obtained by a calculation known to those skilled in the art called a generator polynomial. Desired. These values are either 1 or 0. Branch metrics X and y A set of is obtained, where kO and kl are both values indicating nodes, as in FIG.
  • step 805 the determined branch metric is added to the path metric corresponding to the surviving paths to the node in question.
  • two types of path metric forces up to branches corresponding to the input received signals a'l(i) and a'2(i) are obtained.
  • the surviving path here is selected from all paths consisting of branches corresponding to the (i-1)th state transition in the procedure described below. A specific path.
  • step 806 the two path metrics are compared. As a result of this comparison, the path with the smaller path metric is taken as the surviving path.
  • the path metric adopted at step 806 is substituted for the variable s2(m) representing the path metric of the surviving path.
  • step 809 or step 812 the variable PM(m, t) stored in the path memory is substituted with the value kO indicating the node through which the surviving path passes.
  • this Viterbi decoding process may not be able to completely correct errors contained in the received signal.
  • it is determined whether or not the already obtained path metric is becoming larger than the set value.
  • the path metric is larger than the set value, there are many errors in the decoded signal. In this case, it is the most suitable surviving path in the decoding process described above. It is questionable whether or not he could choose the right path.
  • the path metric value stored in the metric memory is read.
  • the value of the metric memory corresponds to the maximum likelihood path described above.
  • a decoded signal can be obtained by taking this maximum likelihood path. From this, it can be said that the value of the path metric stored in the metric memory corresponds to the decoded signal. Also, no. Since the value of the smetric is the sum of the branch metrics, and the branch metric is determined by the Hamming distance between the branch and the received signal, the maximum likelihood path is the input signal before encoding. Assuming true reproduction, the value of the path metric is found to be equal to the number of erroneous bits in the received signal.
  • the path metric value is directly output as the number of errors.
  • the average of the number of errors Nov of the latest j errors exceeding the set threshold Ner ( ⁇ Nov) Zj
  • correction processing is performed as the number of errors.
  • Ner is output from the control unit instead of the path metric value, and the path metric value is invalidated as the output of the number of errors. This correction processing will be described subsequently.
  • the number of errors obtained by the method described above can be used to identify the signal. This processing will be described below.
  • FIG. 14 is a block diagram showing the outline of the configuration of the signal identification device of the present invention.
  • the signal identification device shown in FIG. 14 consists of three main parts. The first is the audio signal decoding unit 111, the second is the FACCH signal decoding unit 112, and the third is the signal identification unit 113. The subsequent processing will be described while referring to the front chart shown in FIG. 10 and the block diagram shown in FIG. 11 in parallel.
  • An audio signal or a FACCH signal is input to the signal identification device described above. All of these signals are assumed to be coded. Also, when encoding these signals, the encoding rate, constraint length, generator polynomial, etc. are assumed to be different between the two signals. However, it is not necessary that all these conditions be different. These conditions are fundamentally determined by the audio signal or FACCH signal standards, and more specifically by the encoding procedure. Also, from the point of view of the present invention, it does not matter if the conditions are different enough to cause a difference in the number of errors that occur when the same signal is input.
  • voice signal decoding section 111 and FACCH signal decoding section 112 are simultaneously input to the ACS calculation units provided in the audio signal decoding unit 111 and the FACCH signal decoding unit 112, respectively.
  • survival path selection is performed according to the method already described. Which path is selected is recorded in the path memory 203 according to this selection. Substantially simultaneously with this, no. The value of the metric is recorded in metric memory 202 . The signal is decoded from this path memory record. On the other hand, from the records in the metric memory 202, the number of errors is calculated using the method described above.
  • the surviving path is independently determined using the method described above, and the Hamming distance between this surviving path and the received signal is calculated. to determine the path metric.
  • the two types of path metrics obtained in this manner are output as the number of errors, together with the independently determined decoded signal.
  • the number of errors differs between speech signal decoding section 111 and FACCH signal decoding section 112 even for the same signal input. This is because the speech signal and the FACCH signal should be decoded based on procedures with different conditions such as coding rate, constraint length, and generator polynomial.
  • Decoding is then performed according to the selected survivor path. Also, the number of errors is obtained according to the value of the path metric. Details of the processing will be described below with reference to the flow chart shown in FIG.
  • step 1001 the number of errors, correct/incorrect signals, and decoded signals are input in two types, #1 and #2, respectively. These signals are decoded by separate decoding units.
  • the number of errors is the value obtained according to the value of the path metric
  • the correct/incorrect signal is the
  • the signal indicating whether or not the result of error detection is correct, and the decoded signal are the received signals input to the ACS calculator that have undergone Viterbi decoding processing.
  • # 1 is the audio signal decoding unit
  • Let #2 correspond to the FACCH signal decoder.
  • step 1002 it is checked whether the correct/wrong signal #1 is positive. This is the process of determining whether or not the audio signal decoding unit has performed correct decoding. As this signal, an error detection code specified by TIA may be used. As a result, if the correct/wrong signal is positive, it is determined that the decoding has been performed correctly. In this case, it is assumed that the input signal is probably an audio signal.
  • step 1003 it is checked whether the number of errors #1 exceeds the set threshold #la. Here, if the number of errors #1 is equal to or less than the set threshold value #la, it can be safely concluded that the input signal is an audio signal.
  • step 1004 the identification signal is #1, and the decoded signal #1 and the error number #1 are used as the decoded signal and the error number, respectively.
  • the correct/wrong signal #1 is incorrect in step 1002, or if the number of errors #1 exceeds the set threshold value #la in step 1003, the input signal decryption was not performed correctly.
  • the input signal was the FACCH signal. If the input signal is a FACCH signal, the input signal should have been correctly decoded in the FACCH signal decoding section.
  • step 1005 it is checked in step 1005 whether the number of errors #1 exceeds the set threshold value #lb.
  • the value of the set threshold #lb referred to here may be larger or smaller than the set threshold #la.
  • the identification signal is #1 in the step, and the decoded signal and the number of errors are the decoded signal Take # 1 and number of errors # 1.
  • step 1006 it is checked whether the correct/wrong signal #2 is positive.
  • step 1003 When the number of errors #1 exceeds the set threshold value #la, it is similarly checked whether the correct/wrong signal #2 is positive. As a result, if true/false signal #2 is positive, then the human input signal is probably the FACCH signal.
  • step 1010 it is determined whether the number of errors #2 exceeds the set threshold #2a. Here, if the number of errors #1 is equal to or less than the set threshold #2a, it can be safely concluded that the input signal is the FACCH signal.
  • #2 is used as the identification signal
  • decoded signal #2 and error number #2 are used as the decoded signal and error number, respectively.
  • step 1006 if the correct/wrong signal #2 is false in step 1006, it is checked in step 1007 if the number of errors #2 is greater than or equal to the set threshold value #2b. As a result, if the number of errors #2 is less than the set threshold value #2b, then in step 1009, the identification signal #2 is set as the decoded signal and the number of errors in the same way as when the correct/wrong signal #2 is positive. Take signal #2 and error number #2.
  • the FACCH signal decoding unit It is possible that the signal was not decoded correctly.
  • step 1008 error number #1 and error number #2 are compared.
  • step 1004 or step 1009 the identification signal, decoded signal, and number of errors with the smaller number of errors are adopted. After that, output these processing results.
  • This invention is suitable for various types of communication equipment that transmit digital signals via wireless or wired transmission lines. Suitable for communication equipment that transmits by encoding or decoding,

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

明細書
ビッ ト誤り計数方式、 ならびに計数装置 技術分野
本願発明は、 ディジタル通信方式における信号の誤りを計数する方式 ならびに装置に関し、 特に、 viterbi複号化プロセスを用いて誤り訂正を行 う方式において、 ビッ ト単位で信号の誤りを計数する方法ならびに装置 に関する。 背景技術
本願と関連の深い背景技術は、 たとえば Qualcom社 DSP Q0256 technical data sheet p.13, p.15-16に示されている。 この文献には、 送信側でたた 込 み符号化によって符号化された信号を伝送して、 受信側で Viterbi復号化に よってもとの信号に戻す処理を行う場合、 伝送に伴う信号の誤りを計数す る処理をハードウヱァによって実現する技術の一例力 s、 開示されている。 ここに開示されている技術は、 受信 Viterbi復号部 901側で、 送信側と同 じ処理を試みに行って、 その結果を送信側から実際に送られて来た信号 と比較し、 誤りを検出しょうとするものである。 この処理を行うための 回路構成の概要を、 第 9図に示す。
第 9図において、 受信信号は、 通信回線などを介して送られてくる。 こ の受信信号は、 符号化処理を既に施されたものである。 この符号化の処 理には、 一般に知られた多くの種類があるが、 ここではトレリス符号化 を施されたものとして説明する。
上に述べた受信信号は、 ふたつに分岐して、 ひとつは Viterbi復号部 901 へ、 いまひとつは遅延部 902へ入力する。 Viterbi復号部 901は、 受信信号に 対して、 一般に知られた Viterbi複号化という処理を行う。 この Viterbi復号 化は、 トレリス符号化を施された受信信号から、 符号化以前の信号を復 元する処理である。 この Viterbi復号化については、 のちに詳細に説明す
Viterbi復号部 901で符号化以前の状態に戻された信号(以下、 復号信号 と称する) は、 そのまま出力されるとともに、 畳み込み符号化部 903へも 送られる。 ここでは、 既に述べた受信信号を生成するのと同じ処理を行 う。 したがって、 この畳み込み符号化部 903の出力 (以下、 再符号化信号 と称する) は、 受信信号と同じになるものと考えられる。 .
一方遅延部 902は、 受信信号を一定時間だけ遅延させて出力させる。 こ の遅延により、 再符号化信号と受信信号との出力のタイミングを一致さ せる。 このために、 遅延部 902による遅延時間は、 Viterbi復号部 901とのち に述べる畳み込み符号化部 903との処理時間の合計に、 実質的に等しくあ るべきである。 この遅延部 902では、 上に述べたような時間の遅延以外に は、 信号を何ら変化させない。
この再符号化信号と遅延した受信信号とを、 比較部 904に入力する。 両 者の入力するタイミングは、 既に述べたように遅延部 902の効果によって 揃えられている。 比較部 904では、 入力したこれらの信号を比較する。 両 方の信号は、 本来なら一致するはずであるが、 受信信号に伝送誤りを生 じていると、 誤りを生じた点で両者が一致しない。 この一致しない箇所 に応じて、 比較部が誤り計数出力を出す。
また、 遅延部 902に代えて、 受信信号を記憶させるメモリを設けた回路 も知られている。 この回路構成では、 再符号化信号の出力とタイミング を合わせて、 メモリに記憶された受信信号を読み出す。 そののち、 同様 に比較部で受信信号と再符号化信号を照合して、 誤りを発見する。 発明の開示 技術的課題
上記の文献に開示された技術が持つ技術的課題は、 次のとおりであ Ό o
第一に、 ハードウェアの規模が大きくなること。 受信側では、 再符号 化の処理を行う再符号化回路、 ならびに、 再符号化信号と受信信号とを 比較する比較処理回路などを持たなければならない。 さらに、 復号化と 再符号化とに要する時間のために、 上に述べたような遅延部 902やメモリ 、 必要になる。 このために、 どう しても回路規模が大き くなること 力 s、 避けられない。
第二に、 実行ステップ数が大きいこと。 上記の技術では、 受信側で送 信側と同様の符号化ないし復号化のプロセスを、 改めて実行することに なる。 このため、 受信側で再符号化処理、 比較処理などを必要とする。 第三に、 誤り訂正が不完全だと、 計数に影響すること。 上記の技術で は、 受信側で Viterbi復号化された信号が正しい信号である、 ということ 、 前提になっている。 しかし、 この Viterbi復号化された信号自体に誤り が含まれているか否かについては、 これを判断する手段が用意されてい ない。
したがって、 万一 Viterbi複号化の段階で誤りを完全に訂正しきれず、 複 号化された信号に誤りが残った場合には、 その後の再符号化段階でも正 しい結果が得られず、 比較処理の段階でも、 誤り計数を正しく行えな い。 解決方法
以上に述べた二つの技術的課題を解決するために、 本願発明において は、 Vi rbi復号化部に通常設けられるメ トリ ックメモリから、 パスメ ト リ ック値を取り出し、 このパスメ トリ ック値の中から最小値を選び出 し、 この最小値から誤り数を計数するようにしたものである。
一般に、 2値符号を伝送する系におけるパスメ トリ ック値は、 後述する トレリス図形にみられるパスのハミ ング距離の総和として表わされる。 ここでいうハミ ング距離は、 次のように定義される。 すなわち; ふたつ の符号系列 Uならびに Vを、
U=(ul, u2, u3, · · ·,un)
V=(vl, v2, v3, · · ·,vn)
と表わすとき、 これらの符号系列 U,Vのハミング距離 d(U,V)は、
d(U,V)=∑(u-v)†2
で定義される。 ただし、 上向きの矢印は、 累乗を示す。 以下、 同様とす る。 このハミ ング距離は、 ふたつの符号系列がいずれも 2進信号である場 合には、 2符号間の異なる符号の数に等しい。 このことから、 一般に、 符 号系列を形成する符号の数が多く符号間距離が長いほど、 誤りを発生す る確率は小さくなる。
この符号系列のハミ ング距離を別の形で表現したものが、 パスメ ト リック値である。 すなわち、 符号化器に入力する信号の系列と復号化さ れた信号の系列とのハミ ング距離は、 この系におけるパスメ トリ ック値 と等しい。
そこで、 復号化を行う際に、 このハミング距離が最も小さくなる信号 の組み合わせが、 符号化以前の信号に最も近いと考えて、 この組み合わ せに対応する符号を、 復号信号とする。 これ力'、 Viterbi復号化である。 このことから、 復号化された信号に 1ビッ ト誤りを生じるごとに、 符号 系列のハミ ング距離が 1増加する。 このために、 ハミ ング距離の増加分 は、 そのまま誤りビッ トの数を示していると言える。 したがって、 この ハミ ング距離を記憶することで、 誤りの数を決定することが可能にな そこで、 本発明においては、 このハミ ング距離を記憶する方法とし て、 通常の復号化器に用いられるメ トリックメモリを用いる。 具体的に は、 以下のとおりである。
通常、 Viterbi復号化を実行する際には、 ACS演算部、 メ トリ ックメモ リ、 パスメモリ、 ならびにこれらを制御する制御部が用いられる。 そこ で、 ACS演算部においてハミング距離からパスメ トリックを演算によって 求め、 メ ト リ ックメモリ にはこのパスメ トリ ックを記憶するとともに、 パスメモリにはこのパスメ トリックを与えるパス自体を記憶する。 そし て、 パスメ トリ ックを最小にするパスを選択して、 これに対応する信号 を復号化信号として採用する。
このときに、 パスメ トリツクの値を取り出して、 これを誤り数として 採用する。
さらに、 こう して求められる誤り数が一定の値を超えて大きくなった ときには、 本来基準となるべき Viterbi復号化が正確に行われなかったもの とみなして、 誤り数の補正処理を行う。
さらに、 かかる復号化処理を行う装置を、 音声信号の復号化のための 装置と、 FACCH信号と呼ばれるよく知られた制御信号の復号化のための 装置と、 両方設ける。 この両方の装置に、 受信した信号を入力し、 それ ぞれ音声信号ならびに FACCH信号に適した複号化処理を行う。 この復号 化処理の結果それぞれの装置から得られる誤り数を比較して、 受信した 信号が音声信号であつたのか、 あるいは FACCH信号であつたのかを識別 するとともに、 受信した信号を正しく復号化したものを出力する。 有利な効果 本願発明に伴う有利な効果として、 第一に再符号化部、 比較処理部、 遅延部などを省略することによるハードウエアの簡素化、 第二に再符号 化処理と比較処理がなくなることによる実行ステツプ数の削減、 第三に Viterbi復号化が正しくないときに誤り数の補正処理を行うことによる誤り 計数の精度向上が挙げられる。
また、 第四に受信信号が音声信号であったのか FACCH信号であつたの かを、 受信信号自体から、 復号化処理と同時に、 識別することができ る、 ということが挙げられる。 図面の簡単な説明
第 1図は、 実施例の処理手順の概要を示すフローチヤ一トである。
第 2図は、 複号化部の構成を示すブロック図である。
第 3図は、 拘束長 3の符号化器の構成を示すブロック図である。
第 4図は、 トレリス図形を示す説明図である。
第 5図は、 部分的に拡大されたトレリス図形を示す説明図である。
第 6図は、 パスメ トリ ックの計算を示す説明図である。
第 7図は、 Viterbi復号化の処理手順を示すフローチヤ一トである。
第 8図は、 パスメ トリックの演算手順を示すフローチヤ一トである。 第 9図は、 従来の誤り計数装置の構成を示すプロック図である。
第 10図は、 信号識別の手順を示すフローチャートである。
第 1 1図は、 信号識別装置の構成を示すプロック図である。 発明を実施するための最良の形態 以下に、 出願人が最良と考える発明の実施形態を、 図面を適宜引用し つつ説明する。
まず、 Viterbi復号化の原理について、 説明する。 Viterbi復号化とは、 復 号化の手法のひとつである。 複号化とは、 符号化と併用される信号変換 の手法である。 本明細書では、 符号化とは、 ディジタル符号などを伝送 するシステムにおいて、 送信側のターミナルにおいて、 伝送すべきディ ジタル符号などを特定の法則に基づいて変換する方法を指す。 一方復号 化とは、 送信側のターミナルから符号化されて伝送されてきた信号をも とに、 符号化以前のディジタル符号を得る方法を指す。
Viterbi復号化は、 トレリス符号化と組み合わせて用いられる。 このよう に伝送の前後で符号化ならびに複号化を行う目的は、 符号化利得を得る ことにある。 符号化利得は、 一定の誤り率を得るための符号化を行わな い場合の理論 CN比と、 誤り訂正復号後の CN比との差によって、 定義され る。 ただし CN比は、 動作信号の搬送電力と雑音電力との比である。 この ような符号化利得を得ることによって、 信号の伝送に伴って発生する伝 送誤りの影響を抑制することができる。 特に、 トレリス符号ィ匕と Viterbi復 号化を用いることで、 誤りの訂正をも同時に行うことができる。
Viterbi復号化の背景として、 まずたたみ込み符号化の過程について、 簡 単に説明する。 たたみ込み符号は、 入力ビッ トとそれに先行する一定数 のビッ トとの mod2加算によって生成される。 このため、 符号化器は、 第 3 図に示すようにシフトレジスタと排他的論理和回路とによって形成され る o
第 3図は、 符号化率 1/2、 拘束長 3の符号化器の構成を示す。 符号化率 は、 入力ビッ ト数と出力ビッ ト数の比率を示し、 拘束長は、 符号化器の 出力に影響を与える情報ビッ トの数を示す。 第 3図において、 3 1は、 (j)(a)(b)から成る 3段のシフトレジスタである。 このシフトレジスタ 31に は、 1ビッ トずつの入力が可能である。
1ビッ トの入力データは、 レジスタ(a)のデータをレジスタ(b)に、 レジス タ (j)のデータをレジスタ(a)にシフトした後、 レジスタ (j)に格納される。 EXOR-1ならびに EXOR-2は排他的論理和回路である。 排他的論理和回路 EXOR-1ないし EXOR-2では、 各々 mod 2の加算が、行われる。 この排他的論 理和回路 EXOR- 1ないし EXOR-2の出力 X 1ならびに X2が、 そのまま符号化 器の出力となる。 この出力を、 符号化出力と呼ぶ。 この符号化出力は、 シフトレジスタ 31にデ一タカ slビッ ト入力するたびに取り出される。 この ため、 入力されるデータの 1ビッ トごとに、 XIならびに X2からそれぞれ 1 ビッ トずつ、 合計 2ビッ トの出力が得られる。
このような符号化器の処理を概念的に表現する手法として、 トレリス 図形と呼ばれるものがある。 このトレリス図形を前述の第 3図の符号化器 の構成に基づいて作成したものを、 第 4図に示す。
第 4図において、 整列した円は、 符号化器の最新入力の 1ビッ トを除い て、 シフトレジスタ 31の採り得る状態を、 すなわち、 レジスタ(a)(b)の採 り得る状態を示す。 一般には、 最新入力 1ビッ トを含めない場合、 符号化 器のシフトレジスタは、 (k-1)段で構成されるので、 2† (k-1)通りの状態を 採り得る。 第 3図では、 'Ό,0"、 "0,Γ、 "1,0"、 "1 ,1 "の 4通りとなる。
このようなシフトレジスタの状態を示す円を、 一般にノードと呼ぶ。 このノードは、 第 4図では 4列に並んでいる。 この 4列は、 4段階の状態遷移 を示す。 符号化器の出力は、 初期状態においては左端の列の 4つのノード のいずれかによつて示される。 この状態から符号化器に 1ビッ トの入力が あるたびに、 順に右隣の列に属するノー ドのいずれかへと順次遷移す る。 右端の状態で、 さらに符号化器に 1ビッ トの入力があれば、 図示して ないが、 同様にさらに図の右方向へ遷移が起こる。
ただし、 全く任意の状態に遷移するわけではない。 第 4図において矢印 で結ばれた矢印に沿ってしか、 遷移は起こり得ない。 第 4図において、 実 線で示された矢印は、 符号化器に' Ό"の入力があった場合の遷移を、 また 点線で示された矢印は、 符号化器に" Γの入力があった場合の遷移を示 す。 このようなノー ド相互間を結ぶ矢印を、 ブランチと呼ぶ。 各ブラン チには、 実線で示されると点線で示されるとにかかわらず、 それぞれ固 有の 2桁の値が割り当てられている。
この 2桁の値は、 符号化器のシフトレジスタ 31に蓄えられているデータ に対し、 排他的論理和演算 EXOR-1と EXOR-2を実行した出力値 (X1,X2)を 示している。 たとえば、 シフトレジスタ 31の (a)、 (b)が 'Ό,Γの状態にある とき、 入力データ力 " 1"であれば、 出力 XIは 3ビッ ト 1、 0、 1の排他的論理 和だから、 0となる。 一方、 出力 Χ2は 2ビッ ト 1、 1の論理和であるから、 0 となる。 このことから、 第 4図の状態 "0,0"と、 次の状態" 1,0"を結ぶブラン チには、 (00)が割り当てられている。
このようにして、 符号化の処理は、 遷移を示すブランチをトレリス図 形の上でたどって行く ことによって表現されることになる。 すなわち、 このブランチの連続によって、 遷移の過程を連続的に示すことができ る。 この連続的な遷移の過程を、 パスと呼ぶ。
こう した符号化出力力'、 通信回線などを介して送信側のターミナルか ら受信側のターミナルへと伝送される。 このようにして伝送された符号 化出力を受信した側では、 この符号化出力を基にして、 符号化器に 1ビッ トずつ入力された入力信号と同じ信号を得るために、 復号化と呼ばれる 処理を行う。 この複号化の処理として代表的なものが、 先に述べた Viterbi 復号化と呼ばれる処理である。 以下に、 Viterbi復号化の概念ならびに処理 手順の詳細について、 説明する。
Viterbi復号化は、 復号化処理の中でも、 特に最尤復号化と呼ばれる手順 である。 これは、 符号化信号をもとに、 入力信号の候補をいくつか想定 して、 その中から正しい入力信号である確率が最も高いと思われる候補 を、 もとの入力信号として採用するものである。 この手順では、 符号化 信号のみに基づいて、 他の信号を用いずに復号化を行うことを特徴とす る o
第 2図に、 本発明の実施のために用いられる複号化装置の概要を示す。 第 2図において、 復号化装置は、 ACS演算部 201、 メ トリ ックメモリ 202、 パスメモリ 203、 誤り演算部 204、 ならびにこれらを制御する制御部 205か ら構成される。 このうち誤り演算部を除く各部が、 Viterbi複号化部を構成 する。 この Viterbi復号化部が、 Viterbi復号化の処理を全て実行する。
また、 第 1図に、 本発明の実施手順を示す。 まず、 ステップ 101におい て復号化装置が、 符号化信号を受信する。 この符号化信号は、 ACS演算部 201に設けられたメモリに記憶される。 次いで、 記憶された符号化信号が 取り出され、 Viterbi復号化が施される。 この Viterbi復号化の処理中に、 ノ、。 スメ トリックが算出される。 このパスメ トリックは、 ACS演算部 201の中 の図示しないメモリに記憶される。 その後、 パスメ トリ ックが取り出さ れ、 所定の値を超えているか否かが調べられる。 パスメ トリ ックが所定 の値を超えていなければ、 パスメ トリ ックがそのまま誤り数となる。 一 方、 パスメ トリ ックが所定の値を超えていれば、 別の所定の値が、 誤り 数となる。 そして最後に、 この誤り数と、 パスメ トリックをそのまま誤 り数にしたか否かを示す誤り補正信号、 ならびに Viterbi復号化の結果求め られた復号化信号が、 複号化装置から出力される。
次いで、 上に述べた一連の処理の詳細について、 以下に説明を行う。 まず、 ACS演算部 201が、 第 3図に示した符号化器の 2系統の出力 al'なら びに a2'から成る符号化信号を受信する。 ACS演算部 201は、 受信した符号 化信号を基に、 先に述べたパスを推定し、 このパスから符号化器に入力 された信号を復元する処理を行う。 この処理の手順について、 以下に説 明する。 なお、 これ以降、 受信した符号化信号を、 単に受信信号と呼 ぶ。
この受信信号に応答する符号化器のシフトレジスタの状態は、 先に第 4 図に示したトレリス図形の 4通りの状態のいずれかにあてはまる。 この状 態に到達するまでに、 トレリス図形の左端の初期状態のいずれかから、 第 4図に示されたいずれかのブランチをたどって、 状態遷移が行われてき たはずである。
ところで、 このブランチには、 それぞれブランチメ トリ ックが対応す る。 このメ トリ ックは、 符号語間のハミング距離を用いて求められる。 すなわち、 受信した信号と各ブランチのメ トリ ックを、 ハミ ング距離で 比較することによって、 ブランチごとのメ トリックが求められる。
そこで、 ACS演算部 201においては、 ノードごとに、 そのノードに到達 するパスに属する全てのブランチのメ トリ ックを合計す.ることによつ て、 パスメ トリックを求める。
このパスメ トリックの計算の詳細について、 次に説明する。 第 5図に、 第 4図のトレリス図形の一部を拡大したものを示す。 第 5図においては、 特 定の状態 mに遷移する 2本のブランチが示されている。 この 2本のブランチ には、 それぞれビッ ト列 (a0(m), al(m))ならびに (b0(m), bl(m))が割り当てら れている。 この各々割り当てられたビッ ト列は、 第 5図に示されたブラン チを通って符号化器の状態が遷移した場合に、 符号化器から出力される 符号化出力を示す。 すなわち、 符号化器の状態が状態 kOから状態 mに遷移 したのであれば、 この遷移に伴って符号化出力 (a0(m), al(m))が出力された はずである。 同様に、 符号化器の状態が状態 klから状態 mに遷移したので あれば、 この遷移に伴って符号化出力 (b0(m),bl(m))が出力されたはずであ る o
これに対して、 実際に Viterbi復号部 901が受信したビッ ト列を、 (r0(t), rl(t))とする。 このビッ ト列は、 伝送誤りを含むことによって、 実際の符 号化出力と異なっている可能性がある。 なお、 伝送誤りとは、 符号化器 の出力から Viterbi復号部 901への入力までの間に発生する信号の誤りを指 す。
まず、 任意のブランチに対応する状態遷移について、 実際に受信した 信号とのハミング距離を求める。
このハミ ング距離の計算は、 それぞれのブランチについて、 次の式に よって行われる。
状態 k0から状態 mへ遷移する場合
X=EXOR |a0(m), r0(t)[ +EXOR |al(m), rl(t)[
状態 klから状態 mへ遷移する場合
Y=EXOR IbO(m), r0(t)| +EXOR |bl(m), rl(t)|
なお、 ここで EXOR laO(m), rO(t)i は、 a0(m)と r0(t)との排他的論理和を採 ることを示す。 上記の式における他の項でも、 同様である。 このよう に、 受信した信号の nビッ トごとに、 受信した信号とブランチとの排他的 論理和を求めることで、 受信した信号とブランチとのハミング距離を求 めることができる。 次いで、 このハミング距離を一連の状態遷移から成 るパス全体について累積する。 このハミング距離の合計が、 パス全体の パスメ トリックになる。 この演算は、 次の式で示される。
ただし、 入力データ数が nビッ ト (ただし、 nは拘束長の逆数)増えるご とに、 採り得るパスの数は 2†n倍になる。 このため、 入力データが多量に なると、 パスの数が膨大になり、 受信信号と採り得るすべてのパスとに ついてハミング距離を把握することは、 難しくなる。 そこで、 nビッ ト受 信するごとに、 各ノードに到達する 2本のパスのうち、 当該ノードまでの パスメ トリ ックをよ り小さくするパスを、 生き残りパスとして選択す る。 この方法によれば、 ノード数と等しい 2† (nレ 1)通りのパスを把握する だけで済む。 このとき、 パスメ トリックは、
sw0=min { s(k0,t- 1 )+x,s(k 1 ,t- 1 )+y }
で与えられる。 ここに、 s(k0,t-l)は (t-1)の時刻における状態 k0のパスメ ト リック、 s(kl,t-l)は (t-1 )の時刻における状態 klのパスメ トリックである。 第 6図に、 計算の一例を挙げる。 実際に受信した信号を、 Z=(00, 1 1,00,11) とする。 これに対して、 図示されたパスには、 Y=(00,1 1 ,10,1 1) が対応す る。 このときに、 生き残りパスを選択する手法が採用される。 この手法 について、 以下に説明する。
まず、 第 6図のクロック番号 1,2における初期状態では、 4通りのパスし か存在しない。 一般に、 符号化レジスタの初期値が定まっている場合、 n(k-l)ビッ トが受信されるまでは、 クロック番号 2において、 トレリス図形 の初期状態にある。 第 6図で、 各状態に到達するパスのパスメ トリ ック は、 次の通りとなる。
i) パスが "00"— "00"→"00" である場合には、 ノ、 °スメ トリックは 3 ii) パスが "00"→"10"— 'ΌΓ である場合には、 ノ、'スメ トリックは 2 iii) パスが "00"→"00"→"10" である場合には、 パスメ トリ ックは 1 iv) パスが "00"→" 10"— "11" である場合には、 パスメ トリックは 2 次に、 定常状態では、 各々のノードで、 該ノードに入力される 2本のパ スのメ トリ ックを比較して、 よ り小さなメ トリ ックを有するパスを残 し、 他のパスを排除する。 ここで、 もし 2本のパスが同一のメ トリック値 を持つ場合には、 いずれか任意のひとつを選択する。
このパスメ トリックの計算の具体例を、 第 6図を用いて説明する。
まず、 第 3図に示した符号化器に、 X=(0,1,0,0)が入力されたものとす る。 このとき、 符号化器の符号化出力は、 Y=(00,l l,10,l l)となる。 この信 号を復号部に伝送したところ、 第 2ビッ トならびに第 5ビッ トに誤りを生じ て、 実際の受信信号が、 Z=(01,l l,00,l l)になったものとする。 この場合 に、 パスメ トリックの計算のために、 次の手順を用いる。
クロック番号 3において、 状態 "0,0"に到達するパスは、 "0,0"→"0,0"と
'Ό,Γ→'Ό,0"の 2本ある。 これらのパスメ トリックは、 それぞれ次に示す通 りとなる。
i) 3+EXOR(00,00)=3
ii) 2+EXOR(l l ,00)=4
この結果、 i)がより小さいパスメ トリックを与える。 この結果に基き、 i)を生き残りパスとして採用する。
以下、 すべての状態について同様に処理すると、
"0,0"→"0,0"→"0,0"→"0,0"
"0,0"→"1,0"→"1 ,1"→"0,1"
"0,0"→"1,0"→"0,1 "→"1,0"
"0,0"→"0,0"→" 1,0"→"1,1"
以上 4本のパスが、 選択される。
同様に、 クロック番号 4において、 各状態に到達するパスは、
'Ό,0"→"0,0"→" 1,0"— 'Ό,Γ→'Ό,0"
"0,0"→" 1 ,0"→"0, 1 "→" 1 ,0"→"0,1 "
'Ό,0"→'Ό,0"→'Ό,0"→'Ό,0"→"1,0"
"0,0"—" 1 ,0"— "0, 1 "→" 1 ,0"→" 1,1"
となる。
以上のように、 定常状態では、 常に 4本のパスが生き残りパスとなって いる力 s、 最終的には、 この 4本から 1本を選択しなければならない。 このた めには、 4本のパスのメ トリックを比較して、 最も小さなパスメ トリ ック を与えるパスを選択する方法もあるが、 実際には、 入力信号のあとに テールビッ トを (k-1)ビッ ト追加して符号化し、 これによつてパスを 1本選 択できるようにすること力、 行われている。
以下、 このパスメ トリックを求める処理手順の詳細を説明する。
第 7図に、 ACS演算部 201ならびに制御部 205で行われる処理を示す。 こ こでは、 まずステップ 701、 ならびに 702においてパスメ トリ ックの計算 と、 生き残りパスの選択を行う。 この処理手順を、 第 8図に示す。
まず、 ステップ 801において、 初期値を設定する。 ここに、 iは受信信号 が何ビッ ト目の人力を符号化したものかを、 tは演算の対象となるブラン チが何度目の状態遷移にあたるかを、 s2(m)は状態 mに到達するパスのパ スメ トリ ックを、 jは復号化された信号のビッ ト数を、 それぞれ示す数値 である。 次に、 ステップ 802において、 sl(m) = s2(m)とする。
次いで、 ステップ 803において受信信号 a'l(i)、 a'2(i)の対を入力する。 こ れは、 符号化器に入力した信号の iビッ ト目に対応して符号化器から出力 される信号に誤りを付加した信号であり、 それぞれ 1ビッ トを占める。 ついで、 ステップ 804において、 ブランチメ トリックの演算を行う。 第
8図に示された bl(m,kO)、 b2( k0)、 bl(m,kl)、 b2(m,kl)の値は、 いずれも生 成多項式と呼ばれる当業者に知られた計算により求められる。 これらの 値は、 いずれも 1もしくは 0のいずれかを採る。 この値と、 ステップ 802に おいて入力した受信信号 a'l (i)、 a'2( の対の排他的論理和をそれぞれ採る ことにより、 i番目の状態遷移に対応したブランチメ トリック Xならびに y の組が、 求められる。 ここに、 k Oならびに klは、 第 5図と同様に、 いずれ もノードを示す値である。
次に、 ステップ 805において、 求められたブランチメ トリックを、 該当 するノードまでの生き残りパスに対応するパスメ トリ ックに加える。 こ こで、 入力した受信信号 a'l(i)、 a'2(i)に対応するブランチまでのパスメ ト リック力 ?、 2種類求められる。 ここで、 求められるパスメ トリックは、 常 に 2種類である。 これは、 任意のノードに入力するブランチが 2通り存在 し、 且つ任意のブランチに対して生き残りパスが 1通り存在するためであ る 0
なお、 ここでいう生き残りパスは、 次に述べる手順で、 (i-1)番目までの 状態遷移に対応したブランチから成るすべてのパスから選び出された、 特定のパスである。
ついで、 ステップ 806において、 2種類のパスメ トリ ックを比較する。 この比較の結果、 よ り小さなパスメ トリ ックを有するパスを、 生き残り パスとして採用する。 ステップ 807またはステップ 810において、 生き残り パスのパスメ トリ ックを表わす変数 s2(m)に、 ステップ 806で採用したパス メ トリックを代入する。 次いで、 ステップ 809またはステップ 812におい て、 パスメモリに記憶される変数 PM(m,t)に、 生き残りパスが通過する ノードを示す値 kOを代人する。 このステップ 802〜ステップ 812における処 理を、 m=0〜2† (nl-l )の間、 繰り返して実行する。 その後、 ワーキングメ モリに記憶される変数 WM(m,iw)に、 パスメモリに記憶された値 PM(m,t)を 代入する。
この後、 第 7図のステップ 704に示されるように、 受信信号の全ビッ ト の処理が終了したか否かを判定する。 このステップ 704以降の処理は、 制 御部 205において行われる。 この段階でパスが収束していない場合には、 可能な限り正確な復号信号を得るための方法として、 ステップ 705におい てメ トリックメモリから最小メ トリックを読み出し、 この最小メ トリ ッ クに対応するパスを基に、 ステツプ 706において復号信号を確定する。 この計算を完了したのちに、 変数 M(m,it)に、 ヮ一キングメモリにすで に記憶された変数 WM(im,it)の値を代入する。 この処理を、 it=0〜t-l、 m=0 〜2† (nl-l)-lの範囲で、 それぞれについて行う。
ただし、 この Viterbi復号化の処理では、 受信信号に含まれる誤りを完全 に訂正できないことも有り得る。 そのようなケースを発見するために、 第 1図のステップ 105において、 既に求められたパスメ トリックが設定値よ りも大きくなつているか否かを判定する。 ここで、 パスメ トリックが設 定値よ りも大きければ、 復号化された信号に誤りが多いことになる。 こ のケースでは、 既に述べた復号化の過程で、 生き残りパスとして最も適 切なパスを選び得たか否かが、 疑わしい。
このようにして受信信号の復号化を終了した後に、 メ トリ ックメモリ に記憶されたパスメ ト リ ックの値を読み出す。 このとき、 メ トリ ックメ モリの値は、 先に述べた最尤パスに対応するものである。 この最尤パス を迪ることによ り、 復号信号を得ることができる。 このことから、 メ ト リ ックメモリに記憶されたパスメ トリ ックの値は、 復号信号に対応する ものと言える。 また、 ノ、。スメ トリ ックの値がブランチメ トリ ックの総和 であり、 かつブランチメ トリ ックがブランチと受信信号とのハミ ング距 離によって求められることから、 最尤パスが符号化以前の入力信号を忠 実に再現しているものと仮定すれば、 パスメ トリ ックの値は、 受信信号 の誤りビッ トの数に等しいことがわかる。
そこで、 パスメ トリックの値を、 そのまま誤り数として出力する。 また、 誤り数が Viterbi復号化により訂正可能な最大誤り数を超えた場合 には、 設定閾値を超えた最新の誤り j個の誤り数 Novの平均をとつた値 Ner= (∑ Nov) Zj
をもって、 誤り数とする補正処理を行う。 このときには、 パスメ トリッ クの値に代えて Nerを制御部から出力することとして、 パスメ トリ ックの 値を、 誤り数の出力どしては無効とする。 この補正処理について、 続い て説明する。
また、 上に述べた方法で求められた誤り数を利用して、 信号の識別を 行うことができる。 以下に、 この処理について説明する。
一般に、 音声信号と FACCH信号とでは、 符号化の処理方法がやや異な る。 このために、 復号化の方法も必然的に異なるものでなければならな い。 これらの信号を復号化する際に、 各信号の符号化方法に対応しない 復号化方法を用いると、 対応する復号化方法を用いた場合に比べて、 誤 りの数が見かけ上増加する。 これは、 たとえ受信信号に誤りがなくて も、 復号化の方法が適切でないために、 正確な復号信号を得ることがで きないからである。 このため、 復号信号が誤っている分だけ、 見かけ上 誤りを発生することになる。
そこで、 この誤り数を監視しつつ、 同一の受信信号に対して相異なる 方法を用いて、 繰り返し復号化を行う。 次に、 この複数回の複号化に伴 う誤り数を比較する。 この比較の結果、 よ り誤りの少ない復号化方法 力 s、 受信信号に対して適切な復号化方法であると判定できる。 これを音 声信号と FACCH信号との両方に行えば、 受信した信号が音声信号である か FACCH信号であるかを判定することができる。
第 14図は、 本発明の信号識別装置の構成の概要を示すブロック図であ る。 第 14図に示された信号識別装置は、 大き く分けて 3つの部分から成 る。 第 1に音声信号復号化部 111、 第 2に FACCH信号復号化部 112、 第 3に信 号識別部 1 13である。 これ以降の処理については、 第 10図に示されたフ 口一 ·チャートと第 1 1図に示されたブロック図を並行して参照しつつ、 説 明する。
上に述べた信号識別装置に、 音声信号あるいは FACCH信号が入力す る。 これらの信号は、 いずれも符号化されているものとする。 また、 こ れらの信号の符号化を行う際に、 符号化レート、 拘束長、 生成多項式な どは、 両信号で異なっているものとする。 ただし、 これらのすべての条 件が異なったものである必要は、 必ずしもない。 これらの条件は、 根本 的には音声信号あるいは FACCH信号の規格により、 より具体的には符号 化の手順により決められる。 また、 この発明の狙いからみても、 同一の 信号が入力された際に、 発生する誤りの数に差を生じる程度に、 条件が 異なっていれば構わない。 このため、 一部の条件は、 同一の信号に対し て誤り数に差を生じる限り、 音声信号復号化部 111と FACCH信号復号化部 112とで、 同一であっても構わない。 この信号は、 音声信号複号化部 1 1 1と FACCH信号復号化部 1 12にそれぞ れ設けられた ACS演算部に、 同時に入力する。 ここで、 すでに述べた方法 に従って、 生き残りパスの選択が行われる。 この選択に従い、 どのパス が選択されたかが、 パスメモリ 203に記録される。 これと実質的に同時 に、 ノ、。スメ トリ ックの値が、 メ トリックメモリ 202に記録される。 このパ スメモリの記録から、 信号の復号化を行う。 一方、 メ トリックメモリ 202 の記録から、 先に述べた方法を用いて誤り数の算出を行う。 すなわち、 音声信号複号化部 1 1 1と FACCH信号複号化部 112において、 各々独自に既 に述べた方法を用いて生き残りパスを決定し、 この生き残りパスと受信 信号との間でハミング距離を求めて、 パスメ トリックを決定する。 この ようにして求められた 2種類のパスメ トリ ックを、 それぞれ誤り数とし て、 同様に独自に決定された復号信号とともに出力する。 この結果、 誤 り数は、 同一の信号入力に対しても、 音声信号復号化部 111と FACCH信号 復号化部 1 12とで異なる。 これは、 音声信号と FACCH信号とが、 符号化 レート、 拘束長、 生成多項式などの条件を異にする手順に基づいて復号 化されるべきものであるという理由による。 その後、 選択された生き残 りパスに応じて、 複号化の処理が行われる。 また、 パスメ トリ ックの値 に従って、 誤り数が求められる。 以下、 処理の詳細について、 第 10図に示 されたフロー .チャートを参照しつつ、 説明する。
まず、 ステップ 1001において、 誤り数、 正誤信号、 ならびに復号信号 が、 それぞれ # 1ならびに # 2の 2種類ずつ入力する。 これらの信号は、 そ れぞれ別の復号化部によって復号化の処理を施されたものである。 ここ に、 誤り数はパスメ トリ ックの値に従って求められた値、 正誤信号は第
10図において誤り検出の結果が正しいか否かを示す信号、 復号信号は、 ACS演算部に入力した受信信号に Viterbi復号化の処理を施したものであ る。 ここでは、 説明を理解し易くするために、 # 1が音声信号復号化部、 # 2が FACCH信号復号化部に、 それぞれ相当するものとする。
次いで、 ステップ 1002において正誤信号 # 1が正であるか否かを調べ る。 これは、 音声信号復号化部において正確な複号化がなされたか否か を判定する処理である。 この信号としては、 TIAに規定された誤り検出符 号を用いればよい。 この結果、 正誤信号が正であれば、 復号化が正確に なされたものと判断される。 この場合には、 入力した信号はおそらく音 声信号であろう、 と考えられる。 次に、 ステップ 1003では、 誤り数 # 1が 設定閾値 # laを超えたかどうかを調べる。 ここで誤り数 # 1が設定閾値 # la以下であれば、 入力した信号が音声信号だと断定しても差し支えないと 考えられる。 ステップ 1004において、 識別信号を # 1とし、 復号信号なら びに誤り数として、 それぞれ復号信号 # 1ならびに誤り数 # 1を採用する。 これに対して、 ステップ 1002において正誤信号 # 1が誤であった、 ある いはステツプ 1003において誤り数 # 1が設定閾値 # laを超えたような場合 には、 音声信号復号化部において入力信号の復号化が正しくなされな かったことになる。 この原因としては、 入力した信号が FACCH信号で あったことが考えられる。 もし入力した信号が FACCH信号であれば、 入 力した信号が FACCH信号復号化部において正しく復号化されているはず である。
そこで、 正誤信号 # 1が誤であった場合には、 ステップ 1005において誤 り数 # 1が設定閾値 # lbを超えたかどうかを調べる。 ここでいう設定閾値 # lbの値は、 設定閾値 # laに比べて大きくても小さくても構わない。 この 結果、 誤り数 # 1が設定閾値 # lb未満であれば、 正誤信号 # 1が正であった ときと同様に、 ステップにおいて識別信号を # 1とし、 復号信号ならびに 誤り数として、 それぞれ復号信号 # 1ならびに誤り数 # 1を採用する。 一 方、 誤り数 # 1が設定閾値 # lb以上であれば、 ステップ 1006において正誤 信号 # 2が正であるか否かを調べる。 また、 それ以前にステップ 1003にお いて誤り数 # 1が設定閾値 # laを超えた場合にも、 同様に正誤信号 #2が正 であるか否かを調べる。 これらの結果、 正誤信号 #2が正であれば、 人力 した信号はおそらく FACCH信号であろう、 と考えられる。 次に、 ステツ プ 1010では、 誤り数 #2が設定閾値 #2aを超えたかどうかを調べる。 ここ で誤り数 # 1が設定閾値 #2a以下であれば、 入力した信号が FACCH信号だ と断定しても差し支えないと考えられる。 ステップ 1009において、 識別信 号を #2とし、 復号信号ならびに誤り数として、 それぞれ復号信号 #2なら びに誤り数 #2を採用する。
これに対して、 ステップ 1006において正誤信号 #2が誤であつたときに は、 ステツプ 1007において誤り数 #2が設定閾値 #2b以上であるか否かを 調べる。 この結果、 誤り数 #2が設定閾値 #2b未満であれば、 正誤信号 #2 が正であったときと同様に、 ステップ 1009において識別信号を #2とし、 復号信号ならびに誤り数として、 それぞれ復号信号 #2ならびに誤り数 # 2を採用する。
一方、 ステップ 1010において誤り数 #2が設定閾値 #2aを超えた場合、 あるいはステツプ 1007において誤り数 #2が設定閾値 #2b以上であった場 合には、 FACCH信号復号化部においても、 入力信号が正しく復号化され なかった虞がある。
この場合には、 ステップ 1008において誤り数 #1と誤り数 #2の大小を比 較する。 この結果に応じて、 ステップ 1004あるいはステップ 1009におい て、 より誤り数の少ない方の識別信号、 復号信号、 ならびに誤り数を採 用する。 その後、 これらの処理結果を出力する。 産業上の利用可能性
本癸明は、 無線あるいは有線の伝送路を介してディジタル信号を伝送 する各種通信機器に適しており、 特に伝送路の前後伝送すべき信号を符 号化あるいは復号化して伝送を行う通信機器に適する,

Claims

補正書の請求の範囲 [ 1 9 9 4年 1 1月 8日 (0 8 . 1 1 . 9 4 ) 国際事務局受理:出願当初の請求の 範囲 2— 8、 1 0および 1 2 _ 1 6は補正された;出願当初の請求の範囲 1 1は取 り下げられた;他の請求の範囲は変更無し。 ( 3頁) ]
1 . 入力 し た信号に従っ て、 該信号に含ま れる情報の所定量ごと に生き ' 残 り ノ ス を設定 し 、 こ の生き残 り パス に対応す るパスメ 卜 リ ッ ク を求 め、 こ のパス メ ト リ ッ ク値に基づいて前記信号の復号化を行う誤 り 検出 方法であ っ て、 前記パスメ 卜 リ ッ ク の値に基づいて前記入力 し た信号に 含ま れる誤 り の数を決定する こ と を特徴と する誤 り 検出方法。
2 . (補正後) 請求の範囲第 1 項に記載の誤 り 検出方法であ っ て 、 パス メ ト リ ッ クの値を誤 り 数と する こ と を特徴と す る誤 り 検出方法。
3 . (補正後) 請求の範囲第 1 項に記載の誤 り 検出方法であ っ て、 パス メ 卜 リ ッ ク を 、 生き残 り パス と受信信号と のハ ミ ング距離か ら求める こ と を特徴 と す る誤 り 検出方法。
4 . (補 ΊΕ後) 請求の範囲第 1 項に記載の誤 り 検出方法であ っ て、 誤 り の数が設定閾値を超えた と き に、 所定の値を誤 り 数とす る こ と を特徴 と する誤 り 検出方法。
5 . (補正後) 請求の範囲第 4項に記載の誤 り 検出方法であ っ て、 前記 所定の数 と し て 、 誤 り 数が設定閾値を超え た場合の平均誤 り 数を採用す る こ と を特徴 と する誤 り 検出方法。
6 . (補正後) 請求の範囲第 1 項に記載の誤 り 検出方法であ っ て、 入力 し た信号の全部を復号化 して もパスが収束 しな いと き には、 最小のパス メ ト リ ッ ク値を与え るパスに よ っ て、 パスメ ト リ ッ クな らびに復号信号 を求め る こ と を特徴 と す る誤 り 検出方法。
7 - (補正後) 請求の範囲第 6項に記載の誤 り 検出方法であ っ て、 誤 り の数が設定閾値を超えた と き に、 所定の値を誤 り 数と する こ と を特徴 と する誤 り 検出方法。
8 - (補正後) 請求の範囲第 7 項に記載の誤 り 検出方法であ っ て、 前記 所定の数 と し て、 誤 り 数が設定闞値を超えた場合の平均誤り 数を採用す る こ と を特徴 と する誤 り 検出方法。
9 . 復号化部と 、 ノ ス情報を記録するパスメ モ リ と 、 ノ、'スメ ト リ ッ ク を 記録する メ 卜 リ ッ ク メ モ リ と を持ち、 入力 し た信.号に対 して復号化を行 う誤 り 検出装置であ っ て、 該メ ト リ ッ クメ モ リ に記録さ れたパスメ ト リ ッ ク を読み出す誤 り 演算部を持つ こ と を特徴と する誤 り 検出装置。
1 0 . (補正後) 請求の範囲第 9 項に記載の誤 り 検出装置であ っ て、 前 記誤 り 演算部が、 メ ト リ ッ ク メ モ リ の値を誤 り 数と して出力する演算部 であ る こ と を特徴と する誤 り 検出装置。
1 1 (削除)
1 2 . (補正後) 第一お よ び第二の相異な る復号化処理手順を持ち、 該復号化処理手順に よ っ て各 々 求め ら れたパスメ 卜 リ ッ クの値に基づい て、 該復号化処理手順に よ る誤 り 数を決定 し、
前記誤 り 数か ら 、 入力 し た信号がいずれかの復号化処理手順に対応す る かを判断する信号識別方法。
1 3 . (補正後) 請求の範朋第 1 2 項に記載の信号識別方法であ っ て 、 前記第一およ び第二の相異な る復号化処理手順に よ っ て各々 求め られた パスメ 卜 リ ッ ク の値を誤 り 数 と す る こ と を特徴と す る信号識別方法。
1 4 . (補正後) 請求の範囲第 1 2 項に記載の信号識別方法であ っ て 、 第一の復号化手順に依る処理の結果、 誤 り 数が所定の値よ り も小さ けれ ば、 第一の復号化手順を採用する こ と を特徴と する信号識別方法。
1 5 . (補正後) 請求の範囲第 1 2 項に記載の信号識別方法であ っ て、 第二の復号化手順に依る処理の結果、 誤 り 数が所定の値よ り も小さ けれ ば、 第二の復号化手順を採用する こ と を特徴と する信号識別方法。 1 6 . (袖正後) 請求の範囲第 1 2 項に記載の信号識別方法であ っ て、 第一お よ び第二のいずれかの復号化処理手順で も 、 誤 り の数が所定の闞 値よ り も大き ければ、 よ り誤 り 数の少ない復号化手順を採用す る こ と を 特徴と する信号識別方法。
PCT/JP1993/000830 1993-06-21 1993-06-21 Bit error counting method and counter Ceased WO1995001008A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP93913548A EP0748057B1 (en) 1993-06-21 1993-06-21 Bit error counting method and counter
DE69328636T DE69328636T2 (de) 1993-06-21 1993-06-21 Bitfehler zählverfahren und zähler
PCT/JP1993/000830 WO1995001008A1 (en) 1993-06-21 1993-06-21 Bit error counting method and counter
JP7502637A JP2917177B2 (ja) 1993-06-21 1993-06-21 誤り検出方法、装置ならびに識別方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1993/000830 WO1995001008A1 (en) 1993-06-21 1993-06-21 Bit error counting method and counter

Publications (1)

Publication Number Publication Date
WO1995001008A1 true WO1995001008A1 (en) 1995-01-05

Family

ID=14070354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000830 Ceased WO1995001008A1 (en) 1993-06-21 1993-06-21 Bit error counting method and counter

Country Status (4)

Country Link
EP (1) EP0748057B1 (ja)
JP (1) JP2917177B2 (ja)
DE (1) DE69328636T2 (ja)
WO (1) WO1995001008A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262394A (ja) * 2005-03-18 2006-09-28 Nec Corp 復号回路及び復号方法
JP2011517255A (ja) 2008-04-15 2011-05-26 クゥアルコム・インコーポレイテッド チャネルデコーディングに基づいたエラー検出

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647314A1 (de) * 1996-11-13 1998-05-14 Siemens Ag Verfahren zum Erkennen von Fehlern bei der Datenübertragung
FI102335B1 (fi) 1997-02-28 1998-11-13 Nokia Telecommunications Oy Vastaanottomenetelmä ja vastaanotin
US6553065B1 (en) * 1999-02-04 2003-04-22 Nokia Corporation Mobile station employing CRC verification using decoding reliability and methods therefor
US6668298B1 (en) * 1999-12-29 2003-12-23 Intel Corporation Shifting an input signal from a high-speed domain to a lower-speed domain
US7010731B2 (en) * 2002-08-14 2006-03-07 Intel Corporation Method and apparatus of generating a quality indicator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61338U (ja) * 1984-06-06 1986-01-06 クラリオン株式会社 復号装置
JPS62159519A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd 誤り訂正方法及びその装置
JPS636173B2 (ja) * 1980-06-03 1988-02-08 Japan Broadcasting Corp
JPH01235073A (ja) * 1988-03-14 1989-09-20 Sony Corp データ種別検出装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8327084D0 (en) * 1983-10-11 1983-11-09 Gordon J Error correction decoder apparatus
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
US4823346A (en) * 1986-04-16 1989-04-18 Hitachi, Ltd. Maximum likelihood decoder
US5050191A (en) * 1989-10-24 1991-09-17 Hughes Aircraft Company Synchronization detector using path metric and branch metric values of a Viterbi decoder
EP0426894A1 (de) * 1989-11-08 1991-05-15 Siemens Aktiengesellschaft Verfahren zur schnellen Empfängersynchronisation unter Ausnutzung einer fehlerkorrigierenden Codierung
JP2594683B2 (ja) * 1990-05-18 1997-03-26 三菱電機株式会社 ヴィタビ・デコーダ
FR2664111A1 (fr) * 1990-06-28 1992-01-03 Alcatel Transmission Circuit de decodage de codes convolutionnels pour l'execution de l'etape de stockage et d'exploration inverse des chemins survivants d'un algorithme de viterbi.
JP3120511B2 (ja) * 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636173B2 (ja) * 1980-06-03 1988-02-08 Japan Broadcasting Corp
JPS61338U (ja) * 1984-06-06 1986-01-06 クラリオン株式会社 復号装置
JPS62159519A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd 誤り訂正方法及びその装置
JPH01235073A (ja) * 1988-03-14 1989-09-20 Sony Corp データ種別検出装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIROSHI MIYAGAWA, YOSHIHIRO IWATARE, HIDEKI IMAI, "Code Theory", 25 October 1974, SHOKODO K.K. (Tokyo), p. 370, 373, 375. *
See also references of EP0748057A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262394A (ja) * 2005-03-18 2006-09-28 Nec Corp 復号回路及び復号方法
JP2011517255A (ja) 2008-04-15 2011-05-26 クゥアルコム・インコーポレイテッド チャネルデコーディングに基づいたエラー検出
US8879643B2 (en) 2008-04-15 2014-11-04 Qualcomm Incorporated Data substitution scheme for oversampled data

Also Published As

Publication number Publication date
EP0748057A4 (en) 1997-07-30
DE69328636T2 (de) 2001-01-25
DE69328636D1 (de) 2000-06-15
EP0748057B1 (en) 2000-05-10
JP2917177B2 (ja) 1999-07-12
EP0748057A1 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
CN113491080B (zh) 多模式信道编码
US6148431A (en) Add compare select circuit and method implementing a viterbi algorithm
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
US8127216B2 (en) Reduced state soft output processing
US20070220409A1 (en) Symbol-level soft output viterbi algorithm (sova) and a simplification on sova
US5327441A (en) Method and circuit for decoding convolutional codes
JPH0388517A (ja) 広汎性ビテルビ復号化アルゴリズム
US7480852B2 (en) Method and system for improving decoding efficiency in wireless receivers
US5838697A (en) Bit error counting method and counting technical field
US20050210358A1 (en) Soft decoding of linear block codes
CN1100393C (zh) 采用固定长度的判定窗口对数据信号进行译码的方法
JP3233847B2 (ja) ビタビ復号方法及びビタビ復号回路
JP2917177B2 (ja) 誤り検出方法、装置ならびに識別方法
CN100512020C (zh) 一种译码方法及译码装置
JPWO1995001008A1 (ja) 誤り検出方法、装置ならびに識別方法
US6084925A (en) Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
US20070201586A1 (en) Multi-rate viterbi decoder
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
US20040190651A1 (en) Decoding a signal encoded with a convolutional code
JP2008118327A (ja) ビタビ復号方法
JP5370487B2 (ja) 復号方法および復号装置
JP3530451B2 (ja) ビタビ復号装置
CN100461638C (zh) 一种简化维特比译码器的方法
KR100893053B1 (ko) 길쌈 부호화 및 복호화를 위한 프레임 구성 및 에러 검출방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1993913548

Country of ref document: EP

ENP Entry into the national phase

Ref country code: US

Ref document number: 1995 564353

Date of ref document: 19951215

Kind code of ref document: A

Format of ref document f/p: F

ENP Entry into the national phase

Ref document number: 2165801

Country of ref document: CA

Ref country code: CA

Ref document number: 2165801

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 2165796

Country of ref document: CA

WWP Wipo information: published in national office

Ref document number: 1993913548

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1993913548

Country of ref document: EP