WO1995002919A1 - Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter - Google Patents

Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter Download PDF

Info

Publication number
WO1995002919A1
WO1995002919A1 PCT/DE1994/000757 DE9400757W WO9502919A1 WO 1995002919 A1 WO1995002919 A1 WO 1995002919A1 DE 9400757 W DE9400757 W DE 9400757W WO 9502919 A1 WO9502919 A1 WO 9502919A1
Authority
WO
WIPO (PCT)
Prior art keywords
inverter
control signals
master
slave
phase current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1994/000757
Other languages
English (en)
French (fr)
Inventor
Norbert Volkert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE59404110T priority Critical patent/DE59404110D1/de
Priority to EP94919553A priority patent/EP0709000B1/de
Publication of WO1995002919A1 publication Critical patent/WO1995002919A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for feeding a single network from two or more generators or sources in parallel; Arrangements for feeding already energised networks from additional generators or sources in parallel
    • H02J3/46—Controlling the sharing of generated power between the generators, sources or networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for feeding a single network from two or more generators or sources in parallel; Arrangements for feeding already energised networks from additional generators or sources in parallel
    • H02J3/46—Controlling the sharing of generated power between the generators, sources or networks
    • H02J3/48—Controlling the sharing of active power

Definitions

  • Method and device for controlling an m-pulse inverter arrangement consisting of a master inverter and at least one slave inverter
  • the invention relates to a method according to the preamble of claim 1. Such a method is known from EP 0 489 971 AI.
  • the asymmetrical distribution of the currents can have the following reasons:
  • Switching behavior can be used.
  • the preselection is associated with additional effort and is therefore disadvantageous in practice for production and warehousing.
  • the decoupling chokes are used to reduce the differences in the currents.
  • a uniform distribution of current by pre-calculating the required voltage time area of the cross reactors requires precise knowledge of the scatter limits of the switching delay times, the forward voltages of the power semiconductor switches and their load and temperature dependency.
  • the current difference is first determined, using the phase currents of a master inverter and the phase currents of a slave inverter. These determined phase current actual value differences are used to generate control signals for the slave inverter. Depending on the polarity and the amplitude of these phase current actual value differences, the control signals of the inverter control rate are delayed in such a time that the phase current actual value differences decrease. These generated control signals drive the slave inverter, while control pulses from the inverter headset drive the master inverter.
  • DE Patent 40 23 207 describes a method for operating parallel branches connected to a common DC voltage source with their branches formed from semiconductor switches.
  • operating inverters each feeding a common load via a choke coil, in which the compensation currents occurring due to unequal switching times of the semiconductor switches can be limited.
  • the currents are detected by the respective inverter branches connected in parallel, and an average value is formed from the current values. This mean value of the currents is compared in each case with the current values of the individual inverter branches.
  • the starting points and / or the end times of the ignition pulses for the semiconductor switches of the individual inverter branches are advanced or delayed in such a way that a symmetrization of those flowing through the inverter branches Currents occurs.
  • the starting point of the ignition pulses is also delayed by a predetermined time for all semiconductor switches in the inverter branches, the current values of which lie within the bandwidth predetermined by the mean value, and / or the end time of the ignition pulses is also advanced by a predetermined time.
  • the rising or falling edge of the control signal is shifted accordingly, depending on the polarity of the differential current and the circuit breaker involved.
  • the intermediate circuit voltage with a positive or negative sign lies between the master and the respective slave and reduces the differential current.
  • the upper and lower valves must then be locked against one another.
  • the invention is based on the knowledge that control interventions on the rising edges only affect the minimum pulse time, but not the locking time. If control of the falling edge is dispensed with, the residual current would only be able to be influenced in one direction without further measures.
  • the invention is based on the object of specifying a method and a device for controlling the inverter arrangement mentioned at the outset, as a result of which current differences which arise between a master inverter and a slave inverter can be compensated in a simple manner.
  • the difference current can only be influenced in both directions by shifting the rising edges of the control signal.
  • the falling edges are taken over directly. It is thus possible to use the locked control signals of the inverter tax rate without having to extend the locking time due to the so-called ⁇ -I control.
  • the principle can also be applied to the parallel connection of several inverters.
  • FIG. 1 shows an embodiment of a device for controlling an inverter arrangement
  • FIG. 2 shows a block diagram of a parallel connection
  • FIG. 1 shows an inverter arrangement 2 which is fed on the input side with a DC voltage Uz.
  • This inverter arrangement 2 consists of a parallel connection of a master inverter 4 and a slave inverter 6.
  • the outputs of each partial inverter 4 and 6 are each with a choke coil ' ⁇ M' - ⁇ - 'SM' ⁇ 'TM.' ⁇ - 'RS' ⁇ 'SS unc ⁇ L TS provided.
  • a choke coil L ⁇ , LgM 'L TM or LRG Lss L s gron- NEN three-phase chokes are used in each case.
  • the choke coils Suction throttle be formed.
  • phase conductors of the master inverter 4 and the phase conductors of the slave inverter 6 are electrically connected in parallel in terms of phases.
  • An induction machine 8 is connected to the conductors connected in parallel in phases.
  • a three-phase asynchronous machine is provided as the induction machine, and the partial inverters 4 and 6 are designed as six-pulse bridge circuits.
  • This inverter arrangement 2 has an inverter control unit 10 which is acted upon by a control vector ug j - on the input side.
  • This control vector is generated in a control device (not shown in more detail) as a function of process data.
  • the inverter control rate 10 generates six control signals S ⁇ , ..., S using known control methods, which are linked to a downstream parallel switching module 12.
  • a block diagram of the parallel switching module 12 is shown in more detail in FIG.
  • Control signals SIM acquisition '- - -> s 6K un ⁇ s lS' - * - 'S 6S to - D Le outputs the control signals S ⁇ , ..., S ⁇ ⁇ are connected to the control inputs of the master inverter 4 and the outputs with the control signals Sis »• • • ' S 6S are connected to the control inputs of the slave inverter 6.
  • the parallel switching module 12 is also electrically connected on the input side to current transformers 14, 16, 18, 20, 22 and 24.
  • the current transformers 14, 16 and 18 are each arranged in the phase conductors of the master inverter 4 and each detect an actual phase current value IRM ⁇ SM ⁇ TM ° i e.
  • Current transformers 22 and 24 are each arranged in the phase conductors of the slave inverter 6 and each record an actual phase current value IRS » I SS ' I TS *
  • FIG. 2 shows a block diagram of the parallel switching module 12 according to FIG. 1.
  • This block diagram shows the internal structure of the parallel switching module 12.
  • this parallel switching module 12 contains three evaluation circuits 26, 28 and 30. Of these three identical evaluation circuits 26, 28 and 30 assigned to the individual phases R, S and T, only the circuit 26 is shown in detail. It is also explained in more detail here alone:
  • phase current actual value difference .DELTA..sub.1 R is determined from the actual phase current values IRM and IRS by means of a difference generator 32.
  • This phase current actual value difference ⁇ IR becomes one Device 34 supplied, at the outputs of a magnitude signal VZRB and a sign signal VZRV.
  • the amount signal VZRB is fed to a first and a second displacement device 36 and 38.
  • each displacement device 36 and 38 is connected to a switching device 40 and 42.
  • these switching devices 40 and 42 are connected to the outputs of the teschari Auswer ⁇ 26 linked.
  • the device 34 for generating the magnitude signal VZRB and the sign signal VZRV has a comparator 44 on the input side and an analog-digital converter 46 on the output side.
  • the output of the comparator 44 is linked to the input of the analog-digital converter 46 via a controller 48.
  • this controller 48 is a proportional controller.
  • At the non-inverting input of the comparator 44 there is a phase current setpoint difference ⁇ IR * which is generally chosen to be zero.
  • the determined phase current actual value difference ⁇ IR is present at the inverting input of the comparator 44.
  • the controller output signal VZR corresponds to the shifting of the switch-on edges of the control signals S ⁇ and S4 to be realized.
  • This controller output signal VZR is digitized by means of the analog-digital converter 46 and separated into a magnitude signal VZRB and a sign signal VZRV. It would also be possible to advance the AD conversion and to digitally implement the controller 48 and / or the difference generator 44.
  • a backward counter is provided as the shifting device 36 and 38.
  • the set input 50 of the downward counters 36 and 38 is linked to the amount output 52 of the device 34.
  • the start input 54 of the down counter 36 is connected to the input 56 of the evaluation circuit 26, at which the control signal S] _ of the inverter control unit 10 is present.
  • the start input 54 of the down counter 38 is connected to the input 58 of the evaluation circuit 26, at which the control signal S4 of the inverter tax rate 10 pending.
  • a clock signal CLK is fed to each down counter 36 and 38.
  • the down counter 36 or 38 is linked to the switching device 40 or 42.
  • the switching device 40 and 42 is also connected to the input 56 and 58 of the evaluation circuit 26.
  • the control input 60 of the switching device 40 or 42 • is connected to a sign output 62 of the device 34.
  • the delayed control signal S ⁇ _v or S4V is fed to the master inverter _4 or the slave inverter 6, the control signal Si or S4 of the inverter headset 10 being fed to the other inverters 6 or 4, respectively.
  • the disk devices 36 and 38 and the switching devices 40 and 42 can be implemented by at least one programmable logic module.
  • the parallel circuit module 12 can be a microcomputer, this microcomputer realizing the three evaluation circuits 26, 28 and 30, or a microcomputer being provided for each evaluation circuit 26, 28 and 30.
  • the evaluation circuit 26 first calculates a phase current actual value difference ⁇ IR from the actual phase current values Ij ⁇ j and IRS of the inverters 4 and 6, which is fed to the controller 48.
  • the controller output signal VZR corresponds to the shift of the control signals S ⁇ and S4 to be realized in phase R of the inverter control unit 10. This controller output signal VZR is then digitized and separated into an amount signal VZRB and a sign signal VZRV.
  • the two down counters 36 and 38 are each in the phase of the associated converter valve of the inverters 4 and 6, here characterized by the low state of the control signal S1 (FIG. 3b) and S4, to the value of the loading Carrying signal VZRB ( Figure 3c) set. As soon as the control signal S_ (FIG.
  • the down counter 36 (FIG. 3c) or the down counter 38 begins to count down. If the counter 36 or 38 has reached the value zero, the delayed control signal S] _v (FIG. 3d) or S4V changes from the low state to the high state.
  • the switch-off edge of the control signal S ⁇ ( Figure 3b) or S4 is taken over by the delayed control signal S ⁇ y ( Figure 3d) or S4V without delay.
  • the delayed control signal S] _y is output as the master control signal S ] ⁇ (FIG. 3f) and the control signal S] _ of the inverter control unit 10 as the slave control signal S ⁇ g (FIG. 3g).
  • This distribution of the delayed control signal S ⁇ y or S4y to the master inverter 4 or slave inverter 6 occurs depending on the sign signal VZRV.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordnung (2) mit einem Wechselrichtersteuersatz (10) und einer Parallelschalt-Baugruppe (12), die aus ermittelten Phasenstrom-Istwerten eines Master-Wechselrichters (4) und eines Slave-Wechselrichters (6) und aus Steuersignalen des Wechselrichtersteuersatzes (10) Master- und Slave-Steuersignale erzeugt. Erfindugsgemäß werden verzögerte Steuersignale erzeugt, indem die Einschaltflanken der Steuersignale des Wechselrichtersteuersatzes (10) in Abhängigkeit eines Betrages einer ermittelten Phasenstrom-Istwertdifferenz zeitlich verschoben werden, jedoch die Ausschaltflanken unverzögert übernommen werden, und wobei in Abhängigkeit eines Vorzeichens dieser Phasenstrom-Istwertdifferenz diese verzögerten Steuersignale dem Master- bzw. dem Slave-Wechselrichter (4, 6) zugeführt werden, wobei jeweils dem anderen Wechselrichter (6, 4) die Steuersignale des Wechselrichtersteuersatzes (10) zugeführt werden. Somit kann auf einfache Weise die Aufteilung von Phasenströmen symmetriert werden.

Description

Beschreibung
Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordnung, bestehend aus einem Master-Wechsel- richter und wenigstens einem Slave-Wechselrichter
Die Erfindung bezieht sich auf ein Verfahren gemäß dem Ober¬ begriff des Anspruchs 1. Ein solches Verfahren ist durch die EP 0 489 971 AI bekannt.
Durch die verschiedenen Schaltzeiten der steuerbaren Halblei¬ terventile entstehen bei der Parallelschaltung von Wechsel- richterzweigpaaren zusätzliche Belastungen durch Ausgleichs¬ ströme, die die speisende Gleichspannungsquelle durch die gleichsinnig gesteuerten Wechselrichterzweige treibt. Diese Ausgleichsströme müssen durch Zusatzmaßnahmen begrenzt bzw. vermieden werden.
Die unsymmetrische Aufteilung der Ströme kann folgende Gründe haben:
Unterschiedliche Durchlaßspannungen der Leistungs¬ halbleiterschalter, unterschiedliche Schalt- und/oder Verzögerungszei- ten der Leistungshalbleiterschalter, der Impuls¬ bildung und der Impulsverstärker, unterschiedliche Sperrschichttemperaturen der Lei¬ stungshalbleiterschalter infolge der unsymmetri¬ schen Belastung bzw. Kühlung.
Zur Symmetrierung der Aufteilung der Ströme können folgende Maßnahmen getroffen werden:
Vorselektierung der Leistungshalbleiterschalter, so daß nur Halbleiter mit ähnlichem Durchlaß- und
Schaltverhalten verwendet werden. Die Vorselektie¬ rung ist mit zusätzlichem Aufwand verbunden und ist deshalb in der Praxis für die Fertigung und Lager¬ haltung nachteilig.
Die Entkopplungsdrosseln werden genutzt, um die Unterschiede in den Strömen zu reduzieren. Eine gleichmäßige Stromaufteilung durch Vorberechnung der erforderlichen Spannungszeitfläche der Quer- drosseln erfordert aber eine genaue Kenntnis der Streuungsgrenzen der Schaltverzugszeiten, der Durchlaßspannungen der Leistungshalbleiterschalter und ihrer Last- und Temperaturabhängigkeit.
Bei dem in der eingangs genannten EP 0 489 971 AI beschriebe¬ nen Verfahren wird zunächst die Stromdifferenz ermittelt, wobei die Phasenströme eines Master-Wechselrichters und die Phasenströme eines Slave-Wechselrichters verwendet werden. Diese ermittelten Phasenstrom-Istwertdifferenzen dienen zur Erzeugung von Steuersignalen für den Slave-Wechselrichter. Dabei werden in Abhängigkeit der Polarität und der Amplitude dieser Phasenstrom-Istwertdifferenzen die Steuersignale des Wechselricht.ersteuersatzes derart zeitlich verzögert, daß sich die Phasenstrom-Istwertdifferenzen verringern. Diese erzeugten Steuersignale steuern den Slave-Wechselrichter an, während Steuerimpulse des Wechselrichtersteuersatzes den Master-Wechselrichter ansteuern.
Da die vom Wechselrichtersteuersatz bestimmten Schaltzeit¬ punkte nicht im voraus bekannt sind, ist ein Regeleingriff in der Form eines verfrühten Schaltens nicht möglich. Daher besteht nur die Möglichkeit einer Verzögerung der Schaltbefehle. Diese Zeitverzögerung, die in Abhängigkeit der Polarität und der Amplitude von ermittelten Phasenstrom- Istwertdifferenzen bestimmt wird, wird beim Ausschalten und beim Einschalten bewerkstelligt.
In dem DE-Patent 40 23 207 wird ein Verfahren zum Betrieb von an eine gemeinsame Gleichspannungsquelle angeschlossenen, mit ihren aus Halbleiterschaltern gebildeten Zweigen im Parallel- betrieb arbeitenden Wechselrichtern, die jeweils über eine Drosselspule eine gemeinsame Last speisen, bei dem die auf¬ grund ungleicher Schaltzeiten der Halbleiterschalter auftre¬ tenden Ausgleichsströme begrenzt werden können, angegeben. Dabei werden die Ströme durch die jeweils parallel geschalte¬ ten Wechselrichterzweige erfaßt, und es wird aus den Strom¬ werten ein Mittelwert gebildet. Dieser Mittelwert der Ströme wird jeweils mit den Stromwerten der einzelnen Wechselrich¬ terzweige verglichen. Entsprechend der Abweichung des jewei- ligen Stromwertes vom Mittelwert über eine vorgebbare Band¬ breite hinaus werden die Einsatzpunkte und/oder die Endzeit¬ punkte der Zündimpulse für die Halbleiterschalter der einzel¬ nen Wechselrichterzweige derart vorverlegt oder verzögert, daß eine Symmetrierung der durch die Wechselrichterzweige fließenden Ströme erfolgt. Grundsätzlich wird für alle Halb¬ leiterschalter in den Wechselrichterzweigen, deren Stromwerte innerhalb der um den Mittelwert vorgegebenen Bandbreite liegen, auch der Einsatzpunkt der Zündimpulse um eine vorge¬ gebene Zeit verzögert und/oder es wird auch der Endzeitpunkt der Zündimpulse um eine vorgegebene Zeit vorverlegt.
Bei diesen beschriebenen Verfahren werden je nach Polarität des Differenzstromes und nachdem, um welchen Leistungsschal¬ ter es sich handelt, wird die steigende oder die fallende Flanke des Steuersignals entsprechend verschoben. Während der Verzögerungszeit liegt die ZwischenkreisSpannung mit positi¬ vem oder negativem Vorzeichen zwischen Master und dem jewei¬ ligen Slave und baut den Differenzstrom ab. Um Brückenkurz¬ schlüsse zu vermeiden, müssen die oberen und unteren Ventile anschließend noch gegeneinander verriegelt werden.
Da die Verriegelung im Einzelgerät bereits vorhanden ist, wäre es von Vorteil, diese auch für die Parallelschaltung nutzen zu können. Läßt man die sogenannte Δ-I-Regelung auf die bereits verriegelten Steuersignale einwirken, wird bei den fallenden Flanken des Steuersignals die Verriegelungszeit verkürzt. Sie muß deshalb für einen sicheren Betrieb des Leistungsteils um die maximale Verzögerung der Δ-I-Regelung verlängert werden. Dadurch entstehen allerdings hohe nicht zu tolerierende Verzerrungen des Ausgangsstromes.
Die Erfindung beruht auf der Erkenntnis, daß sich Regelein¬ griffe auf die steigenden Flanken nur auf die Mindestimpuls- zeit auswirken, nicht aber auf die Verriegelungszeit. Ver¬ zichtet man auf die Regelung der fallenden Flanke, würde ohne weitere Maßnahmen der Differenzstrom nur noch in einer Rich- tung beeinflußbar sein.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Steuerung der eingangs genannten Wechselrichteranordnung anzugeben, wodurch entstehende Strom- differenzen zwischen einem Master-Wechselrichter und einem Slave-Wechselrichter auf einfache Weise ausgeregelt werden können.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 bzw. 2 gelöst.
Das heißt, man hat mit der Verzögerung entweder des Master- Wechselrichters oder des Slave-Wechselrichters erreicht, daß nur durch Verschiebung der steigenden Flanken des Ansteuersi- gnals der Differenzstrom in beiden Richtungen beeinflußt werden kann. Die fallenden Flanken werden jeweils direkt übernommen. Es ist damit möglich, die verriegelten Steuersi¬ gnale des Wechselrichtersteuersatzes zu verwenden, ohne die Verriegelungszeit wegen der sogenannten Δ-I-Regelung verlän- gern zu müssen. Das Prinzip ist auch auf die Parallelschal¬ tung mehrerer Wechselrichter anwendbar.
Vorteilhafte Ausgestaltungen der Vorrichtung sind den Ansprü¬ chen 3 bis 6 zu entnehmen.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in der ein Ausführungsbeispiel einer Vorrich- tung zur Durchführung des erfindungsgemäßen Verfahrens sche¬ matisch veranschaulicht ist.
Figur 1 zeigt eine Ausführungsform einer Vorrichtung zur Steuerung einer Wechselrichteranordnung,
Figur 2 zeigt ein Blockschaltbild einer Parallelschalt-
Baugruppe nach Figur 1, und in Figur 3 ist ein Impulsdiagramm dargestellt.
Die Figur 1 zeigt eine Wechselrichteranordnung 2, die ein- gangsseitig mit einer Gleichspannung Uz gespeist wird. Diese Wechselrichteranordnung 2 besteht aus einer Parallelschaltung eines Master-Wechselrichters 4 und eines Slave-Wechselrich- ters 6. Die Ausgänge jedes Teilwechselrichters 4 und 6 sind jeweils mit einer Drosselspule '^ M' -^-'SM' ^'TM.' ^-'RS ' ^'SS unc^ LTS versehen. Als Drosselspule L^,LgM'LTM bzw. LRg,Lss L s kön- nen jeweils Drehstromdrosseln verwendet werden. Außerdem kön¬ nen die Drosselspulen
Figure imgf000007_0001
Saugdrossel ausgebildet sein. Die Phasenleiter des Master- Wechselrichters 4 und die Phasenleiter des Slave-Wechselrich- ters 6 sind phasenmäßig elektrisch parallel geschaltet. An den phasenmäßig parallel geschalteten Leitern ist eine Induk¬ tionsmaschine 8 angeschlossen. Als Induktionsmaschine ist eine dreiphasige Asynchronmaschine vorgesehen, und die Teil- Wechselrichter 4 und 6 sind als sechspulsige Brückenschaltun¬ gen ausgeführt.
Diese Wechselrichteranordnung 2 hat einen Wechselrichtersteu- ersatz 10, der eingangsseitig mit einem Steuervektor ugj- beaufschlagt wird. Dieser Steuervektor ug wird in einer nicht näher dargestellten Regelungseinrichtung in Abhängig¬ keit von Prozeßdaten erzeugt. Der Wechselrichtersteuersatz 10 erzeugt mit bekannten Steuerverfahren sechs Steuersignale Sχ,...,S , die mit einer nachgeschalteten Parallelschalt- Baugruppe 12 verknüpft sind. Ein Blockschaltbild der Paral¬ lelschalt-Baugruppe 12 ist in der Figur 2 näher dargestellt. An jeweils sechs Ausgängen dieser Parallelschalt-Baugruppe 12 stehen Steuersignale SlM' - - - > s6K un<^ slS'-*-'S6S an- D:Le Ausgänge mit den Steuersignalen S^^, ... ,Sς^ sind mit den Steuereingängen des Master-Wechselrichters 4 und die Ausgänge mit den Steuersignalen Sis» • • • 'S6S sind mit den Steuereingän- gen des Slave-Wechselrichters 6 verbunden.
Die Parallelschalt-Baugruppe 12 ist eingangsseitig auch noch mit Stromwandlem 14,16,18,20,22 und 24 elektrisch leitend verbunden. Die Stromwandler 14,16 und 18 sind jeweils in den Phasenleitern des Master-Wechselrichters 4 angeordnet und erfassen jeweils einen Phasenstrom-Istwert IRM^SM^TM- °ie Stromwandler 22 und 24 sind jeweils in den Phasenleitern des Slave-Wechselrichters 6 angeordnet und erfassen jeweils einen Phasenstrom-Istwert IRS» ISS' ITS*
Die Figur 2 zeigt ein Blockschaltbild der Parallelschalt- Baugruppe 12 nach Figur 1. Dieses Blockschaltbild zeigt den inneren Aufbau der Parallelschalt-Baugruppe 12. Diese Pa¬ rallelschalt-Baugruppe 12 enthält bei einer dreiphasigen Wechselrichteranordnung 2 mit zwei Teilwechselrichtern 4 und 6 drei Auswerteschaltungen 26, 28 und 30. Von diesen drei identischen, den einzelnen Phasen R, S und T zugeordneten Auswerteschaltungen 26, 28 und 30 ist nur die Schaltung 26 im einzelnen dargestellt. Sie wird auch hier alleine näher erläutert:
Der Auswerteschaltung 26 wird eingangsseitig der Phasenstrom- Istwert IRM des Master-Wechselrichters 4, der Phasenstrom- Istwert IRS des Slave-Wechselrichters 6 und die Steuersignale S und S4 einer Phase R des Wechεelrichtersteuersatzes 10 zugeführt. An den Ausgängen dieser Auswerteschaltung 26 stehen die Steuersignale Sη^ und S^ einer Phase R für den Master-Wechselrichter 4 und die Steuersignale Sι_s und S42 einer Phase R für den Slave-Wechselrichter 6 an. Aus den Phasenstrom-Istwerten IRM und IRS wird mittels eines Diffe¬ renzbildners 32 eine Phasenstrom-Istwertdifferenz ΔlR ermit¬ telt. Diese Phasenstrom-Istwertdifferenz ΔIR wird einer Einrichtung 34 zugeführt, an deren Ausgängen ein Betragssi¬ gnal VZRB und ein Vorzeichensignal VZRV anstehen. Das Be¬ tragssignal VZRB wird einer ersten und einer zweiten Ver¬ schiebeeinrichtung 36 und 38 zugeführt. Ausgangsseitig ist jede Verschiebeeinrichtung 36 und 38 mit einer Umschaltein¬ richtung 40 und 42 verbunden. Ausgangsseit'ig sind diese Umschalteinrichtungen 40 und 42 mit den Ausgängen der Auswer¬ teschaltung 26 verknüpft.
Die Einrichtung 34 zur Generierung des Betragssignals VZRB und des Vorzeichensignals VZRV weist eingangsseitig einen Vergleicher 44 und ausgangsseitig einen Analog-Digital-Wand¬ ler 46 auf. Der Ausgang des Vergleichers 44 ist über einen Regler 48 mit dem Eingang des Analog-Digital-Wandlers 46 verknüpft. Dieser Regler 48 ist im einfachsten Fall ein Proportionalregler. Am nicht-invertierenden Eingang des Vergleichers 44 steht eine Phasenstrom-Sollwertdifferenz ΔIR* an, die im allgemeinen zu Null gewählt wird. Am invertieren¬ den Eingang des Vergleichers 44 steht die ermittelte Phasen- strom-lstwertdifferenz ΔIR an. Das Reglerausgangssignal VZR entspricht der zu realisierenden Verschiebung der Einschalt- flanken der Steuersignale S^ und S4. Dieses Reglerausgangssi¬ gnal VZR wird mittels des Analog-Digital-Wandlers 46 digita¬ lisiert und in ein Betragssignal VZRB und ein Vorzeichensi- gnal VZRV getrennt. Ebenso wäre es möglich, die AD-Wandlung vorzuverlegen und bereits den Regler 48 und/oder den Diffe¬ renzbildner 44 digital auszuführen.
Als Verschiebeeinrichtung 36 und 38 ist jeweils ein Rück- wärtszähler vorgesehen. Jeweils der Setzeingang 50 der Rück¬ wärtszähler 36 und 38 ist mit dem Betragsausgang 52 der Einrichtung 34 verknüpft. Der Starteingang 54 des Rückwärts¬ zählers 36 ist mit dem Eingang 56 der Auswerteschaltung 26 verbunden, an dem das Steuersignal S]_ des Wechselrichtersteu- ersatzes 10 ansteht. Der Starteingang 54 des Rückwärtszählers 38 ist mit dem Eingang 58 der Auswerteschaltung 26 verbunden, an dem das Steuersignal S4 des Wechselrichtersteuersatzes 10 ansteht. Jedem Rückwärtszähler 36 und 38 wird ein Clock- Signal CLK zugeführt. Ausgangsseitig ist der Rückwärtszähler 36 bzw. 38 mit der Umschalteinrichtung 40 bzw. 42 verknüpft. Die Umschalteinrichtung 40 bzw. 42 ist außerdem mit dem Eingang 56 bzw. 58 der Auswerteschaltung 26 verbunden. Der Steuereingang 60 der Umschalteinrichtung 40 bzw. 42 • ist mit einem Vorzeichenausgang 62 der Einrichtung 34 verbunden. In Abhängigkeit des Vorzeichensignals VZRV wird das verzögerte Steuersignal Sη_v bzw. S4V dem Master-Wechselrichter _4 bzw. dem Slave-Wechselrichter 6 zugeführt, wobei jeweils dem anderen Wechselrichter 6 bzw. 4 das Steuersignal Si bzw. S4 des Wechselrichtersteuersatzes 10 zugeführt wird. Die Verscheibeeinrichtungen 36 und 38 und die Umschalteinrich¬ tungen 40 und 42 können durch wenigstens einen programmier- baren Logikbaustein realisiert werden.
Bei einer besonders vorteilhaften Ausführungsform kann die Parallelschalt-Baugruppe 12 ein Mikrorechner sein, wobei dieser Mikrorechner die drei Auswerteschaltungen 26, 28 und 30 verwirklicht oder für jede Auswerteschaltung 26, 28 und 30 ist jeweils ein Mikrorechner vorgesehen.
Anhand des Impulsdiagramms gemäß Figur 3 wird die Funktions¬ weise der Auswerteschaltung 26 näher erläutert:
Die Auswerteschaltung 26 berechnet aus den Phasenstrom-Ist¬ werten Ijφj und IRS der Wechselrichter 4 und 6 zunächst eine Phasenstrom-Istwertdifferenz ΔIR, die dem Regler 48 zugeführt wird. Das Reglerausgangssignal VZR entspricht der zu reali- sierenden Verschiebung des Steuersignals S^ und S4 der Phase R des Wechselrichtersteuersatzes 10. Dieses Reglerausgangssi¬ gnal VZR wird anschließend digitalisiert und in ein Betrags¬ signal VZRB und ein Vorzeichensignal VZRV aufgetrennt. Die beiden Rückwärtszähler 36 und 38 werden jeweils in der Ausphase des zugehörigen Stromrichterventils der Wechselrich¬ ter 4 und 6, hier gekennzeichnet durch den Low-Zustand des Steuersignals Sl (Figur 3b) bzw. S4, auf den Wert des Be- tragssignals VZRB (Figur 3c) gesetzt. Sobald das -Steuersignal Sι_ (Figur 3b) bzw. S4 vom Low-Zustand in den High-Zustand wechselt, beginnt der Rückwärtszähler 36 (Figur 3c) bzw. der RückwärtsZähler 38 rückwärtszuzählen. Hat der Zähler 36 bzw. 38 den Wert Null erreicht, so wechselt das verzögerte Steuer¬ signal S]_v (Figur 3d) bzw. S4V vom Low-Zustand in den High- Zustand. Die Ausschaltflanke des Steuersignals S^ (Figur 3b) bzw. S4 wird vom verzögerten Steuersignal S^y (Figur 3d) bzw. S4V unverzögert übernommen. In dem dargestellten Fall wird das verzögerte Steuersignal S]_y als Master-Steuersignal S]^ (Figur 3f) und das Steuersignal S]_ des Wechselrichtersteuer¬ satzes 10 als Slave-Steuersignal S^g (Figur 3g) ausgegeben. Diese Verteilung des verzögerten Steuersignals S^y bzw. S4y auf den Master-Wechselrichter 4 bzw. Slave-Wechselrichter 6 geschieht in Abhängigkeit des Vorzeichensignals VZRV.
Durch die Verschiebung nur der Einschaltflanke entweder der Steuersignale
Figure imgf000011_0001
des Master-Wechselrichters 4 oder der Steuersignale Sιs- ---'S6S des Slave-Wechselrichters 6 erreicht man, daß der Differenzstrom ΔlR,Δlg,Δlrp in beiden Richtungen beeinflußt werden kann. Somit ist es möglich, die verriegelten Steuersignale Sι,...,Sg des Wechselrichtersteu¬ ersatzes 10 zu verwenden, ohne die Verriegelungszeit wegen der sogenannten Δ-I-Regelung verlängern zu müssen. Dieses Prinzip ist auch auf die Parallelschaltung mehrerer Wechsel¬ richter anwendbar.
Bezugszeichenliste
2 Wechselrichteranordnung 4 Master-Wechselrichter, Teilwechselrich¬ ter
Slave-Wechselrichter, Teilwechselrich¬ ter
8 Induktionsmaschine, Asynchronmaschine
10 Wechselrichtersteuersatz
12 Parallelschalt-Baugruppe
14, ... .,24 Stromwandler
26,28, .30 Auswerteschaltung
32 Differenzbildner
34 Einrichtung
36,38 Verschiebeeinrichtung, Rückwärtszähler
40,42 Umschalteinrichtung
44 Vergleicher
46 Analog-Digital-Wandler
48 Regler
50 Setzeingang
52 Betragsausgang
54 Starteingang
56,58 Eingang
60 Steuereingang
62 Vorzeichenausgang uz Gleichspannung
Sη_, ... • - S6 Steuersignal
S1M' • ■ • • SöM Master-Steuersignal, Steuersignal des Master-Wechselrichters
S1S' • ■ "S6S Slave-Steuersignal, Steuersignal des Slave-Wechselrichters
IRM'ISM'ITM Phasenstrom-Istwert des Master- Wechselrichters
^S^SS^ S Phasenstrom-Istwert des Slave- Wechselrichters ust Steuervektor

Claims

Patentansprüche
1. Verfahren zur Steuerung einer m-pulsigen Wechselrichter¬ anordnung (2) mit einem Wechselrichtersteuersatz (10) zur Erzeugung von m Steuersignalen (Sχ;..., S5) , wobei diese Wechselrichteranordnung (2) aus einer Parallelschaltung eines Master-Wechselrichters (4) und wenigstens eines Slave- Wechselrichters (6) besteht, deren Ausgänge jeweils mit einer Drosselspule (Lj^,LgM.LTM- LRS'LSS'LTS) versehen sind und wobei die erfaßten Phasenstrom-Istwerte (I M SM'JTM^ des Master-Wechselrichters (4) und die erfaßten Phasenstrom- Istwerte (I S ^SS'ITS^ des Slave-Wechselrichters (6) zur Bestimmung von Phasenstrom-Istwertdifferenzen (ΔlR,Δlg,Δlrp) phasenmäßig voneinander subtrahiert werden, d a d u r c h g e k e n n z e i c h n e t , daß aus diesen ermittelten Phasenstrom-Istwertdifferenzen (ΔlR,Δlg,Δlrp) jeweils korrespondierende Steuersignale (VZR,VZS,VZT) generiert werden, die jeweils nach Betrag (VZRB,VZSB,VZTB) und Vorzeichen (VZRV,VZSV,VZTV) getrennt werden, daß verzögerte Steuersignale (S^y, ... ,Sgy) erzeugt werden, indem die Einschaltflanken der Steuersignale (Sχ,...,S5) des Wechselrichtersteuersatzes (10) jeweils um einen ermittelten Betrag (VZRB,VZSB,VZTB) zeitlich verschoben und deren Ausschaltflanken unverzögert übernommen werden, und daß in Abhängigkeit des Vorzeichens (VZRV,VZSV,VZTV) der Master¬ bzw. Slave-Wechselrichter (4 bzw. 6) mit den verzögerten Steuersignalen (S^y, ... ,Sgy) und der jeweils andere Wechselrichter (6 bzw. 4) mit den Steuersignalen (S]_, ,Sg) vom Wechselrichtersteuersatz (10) angesteuert werden.
2. Vorrichtung zur Durchführung des Verfahrens nach An¬ spruch 1, mit einer Wechselrichteranordnung (2), einem Wechselrichtersteuersatz (10) zur Erzeugung von m Steuersi¬ gnalen ( S , . . . , S ) und einer Parallelschalt-Baugruppe (12), wobei diese Wechselrichteranordnung (2) aus einer Parallelschaltung eines Master-Wechselrichters (4) und wenigstens eines Slave-Wechselrichters (6) besteht, deren Ausgänge jeweils mit einer Drosselspule (L M'LSM' ^, ^ , Lgg,Lrpg) und einem Stromwandler (14,...,24) versehen sind, und wobei die Parallelschalt-Baugruppe (12) pro Phase (R,S,T) einen Differenzbildner (32)aufweist, d a d u r c h g e k e n n z e i c h n e t , daß die Parallelschalt- Baugruppe (12) für jede Phase (R,S,T) eine Auswerteschaltung (26,28,30) enthält, deren Ausgänge mit den Master- und dem Slave-Wechselrichtern (4,6) verbunden sind.
3. Vorrichtung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Auswerteschaltung (26,28,30) eingangsseitig den Differenzbildner (32) aufweist, der ausgangsseitig mit einer Einrichtung (34) verknüpft ist, deren Betragsausgang (52) jeweils mit einer ersten und einer zweiten Verschiebeeinrichtung (36,38) verbunden ist, die ausgangsseitig jeweils mit einer Umschalteinrichtung (40,42) verknüpft sind, wobei ein Steuereingang (54) einer Verschiebeeinrichtung (36,38) und ein weiterer Eingang einer Umschalteinrichtung (40,42) jeweils mit einem Eingang (56,58) der Auswerteschaltung (26,28,30) verknüpft sind, wobei der Steuereingang (60) jeder Umschalteinrichtung (40,42) mit einem Vorzeichenausgang (62) der Einrichtung (34) verknüpft sind.
4. Vorrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Einrichtung (34) zur Generierung eines Betragssignals (VZRB,VZSB,VZTB) und eines Vorzeichensignals (VZRV,VZSV,VZTV) eingangsseitig einen Vergleicher (44), an dessen nicht-invertierendem Eingang eine Phasenstrom-Sollwertsdifferenz ( (ΔlR*,Δlg*,Δl-p*) ansteht, und ausgangsseitig einen Analog-Digital-Wandler (46) auf¬ weist, der eingangsseitig über einen Regler (48) mit dem Ausgang des Vergleichers (44) verknüpft ist.
5. Vorrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß jeweils als Verschie¬ beeinrichtung (36,38) ein Rückwärtszähler vorgesehen ist.
6. Vorrichtung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß zur Ermittlung von verzögerten Steuersignalen (Sι_y, ... ,Sgy) aus den Phasenstrom- Istwerten (IRM' IRS'ISM'ISS;ITM'I S^ und den Steuersignalen (S1,...,S6) des Wechselrichtersteuersatzes (10) ein Mikrocom¬ puter vorgesehen ist.
7. Vorrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß als Verschiebeein- richtung (36,38) und als Umschalteinrichtung (40,42) jeweils ein programmierbarer Logikbaustein vorgesehen ist.
8. Vorrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß als Verschiebeein- richtung (36,38) mit nachgeschalteter U schalteinrichtung (40,42 ) ein programmierbarer Logikbaustein vorgesehen ist.
PCT/DE1994/000757 1993-07-15 1994-06-30 Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter Ceased WO1995002919A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE59404110T DE59404110D1 (de) 1993-07-15 1994-06-30 Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter
EP94919553A EP0709000B1 (de) 1993-07-15 1994-06-30 Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4323804.1 1993-07-15
DE4323804A DE4323804A1 (de) 1993-07-15 1993-07-15 Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordnung, bestehend aus einem Master-Wechselrichter und wenigstens einem Slave-Wechselrichter

Publications (1)

Publication Number Publication Date
WO1995002919A1 true WO1995002919A1 (de) 1995-01-26

Family

ID=6492933

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1994/000757 Ceased WO1995002919A1 (de) 1993-07-15 1994-06-30 Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter

Country Status (3)

Country Link
EP (1) EP0709000B1 (de)
DE (2) DE4323804A1 (de)
WO (1) WO1995002919A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742533A (en) * 1996-05-21 1998-04-21 International Business Machines Corporation Method and apparatus for modulus error checking
US5793191A (en) * 1995-08-03 1998-08-11 Celestica, Inc. Zero voltage switching supplies connected in parallel
US9343991B2 (en) 2013-01-18 2016-05-17 General Electric Company Current balance control for non-interleaved parallel bridge circuits in power converter

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757634A (en) * 1996-12-24 1998-05-26 Siemans Electric Limited Multiparalleling system of voltage source power converters
CN102186809A (zh) 2008-08-14 2011-09-14 拜尔农作物科学股份公司 杀虫性的4-苯基-1h-吡唑
EP2204094A1 (de) 2008-12-29 2010-07-07 Bayer CropScience AG Verfahren zur verbesserten Verwendung des Herstellungspotentials von transgenen Pflanzen
EP2227951A1 (de) 2009-01-23 2010-09-15 Bayer CropScience AG Verwendung von Enaminocarbonylverbindungen zur Bekämpfung von durch Insekten übertragenen Viren
WO2010094666A2 (en) 2009-02-17 2010-08-26 Bayer Cropscience Ag Fungicidal n-(phenylcycloalkyl)carboxamide, n-(benzylcycloalkyl)carboxamide and thiocarboxamide derivatives
TW201031331A (en) 2009-02-19 2010-09-01 Bayer Cropscience Ag Pesticide composition comprising a tetrazolyloxime derivative and a fungicide or an insecticide active substance
EP2343280A1 (de) 2009-12-10 2011-07-13 Bayer CropScience AG Fungizid-Chinolinderivate
BR112012012340A2 (pt) 2009-12-28 2015-09-08 Bayer Cropscience Ag composto, composição fungicida e método para o controle de fungo fitopatogênico de culturas
EP2519103B1 (de) 2009-12-28 2014-08-13 Bayer Intellectual Property GmbH Fungizide Hydroximoyl-Tetrazol-Derivate
JP5894928B2 (ja) 2009-12-28 2016-03-30 バイエル・クロップサイエンス・アクチェンゲゼルシャフト 殺菌剤ヒドロキシモイル−ヘテロ環誘導体
JP2013523795A (ja) 2010-04-06 2013-06-17 バイエル・インテレクチユアル・プロパテイー・ゲー・エム・ベー・ハー 植物のストレス耐性を増強させるための４−フェニル酪酸及び／又はその塩の使用
BR112012025848A2 (pt) 2010-04-09 2015-09-08 Bayer Ip Gmbh uso de derivados do ácido (1-cianociclopropil) fenilfosfínico, os ésteres do mesmo e/ou os sais do mesmo para aumentar a tolerância de plantas a estresse abiótico.
WO2011134913A1 (en) 2010-04-28 2011-11-03 Bayer Cropscience Ag Fungicide hydroximoyl-heterocycles derivatives
WO2011134911A2 (en) 2010-04-28 2011-11-03 Bayer Cropscience Ag Fungicide hydroximoyl-tetrazole derivatives
US20130045995A1 (en) 2010-04-28 2013-02-21 Christian Beier Fungicide hydroximoyl-heterocycles derivatives
UA110703C2 (uk) 2010-06-03 2016-02-10 Байєр Кропсайнс Аг Фунгіцидні похідні n-[(тризаміщений силіл)метил]-карбоксаміду
EP2576517B1 (de) 2010-06-03 2014-12-17 Bayer Intellectual Property GmbH N-[(het)arylethyl)]-pyrazole(thio)carboxamide und ihre heterosubstituierten analoga
US9593317B2 (en) 2010-06-09 2017-03-14 Bayer Cropscience Nv Methods and means to modify a plant genome at a nucleotide sequence commonly used in plant genome engineering
AU2011264075B2 (en) 2010-06-09 2015-01-29 Bayer Cropscience Nv Methods and means to modify a plant genome at a nucleotide sequence commonly used in plant genome engineering
AR082286A1 (es) 2010-07-20 2012-11-28 Bayer Cropscience Ag Benzocicloalquenos como agentes antifungicos
EP2460406A1 (de) 2010-12-01 2012-06-06 Bayer CropScience AG Verwendung von Fluopyram zum Steuern von Nematoden in nematodresistentem Pflanzen
EP2460407A1 (de) 2010-12-01 2012-06-06 Bayer CropScience AG Wirkstoffkombinationen umfassend Pyridylethylbenzamide und weitere Wirkstoffe
EP2474542A1 (de) 2010-12-29 2012-07-11 Bayer CropScience AG Fungizide Hydroximoyl-Tetrazol-Derivate
AR090010A1 (es) 2011-04-15 2014-10-15 Bayer Cropscience Ag 5-(ciclohex-2-en-1-il)-penta-2,4-dienos y 5-(ciclohex-2-en-1-il)-pent-2-en-4-inos sustituidos como principios activos contra el estres abiotico de las plantas, usos y metodos de tratamiento
AR085585A1 (es) 2011-04-15 2013-10-09 Bayer Cropscience Ag Vinil- y alquinilciclohexanoles sustituidos como principios activos contra estres abiotico de plantas
WO2012168124A1 (en) 2011-06-06 2012-12-13 Bayer Cropscience Nv Methods and means to modify a plant genome at a preselected site
EP2729007A1 (de) 2011-07-04 2014-05-14 Bayer Intellectual Property GmbH Verwendung substituierter isochinolinone, isochinolindione, isochinolintrione und dihydroisochinolinone oder jeweils deren salze als wirkstoffe gegen abiotischen pflanzenstress
US9265252B2 (en) 2011-08-10 2016-02-23 Bayer Intellectual Property Gmbh Active compound combinations comprising specific tetramic acid derivatives
BR112014005262A2 (pt) 2011-09-09 2017-04-04 Bayer Ip Gmbh método para aprimorar um vegetal e utilização de um composto de fórmula (i) ou (ii)
WO2013037717A1 (en) 2011-09-12 2013-03-21 Bayer Intellectual Property Gmbh Fungicidal 4-substituted-3-{phenyl[(heterocyclylmethoxy)imino]methyl}-1,2,4-oxadizol-5(4h)-one derivatives
CA2848622A1 (en) 2011-09-16 2013-03-21 Bayer Intellectual Property Gmbh Use of 5-phenyl- or 5-benzyl-2-isoxazoline-3-carboxylates for improving plant yield
EA029005B1 (ru) 2011-09-16 2018-01-31 Байер Интеллектчуал Проперти Гмбх Применение фенилпиразолин-3-карбоксилатов для повышения урожайности растений
CN103929956B (zh) 2011-09-16 2017-02-22 拜耳知识产权有限责任公司 酰基磺酰胺用于改善植物产量的用途
BR112014006940A2 (pt) 2011-09-23 2017-04-04 Bayer Ip Gmbh uso de derivados de ácido 1-fenilpirazol-3-carboxílico 4-substituído como agentes contra estresse abiótico em plantas
MX360174B (es) 2012-02-27 2018-10-12 Bayer Ip Gmbh Combinaciones de compuestos activos que contienen una tiazolilisoxazolina y un fungicida.
WO2013139949A1 (en) 2012-03-23 2013-09-26 Bayer Intellectual Property Gmbh Compositions comprising a strigolactame compound for enhanced plant growth and yield
DE102012213725A1 (de) * 2012-08-02 2014-02-06 Siemens Aktiengesellschaft Ansteuerungsverfahren und Steuerschaltung einer Stromrichterparallelschaltung
EP2735231A1 (de) 2012-11-23 2014-05-28 Bayer CropScience AG Wirkstoffkombinationen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4023207C1 (en) * 1990-07-19 1991-04-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Driving branches of inverter - sing common DC source for parallel branches formed by semiconductor switches controlled in same direction and supplying load via choke
EP0489971A1 (de) * 1990-12-14 1992-06-17 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordung, bestehend aus einem Master-Wechselrichter und wenigstens einem Slave-Wechselrichter
EP0524398A2 (de) * 1991-07-23 1993-01-27 Kabushiki Kaisha Meidensha Schaltkreis zur Kontrolle des Ausgangsstroms von parallel geschalteten pulsbreitenmodulierten Wechslerichtern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2904786C2 (de) * 1979-02-08 1981-02-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Regelung von Wechselrichtern im Parallelbetrieb und Schaltungsanordnungen zur Durchführung des Verfahrens
SU1176430A1 (ru) * 1984-03-20 1985-08-30 Научно-Исследовательский,Проектно-Конструкторский И Технологический Институт Силовой Полупроводниковой Техники Завода "Электровыпрямитель" Устройство дл управлени параллельным инвертором тока с выпр мительно-индуктивным компенсатором
DE3602496A1 (de) * 1986-01-28 1987-07-30 Klein Kg Elektro Geraete G Verfahren zum parallelbetrieb von wechselrichtern und wechselrichteranordnung zur durchfuehrung des verfahrens
SU1390747A2 (ru) * 1986-07-07 1988-04-23 Научно-Исследовательский,Проектно-Конструкторский И Технологический Институт Силовой Полупроводниковой Техники Устройство дл управлени параллельным инвертором тока с выпр мительно-индуктивным компенсатором
JP2685586B2 (ja) * 1989-06-30 1997-12-03 株式会社日立製作所 多重インバータ装置
DE4038869C1 (en) * 1990-12-01 1991-08-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Current symmetrising circuitry for parallel converters - having branches of semiconductor switches and phase outputs coupled together via choke coils
DE4111734C1 (en) * 1991-04-08 1992-09-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents
DE4111733C1 (en) * 1991-04-08 1992-09-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Universal symmetrising method for current distribution in parallel three=phase inverters - controlling pulse formation w.r.t. shunt or zero current thresholds by supplying corresp. null vectors
US5193054A (en) * 1991-10-24 1993-03-09 Sundstrand Corporation DC content control in a dual VSCF converter system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4023207C1 (en) * 1990-07-19 1991-04-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Driving branches of inverter - sing common DC source for parallel branches formed by semiconductor switches controlled in same direction and supplying load via choke
EP0489971A1 (de) * 1990-12-14 1992-06-17 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordung, bestehend aus einem Master-Wechselrichter und wenigstens einem Slave-Wechselrichter
EP0524398A2 (de) * 1991-07-23 1993-01-27 Kabushiki Kaisha Meidensha Schaltkreis zur Kontrolle des Ausgangsstroms von parallel geschalteten pulsbreitenmodulierten Wechslerichtern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793191A (en) * 1995-08-03 1998-08-11 Celestica, Inc. Zero voltage switching supplies connected in parallel
US5742533A (en) * 1996-05-21 1998-04-21 International Business Machines Corporation Method and apparatus for modulus error checking
US9343991B2 (en) 2013-01-18 2016-05-17 General Electric Company Current balance control for non-interleaved parallel bridge circuits in power converter

Also Published As

Publication number Publication date
DE4323804A1 (de) 1995-01-19
EP0709000B1 (de) 1997-09-17
EP0709000A1 (de) 1996-05-01
DE59404110D1 (de) 1997-10-23

Similar Documents

Publication Publication Date Title
WO1995002919A1 (de) Verfahren und vorrichtung zur steuerung einer m-pulsigen wechselrichteranordnung, bestehend aus einem master-wechselrichter und wenigstens einem slave-wechselrichter
DE2754846C2 (de) Schaltungsanordnung zur definierten Stromaufteilung zwischen parallel geschalteten Schaltregler-Leistungsstufen in einem Gleichspannungsschaltregler
DE102007043603A1 (de) Multiphasen-Gleichspannungswandler
EP0703652B1 (de) Verfahren und Einrichtung zur variablen Zuteilung von in Betrieb stehenden Umrichtern auf mindestens eine Last
DE10027575A1 (de) ARCP Mehrpunktstromrichter mit potentialvariablen Zwischenkapazitäten
DE69021940T2 (de) Induktionsschmelzen.
DE4206263A1 (de) Steuergeraet fuer stern- oder nullpunkt-angeklammerten leistungs- oder stromumformer
EP0178446A1 (de) Gleichstrom-Halbleitersteller-Anordnung
EP2265964B1 (de) Verfahren und vorrichtung zur strommessung in phasenleitungen
WO2019043136A1 (de) Energiespeicheremulator und verfahren zur emulation eines energiespeichers
EP0121696B1 (de) Verfahren und Schaltungsanordnung zur Regelung eines Wechselstrom- oder Drehstrommotors
CH623435A5 (de)
DE4023207C1 (en) Driving branches of inverter - sing common DC source for parallel branches formed by semiconductor switches controlled in same direction and supplying load via choke
EP0489971B1 (de) Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordung, bestehend aus einem Master-Wechselrichter und wenigstens einem Slave-Wechselrichter
EP3476035B1 (de) Regelung von phasenströmen eines wechselrichters
EP0502226B1 (de) Verfahren und Vorrichtung zur Bildung von Maschinenströmen einer stromrichtergespeisten Drehfeldmaschine
EP0750808B1 (de) Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter
DE4111733C1 (en) Universal symmetrising method for current distribution in parallel three=phase inverters - controlling pulse formation w.r.t. shunt or zero current thresholds by supplying corresp. null vectors
DE4111734C1 (en) Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents
DE19734272C1 (de) Verfahren und Vorrichtung zur Ausregelung von Verzerrungen im Magnetisierungsstrom eines Transformators, der mit einem selbstgeführten Stromrichter mit abschaltbarem Leistungshalbleiterschalter verknüpft ist
DE4216946C2 (de) Verfahren zum Betrieb eines Dreiphasenumrichters zur symmetrischen Speisung einer dreiphasigen Last
DE19626447C2 (de) Verfahren zur Integration beliebiger für den stationären Betrieb von U-Pulsstromrichtern optimierter Pulsmuster in eine hochdynamische zeitdiskrete Vektorregelung
DE2347723A1 (de) Kraftstromabgabe und -steuereinrichtung und kraftstromabgabesteuerverfahren
DE3228305A1 (de) Digitalregler
DE4120100A1 (de) Umrichteranordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1994919553

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1994919553

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWG Wipo information: grant in national office

Ref document number: 1994919553

Country of ref document: EP