WO1997021240A2 - Cmos-anordnung - Google Patents

Cmos-anordnung Download PDF

Info

Publication number
WO1997021240A2
WO1997021240A2 PCT/DE1996/002189 DE9602189W WO9721240A2 WO 1997021240 A2 WO1997021240 A2 WO 1997021240A2 DE 9602189 W DE9602189 W DE 9602189W WO 9721240 A2 WO9721240 A2 WO 9721240A2
Authority
WO
WIPO (PCT)
Prior art keywords
area
substrate
substrate contacts
nmos
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1996/002189
Other languages
English (en)
French (fr)
Other versions
WO1997021240A3 (de
Inventor
Holger Sedlak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to EP96945730A priority Critical patent/EP0865669A2/de
Priority to JP52084597A priority patent/JP3357069B2/ja
Priority to US09/091,152 priority patent/US6160295A/en
Priority to UA98062924A priority patent/UA56148C2/uk
Publication of WO1997021240A2 publication Critical patent/WO1997021240A2/de
Publication of WO1997021240A3 publication Critical patent/WO1997021240A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well

Definitions

  • the present invention relates to a CMOS arrangement according to the preamble of claim 1, i.e. a CMOS arrangement which has at least one NMOS region and at least one PMOS region and which is provided on its surface with substrate contacts, via which respective substrate sections of the CMOS arrangement can be subjected to predetermined voltage values.
  • CMOS arrangements have long been known and are used on a large scale.
  • a practical embodiment of such an arrangement is shown in FIG. 2.
  • Figure 2 is a schematic cross-sectional view of a conventional CMOS device.
  • the CMOS arrangement shown has a p " substrate 1, in which an NMOS region 2 and a PMOS region 3 are formed.
  • An NMOS transistor 21 is formed in the NMOS region 2, the source section 22 and the drain section 23 thereof being formed as n + regions provided within the p " substrate 1.
  • an n ⁇ substrate 30 embedded in the form of a trough is provided within the p ⁇ substrate 1.
  • a PMOS transistor 31 is formed in this PMOS region 3, the source section 32 and the drain section 33 thereof being formed as p + regions provided within the n " substrate 30.
  • the gate sections as well as the mode of operation and the function of the respective transistors are guides are not of interest - they are therefore not illustrated in FIG. 2 nor are they explained in more detail in the description.
  • the starting point for the further considerations is the pnpn zone sequence in the CMOS arrangement shown in FIG. 2, which is determined by the sequence of (1) source and drain sections 32 and 33 of the PMOS transistor 31, (2) n ⁇ - substrate 30 of the PMOS transistor 31, (3) p " substrate 1 of the CMOS arrangement or de ⁇ NMOS transistor 21 and (4) source or drain section 22 or 23 of the NMOS transistor 21 gebil ⁇ det.
  • the pnpn zone sequence mentioned is the zone sequence of a thyristor.
  • zone (2) and zone (3) ie the junction between the n " substrate 30 of the PMOS transistor 31 and the p ⁇ substrate 1 of the CMOS arrangement or the NMOS transistor 21 is blocking the thyristor is also blocked, and its presence does not affect the function of the respective transistors.
  • zones (1) and (4) i.e. the source or drain section 32 or 33 of the PMOS transistor 31 and the source or drain section 22 or 23 of the NMOS transistor 21 are electrically connected to one another, which leads to malfunction or even destruction of the respective transistor ren leads.
  • CMOS arrangements In order to avoid such undesirable thyristor effects in CMOS arrangements, i.e. In order to increase the so-called latch-up strength, the surface of the CMOS arrangement is covered with
  • substrate contacts are realized in the NMOS area 2 as p * sections 24 connected to ground, and in the PMOS area 3 as n * sections 34 connected with a positive voltage. In this way, free movement of the charge carriers in question in the respective substrates, which make the pn junction conductive, is prevented, so that unintentional ignition of the thyristor is precluded.
  • a typical maximum value for the distance between adjacent substrate contacts is approximately 50 ⁇ m, and a typical maximum value for the distance between the substrate contacts and the source and drain sections of the respective transistors is approximately 25 ⁇ m.
  • CMOS arrangements are usually covered by a uniform grid of substrate contacts. Such a structure is illustrated in Figure 3.
  • FIG. 3 illustrates the arrangement of the substrate contacts on the surface of a conventional CMOS arrangement.
  • the substrate contacts identified by an * are evenly distributed over the entire CMOS arrangement, the distance between adjacent substrate contacts being substantially constant approximately 50 ⁇ m.
  • the present invention is therefore based on the object of developing the CMOS arrangement in accordance with the preamble of patent claim 1 in such a way that it can be further miniaturized while maintaining its latch-up strength.
  • the average number of substrate contacts per unit area and / or the average substrate contact area per unit area within at least one NMOS range is substantially less than within at least one PMOS range.
  • FIG. 1 shows a schematic representation of a top view of a CMOS arrangement designed according to the invention for illustrating the arrangement of substrate contacts on the surface thereof
  • FIG. 2 shows a schematic cross-sectional view of a conventional CMOS arrangement
  • FIG. 3 shows a schematic representation of a top view of a conventional CMOS arrangement for illustrating the arrangement of the substrate contacts on the surface thereof.
  • the CMOS arrangement shown in FIG. 1 has the same basic structure as the conventional CMOS arrangement illustrated in FIG. 2.
  • it comprises at least one NMOS area 2 and at least one PMOS area 3, which can be constructed essentially as shown in FIG. 2 and which can adjoin one another as shown in FIG.
  • substrate contacts are again provided on the connection side of the CMOS arrangement shown in plan view in FIG. 1.
  • the number and arrangement of the substrate contacts is modified according to the invention in such a way that the average number of contacts Substrate contacts per unit area and / or the average substrate contact area per unit area within the at least one NMOS area is substantially less than within the at least one PMOS area.
  • a possible embodiment of the measure according to the invention consists in that, as shown in FIG. at least one PMOS area 3 is provided with substrate contacts in a known manner as described at the beginning, while the NMOS area 2 is only provided with substrate contacts at the edge.
  • the PMOS area 3 has substrate contacts 34 in the known density and size, i.e. with a mutual distance of, for example, approximately 50 ⁇ m; the reduction of the more usually provided number of substrate contacts and / or substrate contact area (sum of the areas of the individual substrate contacts) in the NMOS area makes it not necessary to simultaneously increase the number of substrate contacts and / or the substrate contact area within the PMOS area.
  • a higher packing density of the electrical components can elements within the NMOS area can be provided, which leads to a considerable reduction in area of the arrangement.
  • the area reduction was several ten percent.
  • the provision of the measure according to the invention also enables a simpler and cheaper production of CMOS arrangements (fewer layout restrictions, fewer number of contact points to be connected or contacted, lower material consumption).

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine CMOS-Anordnung beschrieben, welche mindestens einen NMOS-Bereich (2) und mindestens einen PMOS-Bereich (3) aufweist, und welche an ihrer Oberfläche mit Substratkontakten (24, 34) versehen ist, über welche jeweilige Substratabschnitte (1, 30) der CMOS-Anordnung mit vorbestimmten Spannungswerten beaufschlagbar sind. Die beschriebene CMOS-Anordnung zeichnet sich dadurch aus, daß die durchschnittliche Anzahl der Substratkontakte (24, 34) pro Flächeneinheit und/oder die durchschnittliche Substratkontaktfläche pro Flächeneinheit innerhalb des mindestens einen NMOS-Bereiches (2) wesentlich geringer ist als innerhalb des mindestens einen PMOS-Bereiches (3).

Description

Beschreibung
CMOS-Anordnung
Die vorliegende Erfindung betrifft eine CMOS-Anordnung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. eine CMOS-Anord¬ nung, welche mindestens einen NMOS-Bereich und mindestenε ei¬ nen PMOS-Bereich aufweist, und welche an ihrer Oberfläche mit Substratkontakten versehen ist, über welche jeweilige Substratabschnitte der CMOS-Anordnung mit vorbestimmten Spannungswerten beaufschlagbar sind.
Derartige CMOS-Anordnungen sind seit langem bekannt und wer¬ den in großem Umfang verwendet. Eine praktische Ausführungs- form einer derartigen Anordnung ist in Figur 2 gezeigt.
Die Figur 2 ist eine schematische Querschnittsansicht einer herkömmlichen CMOS-Anordnung.
Die gezeigte CMOS-Anordnung weist ein p"-Substrat 1 auf, in dem ein NMOS-Bereich 2 und ein PMOS-Bereich 3 ausgebildet sind.
Im NMOS-Bereich 2 ist ein NMOS-Transistor 21 ausgebildet, dessen Sourceabschnitt 22 und dessen Drainabschnitt 23 als innerhalb des p"-Substrates l vorgesehene n+-Bereiche ausge¬ bildet sind.
Zur Realisierung des PMOS-Bereiches 3 ist innerhalb des p~- Substrats l ein wannenartig eingebettetes n~-Substrat 30 vor¬ gesehen. In diesem PMOS-Bereich 3 ist ein PMOS-Transistor 31 ausgebildet, dessen Sourceabschnitt 32 und dessen Drainab¬ schnitt 33 als innerhalb des n"-Substrates 30 vorgesehene p+- Bereiche ausgebildet sind.
Die Gateabschnitte sowie die Wirkungsweise und die Funktion der jeweiligen Transistoren sind für die nachfolgenden Aus- führungen nicht von Interesse,- sie sind daher weder in der Figur 2 veranschaulicht noch werden sie in der Beschreibung näher erläutert.
Ausgangspunkt für die weiteren Betrachtungen ist vielmehr die pnpn-Zonenfolge in der in der Figur 2 gezeigten CMOS-Anord¬ nung, die durch die Aufeinanderfolge von (1) Source- bzw. Drainabschnitt 32 bzw. 33 des PMOS-Transistors 31, (2) n~- Substrat 30 des PMOS-Transistors 31, (3) p"-Substrat 1 der CMOS-Anordnung bzw. deε NMOS-Transistors 21 und (4) Source- bzw. Drainabschnitt 22 bzw. 23 des NMOS-Transistors 21 gebil¬ det wird.
Die genannte pnpn-Zonenfolge ist die Zonenfolge eines Thyri- stors.
Solange der pn-Übergang zwischen Zone (2) und Zone (3), d.h. der Übergang zwischen dem n"-Substrat 30 des PMOS-Transistors 31 und dem p~-Substrat 1 der CMOS-Anordnung bzw. dem NMOS- Transistor 21 sperrend ist, ist auch der Thyristor gesperrt, und dessen Vorhandensein wirkt sich auf die Funktion der je¬ weiligen Transistoren nicht auε.
Wird dieser Übergang allerdings (infolge von in den jeweili- gen Substraten unerwünscht umherwandernden Ladungsträgern) leitend, so sind die Zonen (1) und (4), d.h. der Source- bzw. Drainabschnitt 32 bzw. 33 des PMOS-Transistors 31 und der Source- bzw. Drainabschnitt 22 bzw. 23 des NMOS-Transistors 21 elektrisch miteinander verbunden, was zu einer Fehlfunk- tion oder sogar zu einer Zerstörung der jeweiligen Transisto¬ ren führt.
Um derartige unerwünschte Thyristoreffekte in CMOS-Anordnun¬ gen zu vermeiden, d.h. um die sogenannte latch-up-Festigkeit zu erhöhen, wird die Oberfläche der CMOS-Anordnung mit
Substratkontakten versehen. Diese Substratkontakte sind im NMOS-Bereich 2 als mit Masse verbundene p*-Abschnitte 24, und im PMOS-Bereich 3 als mit einer positiven Spannung verbundene n*-Abschnitte 34 reali¬ siert. Auf diese Weise wird ein freies Umherwandern von den in Rede stehenden pn-Übergang leitend machenden Ladungsträ¬ gern in den jeweiligen Substraten verhindert, so daß ein un¬ beabsichtigtes Zünden des Thyristors ausgeschlossen ist.
Um diesen Effekt zuverlässig zu gewährleisten, müssen jedoch bestimmte Maximalabstände zwischen benachbarten Substratkon¬ takten und zwischen den Subεtratkontakten und den Source- und Drainabschnitten der jeweiligen Transistoren eingehalten wer¬ den. Ein typischer Maximalwert für den Abstand zwischen be¬ nachbarten Substratkontakten beträgt ca. 50 μm, und ein typi- scher Maximalwert für den Abstand zwischen den Substratkon¬ takten und den Source- und Drainabschnitten der jeweiligen Transistoren beträgt ca. 25 μm.
Um diese Bedingungen zuverlässig einzuhalten, sind die be- kannten CMOS-Anordnungen in der Regel von einem gleichmäßigen Raster von Substratkontakten überzogen. Ein derartiger Aufbau ist in Figur 3 veranschaulicht.
Die Figur 3 veranschaulicht die Anordnung der Substratkon- takte auf der Oberfläche einer herkömmlichen CMOS-Anordnung.
Die jeweils durch einen * gekennzeichneten Substratkontakte sind dabei über die gesamte CMOS-Anordnung gleichmäßig ver¬ teilt, wobei der Abstand zwischen benachbarten Substratkon- takten im wesentlichen konstant ca. 50 μm beträgt.
Es liegt auf der Hand, daß daε Vorsehen derartiger Substrat¬ kontakte zu einer nicht unerheblichen Vergrößerung der CMOS- Anordnung führt bzw. einer weiteren Miniaturisierung dersel- ben Grenzen setzt. Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die CMOS-Anordnung gemäß dem Oberbegriff deε Patentanεpruchε 1 derart weiterzubilden, daß diese unter Beibehaltung ihrer latch-up-Festigkeit weiter miniaturisierbar iεt.
Diese Aufgabe wird erfindungsgemäß durch daε im kennzeichnen¬ den Teil deε Patentanspruchs 1 beanspruchte Merkmal gelöst.
Demnach ist vorgesehen, daß die durchschnittliche Anzahl der Substratkontakte pro Flächeneinheit und/oder die durch¬ schnittliche Substratkontaktfläche pro Flächeneinheit inner¬ halb deε mindeεtens einen NMOS-Bereiches weεentlich geringer iεt alε innerhalb deε mindestenε einen PMOS-Bereieheε.
Das Vorεehen dieεeε Merkmals bewirkt
(1) daß sich die Gesamtanzahl der auf einer CMOS-Anord¬ nung vorzusehenden Substratkontakte und/oder die von diesen benötigte Substratkontaktfläche verringern kann, und
(2) daß die innerhalb der CMOS-Anordnung auεgebildeten elektroniεchen Bauelemente an den Stellen, an denen eine ge¬ ringe Anzahl von Subεtratkontakten pro Flächeneinheit und/oder eine geringe Subεtratkontaktfläche pro Flächenein¬ heit vorgesehen iεt, dichter gepackt werden können.
Dieε erlaubt eε, eine gegebene, in CMOS-Technik aufzubauende Schaltung auf einer kleineren Fläche zu realisieren als dies bisher der Fall war.
Untersuchungen haben ergeben, daß sich die latch-up-Festig- keit durch daε Vorεehen der erfindungεgemäßen Maßnahme nicht verschlechtert. Eε wurde mithin eine CMOS-Anordnung geschaf¬ fen, die unter Beibehaltung ihrer latch-up-Festigkeit weiter miniaturisierbar ist.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche . Die Erfindung wird nachfolgend anhand von Ausfuhrungsbeispie¬ len unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
Figur 1 eine schematische Darstellung einer Draufsicht auf eine erfindungsgemäß ausgebildete CMOS-Anordnung zur Veran¬ schaulichung der Anordnung von Substratkontakten auf der Oberfläche derselben,
Figur 2 eine schematiεche Querεchnittεanεicht einer herkömm¬ lichen CMOS-Anordnung, und
Figur 3 eine εchematiεche Darstellung einer Draufsicht auf eine herkömmliche CMOS-Anordnung zur Veranεchaulichung der Anordnung der Substratkontakte auf der Oberfläche derselben.
Die in der Figur 1 gezeigte CMOS-Anordnung weist abgesehen von den Subεtratkontakten den selben grundsätzlichen Aufbau wie die in der Figur 2 veranschaulichte herkömmliche CMOS- Anordnung auf. D.h., sie umfaßt mindestens einen NMOS-Bereich 2 und mindeεtenε einen PMOS-Bereich 3, die im wesentlichen wie in der Figur 2 gezeigt aufgebaut sein können und die wie in der Figur l gezeigt aneinandergrenzen können.
Zur Erhöhung der latch-up-Festigkeit sind auf der (in der Fi¬ gur 1 in der Draufsicht gezeigten Anschlußseite der CMOS-An¬ ordnung wiederum Substratkontakte vorgesehen. Die Anzahl und Anordnung der Substratkontakte ist jedoch erfindungsgemäß derart modifiziert, daß die durchschnittliche Anzahl der Subεtratkontakte pro Flächeneinheit und/oder die durch¬ schnittliche Substratkontaktfläche pro Flächeneinheit inner¬ halb des mindeεtenε einen NMOS-Bereicheε weεentlich geringer iεt alε innerhalb des mindestens einen PMOS-Bereiches.
Eine mögliche Ausführungsform der erfindungsgemäßen Maßnahme besteht darin, daß, wie in der Figur 1 gezeigt ist, der min- destens eine PMOS-Bereich 3 in bekannter Art und Weise wie eingangs beschrieben mit Substratkontakten versehen ist, wäh¬ rend der NMOS-Bereich 2 nur am Rand mit Substratkontakten versehen ist.
Eε hat εich herausgestellt, daß entgegen der bisherigen Auf¬ fassung der Fachwelt bei Vorsehen ausreichend vieler und/oder großer Substratkontakte im PMOS-Bereich auf die Substratkon¬ takte innerhalb des NMOS-Bereicheε ganz oder wenigstens wei- testgehend verzichtet werden kann, ohne nennenswerte Einbußen bei der latch-up-Festigkeit in Kauf nehmen zu müsεen.
Gemäß der Figur 1 εind in dem dort gezeigten NMOS-Bereich 2 nur wenige Subεtratkontakte vorgeεehen, wohingegen der PMOS- Bereich 3 Substratkontakte 34 in der bekannten Dichte und Größe, d.h. mit einem gegenseitigen Abstand von bei- spielsweiεe ca. 50 μm aufweiεt; die Verringerung der biεher üblicherweiεe vorgeεehenen Subεtratkontaktanzahl und/oder Subεtratkontaktfläche (Summe der Flächen der einzelnen Subεtratkontakte) im NMOS-Bereich macht eε nicht erforder¬ lich, gleichzeitig die Substratkontaktanzahl und/oder die Substratkontaktfläche innerhalb des PMOS-Bereiches zu erhö¬ hen.
Daε Vorεehen von Substratkontakten an der Bereichsgrenze führt weitgehend unabhängig von der vorgeεehenen Anzahl und/oder der belegten Fläche allenfalls zu einer geringfügig verringerten Verkleinerbarkeit der CMOS-Anordnung, weil die in dem in Rede stehenden NMOS-Bereich realisierten elektroni- sehen Bauelemente aus Gründen der Sicherheit und Zuverlässig¬ keit ohnehin nicht beliebig nahe an die Bereichsgrenze ge¬ setzt werden können.
Unabhängig von der gewählten Realisierungεform der erfin- dungsgemäßen Maßnahme kann infolge der absoluten Einsparbar- keit von Substratkontakten bzw. der belegten Substratkontakt- fläche eine höhere Packungsdichte der elektrischen Bauele- mente innerhalb deε NMOS-Bereicheε vorgesehen werden, was zu einer erheblichen Flächenreduzierung der Anordnung führt. Bei Versuchεanordnungen mit auεgewählten reinen NMOS-Gebieten, z.B. ROMε betrug die Flächenreduzierung mehrere zehn Prozent.
Abgesehen davon ermöglicht das Vorsehen der erfindungsgemäßen Maßnahme auch eine einfachere und billigere Herstellung von CMOS-Anordnungen (weniger Einschränkungen beim Layout, gerin¬ gere Anzahl von zu verbindenden bzw. zu kontaktierenden Kon- taktstellen, geringerer Materialverbrauch) .

Claims

Patentansprüche
1. CMOS-Anordnung, welche mindestens einen NMOS-Bereich (2) und mindestens einen PMOS-Bereich (3) aufweist, und welche an ihrer Oberfläche mit Subεtratkontakten (24, 34) versehen iεt, über welche jeweilige Substratabschnitte (1, 30) der CMOS- Anordnung mit vorbeεtimmten Spannungεwerten beaufschlagbar sind, d a d u r c h g e k e n n z e i c h n e t , daß die durchschnittliche Anzahl der Substratkontakte (24, 34) pro Flächeneinheit und/oder die durchschnittliche Substratkontaktfläche pro Flächeneinheit innerhalb deε min¬ deεtenε einen NMOS-Bereicheε (2) weεentlich geringer iεt alε innerhalb des mindeεtenε einen PMOS-Bereicheε (3) .
2. CMOS-Anordnung nach Anεpruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der mindeεtenε eine NMOS-Bereich (2) im weεentlichen frei von Substratkontakten (24, 34) ist.
3. CMOS-Anordnung nach Anεpruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Anzahl der Subεtratkontakte (24, 34) pro Flächenein¬ heit in dem mindestenε einen NMOS-Bereich (2) an der Be- reichεgrenze höher iεt alε im Bereichεzentrum.
PCT/DE1996/002189 1995-12-06 1996-11-18 Cmos-anordnung Ceased WO1997021240A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP96945730A EP0865669A2 (de) 1995-12-06 1996-11-18 Cmos-anordnung
JP52084597A JP3357069B2 (ja) 1995-12-06 1996-11-18 Ｃｍｏｓ装置
US09/091,152 US6160295A (en) 1995-12-06 1996-11-18 CMOS device
UA98062924A UA56148C2 (uk) 1995-12-06 1996-11-18 Кмон-пристрій

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19545554.1 1995-12-06
DE19545554A DE19545554A1 (de) 1995-12-06 1995-12-06 CMOS-Anordnung

Publications (2)

Publication Number Publication Date
WO1997021240A2 true WO1997021240A2 (de) 1997-06-12
WO1997021240A3 WO1997021240A3 (de) 1997-07-31

Family

ID=7779372

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/002189 Ceased WO1997021240A2 (de) 1995-12-06 1996-11-18 Cmos-anordnung

Country Status (10)

Country Link
US (1) US6160295A (de)
EP (1) EP0865669A2 (de)
JP (1) JP3357069B2 (de)
KR (1) KR100415129B1 (de)
CN (1) CN1230903C (de)
DE (1) DE19545554A1 (de)
IN (1) IN190506B (de)
RU (1) RU2170475C2 (de)
UA (1) UA56148C2 (de)
WO (1) WO1997021240A2 (de)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1549130A (en) * 1977-06-01 1979-08-01 Hughes Microelectronics Ltd Cm Monolithic integrated circuit
JPS5591162A (en) * 1978-12-27 1980-07-10 Fujitsu Ltd Semiconductor device
JPS58223362A (ja) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0669086B2 (ja) * 1983-03-29 1994-08-31 株式会社日立製作所 半導体装置
EP0197730A3 (de) * 1985-03-29 1987-08-19 Advanced Micro Devices, Inc. Gegen Verriegelung beständige integrierte Schaltung und Herstellungsverfahren
DE3685169D1 (de) * 1985-08-26 1992-06-11 Siemens Ag Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator und einer schottky-diode.
US5336911A (en) * 1988-05-10 1994-08-09 Seiko Epson Corporation Semiconductor device
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0396272A (ja) * 1989-09-08 1991-04-22 Toshiba Micro Electron Kk Ｃｍｏｓ半導体装置
RU2018994C1 (ru) * 1992-03-31 1994-08-30 Константин Иванович Баринов Элемент памяти
KR0120572B1 (ko) * 1994-05-04 1997-10-20 김주용 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN1207829A (zh) 1999-02-10
KR100415129B1 (ko) 2004-04-13
DE19545554A1 (de) 1997-06-12
CN1230903C (zh) 2005-12-07
EP0865669A2 (de) 1998-09-23
WO1997021240A3 (de) 1997-07-31
IN190506B (de) 2003-08-02
US6160295A (en) 2000-12-12
KR19990071877A (ko) 1999-09-27
JP2000501247A (ja) 2000-02-02
JP3357069B2 (ja) 2002-12-16
RU2170475C2 (ru) 2001-07-10
UA56148C2 (uk) 2003-05-15

Similar Documents

Publication Publication Date Title
DE69330564T2 (de) Integrierte Schaltung die eine EEPROM-Zelle und einen MOS-Transistor enthält
EP1175700B1 (de) Halbleiter-bauelement
DE69021749T2 (de) Überspannungsschutzsystem.
DE3247197C2 (de)
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
EP0712137A2 (de) Programmierbarer Halbleiterspeicher
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
DE19735425B4 (de) Mosfet
DE2917690C3 (de) Verfahren zum Festlegen der Durchbruchsspannung eines Isolierschicht-Feldeffekttransistors
DE69934874T2 (de) Scr bauteil mit niedriger schwell- und haltespannung für esd schutz
EP1958262A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
DE69605533T2 (de) Profilierte nichtflüchtige speicherzelle
WO1997021240A2 (de) Cmos-anordnung
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
WO1999041780A1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE4242801C2 (de) Hochspannungsschaltkreis
DE68925061T2 (de) Integrierte Hochspannungsschaltung mit Isolierungsübergang
WO2001017025A2 (de) Halbleiterbauelement als verzögerungselement und verwendung eines halbleiterbauelementes
EP0892990A1 (de) Halbleiterbauelement mit einem geteilten floating gate
DE102005054672B4 (de) Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate
EP1734582B1 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
DE68918783T2 (de) MIS-Bauelement.
DE69530216T2 (de) Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung
DE10008002C2 (de) Split-gate-Flash-Speicherelement, Anordnung von Split-gate-Flash-Speicherelementen und Methode zum Löschen derselben

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96199786.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR RU UA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

AK Designated states

Kind code of ref document: A3

Designated state(s): CN JP KR RU UA US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996945730

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019980704162

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 1997 520845

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09091152

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1996945730

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980704162

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980704162

Country of ref document: KR