WO1997048072A1

WO1997048072A1 - Ic card reader/writer and its control method

Info

Publication number: WO1997048072A1
Application number: PCT/JP1997/001947
Authority: WO
Inventors: Michihiro Ohta; Hiroaki Yoshida; Yoshiyuki Ohkuma
Original assignee: Nippon Conlux Co Ltd; NTT Data Communications Systems Corp
Current assignee: Nippon Conlux Co Ltd; NTT Data Group Corp
Priority date: 1996-06-10
Filing date: 1997-06-09
Publication date: 1997-12-18
Anticipated expiration: 1998-12-10
Also published as: EP0855672A1; CA2229179A1; CN1195411A; CN1100306C; KR19990036109A; JPH09330381A; DE69725550T2; JP3351498B2; DE69725550D1; EP0855672B1; CA2229179C; KR100268637B1; EP0855672A4; US5979759A

Description

明細書

I C力一ドリ一ダライタおよびその制御方法技術分野

この発明は、集積回路を搭載する I C (集積回路）カードに対するデータの読込み、書込みを行う I Cカードリーダライタに関し、特に I Cカードに対するデ —タの読込み、書込みに際して I C力一ドに搭載された集積回路に接触する接触部の接触エラーを確実に検出できるようにして信頼性を高めた I C力一ドリ一ダライタおよびその制御方法に関する。背景技術

最近、銀行カード等の各種カードとして集積回路を搭載した I Cカードが提案されている。この I C力一ドは従来の磁気カード等と比較して格段に多くの情報を記憶することができるので、その使用形態が大幅に拡大されるという利点がある。

しかし、 I Cカードに対するデータの読込み、書込みを行う I C力一ドリ一ダライタにおいては、 I Cカードに搭載された集積回路に対するデータの読込み、書込みに際して、集積回路の端子に接触する接触部（コンタクト部）を介して行うので、このコンタクト部において接触不良、すなわち接触エラーが生じる虞があるという問題があった。

そこで、従来の I Cカードリーダライタにおいては、コンタクト部が集積回路の端子に正しく接触されたか否かを判定するために、 I Cカードの集積回路の端子に I Cカードリーダライタのコンタクト部が接触された状態において、 I C力一ドリ一ダライタからこのコンタクト部を介して I C力一ドの集積回路の電源端子に I C力一ド用の電源を供給するとともに、このコンタクト部を介して I C力ードの集積回路のクロック端子にクロック信号を供給し、かつ I Cカードの集積回路のリセット端子をハイレベル状態にした後、 I C力一ドの集積回路の入出力端子から自動的に出力されるデータを読み出し、このデータが期待するデータと —致するか否かにより I Cカードの集積回路の端子に I C力一ドリーダライタのコンタクト部が正しく接触されているかを判定していた。

し力し、上述した I C力一ドの集積回路のク口ック端子にク口ック信号を供給し、かつ I Cカードの集積回路のリセット端子をハイレベル状態にした後、 I C カードの集積回路の入出力端子から自動的に出力されるデータが期待するデータと一致するか否かにより I Cカードの集積回路の端子に I C力一ドリ一ダライタのコンタクト部が正しく接触されているかを判定する従来の I C力一ドリ一ダライタにおいては、例えば、 I Cカードの集積回路の電源端子に接触不良が生じていても、 I C力一ドの集積回路の他の端子に供給された信号が I Cカードの集積回路の内部で回り込んで電源として作用する場合があり、この場合は I C力一ドリーダライタのコンタクト部が I C力一ドの集積回路の端子に正しく接触していないにも係わらず、 I Cカードの集積回路の入出力端子から期待するデータと一致するデータが出力され、これにより I C力一ドリーダライタのコンタクト部が I Cカードの集積回路の端子に正しく接触されていると誤検出してしまうとレヽぅ問題があった。

この場合、 I Cカードの集積回路の入出力端子からデータを読み出すには十分な電源が供給されるかも知れないが、 I Cカードの集積回路の入出力端子からデータを書き込むには不十分であり、このまま I C力一ドの集積回路の入出力端子からデータを書き込む処理を行うと、書込みエラーが生じることがあった。一般に、 I C力一ドはこの害込みエラ一が生じると集積回路に格納されたセキユリティ情報が破壊されることがあり、この場合は、この I Cカードの以後の使用が不可能になるという問題があつた。

そこで、この発明は、 I Cカードに搭載された集積回路に接触する接触部の接触エラ一を確実に検出し、 I Cカードに書込みエラ一が発生する前に適切な処理ができるようにした I C力一ドリ一ダライタおよびその制御方法を提供することを目的とする。発明の開示

上述した目的を達成するため、この発明では、 I cカードに搭載された集積回路の端子に接触する接触部を有し、該接触部を介して前記集積回路に対するデータの読込み、書込みを行う I C力一ドリ一ダライタであって、

前記集積回路のリセット端子に前記接触部を介して供給されるリセット信号を口一レベルに制御するとともに、前記集稜回路のクロック端子に前記接触部を介して供給される前記集積回路用のク口ック信号をローレベルに制御し、その後前記集積回路の電源端子に前記接触部を介して前記集積回路用の電源を供給し、このとき前記接触部を介して前記集積回路の入出力端子から出力される電圧が所定の基準電圧より小さい場合は、前記接触部の接触エラーとして検出する接触エラ —検出手段

を具備して構成される。

ここで、前記接触エラ一検出手段は、

前記集積回路の電源端子に前記集積回路用の電源を供給した後、前記集積回路のリセットが正常に終了するまでの所定時間、前記集積回路のクロック端子にク口ック信号を供給し、その後前記ク口ック信号を再び口一レベルに制御するように構成することができる。

また、前記 I Cカードリーダライタは、

前記集積回路用のク口ック信号を発生する集積回路用クロック発生手段と、前記集積回路用の電源を発生する集積回路用電源手段と

を具備し、

前記接触エラー検出手段は、

前記接触部を介して前記集積回路のリセット端子に供給されるリセット信号を口一レベルに制御する第 1の制御手段と、

前記集積回路用クロック信号発生手段を制御して前記接触部を介して前記集積回路のクロック端子に供給される前記集積回路用のク口ック信号を口一レベルに制御する第 2の制御手段と、

前記集積回路用電源手段を制御して前記接触部を介して前記集積回路の電源端子に前記集積回路用の電源を供給する第 3の制御手段と、

前記接触部を介して前記集積回路の入出力端子から出力される電圧を所定の基準電圧と比較する比較手段と

を具備して構成することができる。

また、前記 I C力一ドリ一ダライタは、

中央演算処理部を有し、

前記第 1の制御手段および前記第 2の制御手段および前記第 3の制御手段は、前記中央演算処理部で実現するように構成することができる。

ここで、前記比較手段は、

前記中央演算処理部で実現するように構成することができる。

また、前記集積回路用クロック発生手段は、

前記中央演算処理部にクロック信号を供給する中央演算処理部用クロック発生手段と共用するように構成することができる。

また、前記集積回路用電源手段は、

前記中央演算処理部に電源を供給する中央演算処理部で電源手段と共用するように構成することができる。

また、この発明は、

I Cカードに搭載された集積回路の端子に接触する接触部を有し、該接触部を介して前記集積回路に対するデータの読込み、書込みを行う I Cカードリーダライタの制御方法であって、

前記集積回路のリセット端子に前記接触部を介して供給されるリセット信号をローレベルに制御する第 1のステップと、

前記第 1のステップにより前記集積回路のリセッ卜端子に前記接触部を介して供給されるリセット信号を口一レベルに制御している状態で、前記集積回路のク口ック端子に前記接触部を介して供給される前記集積回路用のク口ック信号を口 —レベルに制御する第 2のステップと、

第 2のステップにより前記集積回路のク口ック端子に前記接触部を介して供給される前記集積回路用のク口ック信号をローレベルに制御した後に、前記集稍回路の電源端子に前記接触部を介して前記集積回路用の電源を供給する第 3のステップと、

前記第 3のステツプにより前記集積回路の電源端子に前記接触部を介して前記集積回路用の電源を供給したときに、前記接触部を介して前記集積回路の入出力端子から出力される電圧が所定の基準電圧より小さい場合は、前記接触部の接触エラーとして検出する第 4のステップと

を具備して構成される。

ここで、前記第 3のステップにより集積回路の電源端子に前記集積回路用の電源を供給した後、前記集積回路のリセットが正常に終了するまでの所定時間、前記集積回路のクロック端子にクロック信号を供給する第 5のステップと、前記第 5のステップにより前記集積回路のクロック端子にクロック信号を供給した後、前記ク口ック信号を再びローレベルに制御する第 6のステップとを更に具備して構成することができる。

このような構成によると、 I Cカードに搭載された集積回路に接触する接触部の接触エラ一を確実に検出することができ、 I Cカードに書込みエラーが発生する前に適切な処理を行うことが可能になる。図面の簡単な説明

図 1は、この発明に係わる I C力一ドリーダライタの制御系の全体構成を示すブロック図である。

図 2は、図 1に示した I C力一ドリ一ダライタの処理の詳細を示すフローチヤ ―トである。発明を実施するための最良の形態

以下、この発明に係わる I Cカードリーダライタの一実施の形態を添付図面を参照して詳細に説明する。

図 1はこの発明に係わる I C力一ドリ一ダライタ 1 0の制御系の全体構成を示すブロック図であり、この I Cカードリーダライタ 1 0は、 I Cカード 2 0に搭載された集積回路 2 1に対してデータの害込み、読み出しを行うもので、 I C力ード 2 0の集積回路 2 1の端子に接触するコンタクト部 1 1、このコンタクト部 1 1を介して集積回路 2 1の電源端子 V c cに供給される I Cカード用電源を発生する I Cカード用電源 1 2、 I C力一ド用電源 1 2から発生される I Cカード用電源を制御する電源制御部 13、コンタクト部 1 1を介して集積回路 21のク口ック端子 CLKに供給される I Cカード用クロックを発生するクロック発振器 14、クロック発振器 14から発生されるクロックを制御するクロック制御部 1 5、 I Cカード 20の集積回路 21の入出力端子（ Iノ O端子）から発生され、コンタクト部 1 1を介して入力される信号を所定の基準レベルと比較する比較器 16、電源制御部 13およびクロック制御部.15を制御するとともに、コンタクト部 11を介して集稜回路 21のリセット端子 RSTにリセット信号を供給する処理および I Cカード 20の集積回路 21の入出力端子に対してコンタクト部 1 1を介してデータの書込み、読み出しを行う処理および比較器 16の出力に基づきコンタクト部 1 1の接触エラーの判断処理等を行う中央演算処理部（CPU) 17を具備して構成される。

また、コンタクト部 1 1は、 I Cカード 20の集積回路 21の電源端子 V c c、クロック端子 CLK：、リセット端子 RST、入出力端子 I 〇にそれぞれ接触する電源端子 1 1— 1、クロック端子 1 1— 2、リセット端子 1 1— 3、入出力端子 11一 4を具備している。

なお、 I Cカード用電源 12は、 I C力一ドリ一ダライタ 10の電源と共用することができる。

また、クロック発振器 14は、 I C力一ドリ一ダライタ 10の中央演算処理部 (CPU) 17に CPU用クロックを供給するクロック発振器と共用することができる。

また、比較器 16·は、 I C力一ドリ一ダライタ 10の中央演算処理部（CP U) 17内に設けられた TTLや CMOS等の論理 I Cの入力部を用いて構成してもよい。

上記構成において、 I C力一ドリーダライタ 10におけるコンタクト部 1 1の接触エラーの検出処理の概要を示すと以下のようになる。

1) I C力一ドリーダライタ 10の図示しない I C力一ド挿入口から I。カード 20を挿入することにより、 I Cカード 20の集積回路 21の電源端子 V c c、クロック端子 CLK：、リセット端子 RST、入出力端子 I /Oを I Cカードリ一ダライタ 10のコンタクト部 1 1の電源端子 1 1一 1、クロック端子 1 1一 2、リセット端子 1 1一 3、入出力端子 11一 4に接触させる。

2) I Cカードリーダライタ 10の中央演算処理部（C PU) 1 7の処理により、 I Cカード 20の集積回路 21のリセット端子 RSTに供給するリセット信号をローレベル状態にする。

3) I Cカードリーダライタ 10の中央演算処理部（CPU) 1 7によりクロック制御部 15を制御して、 I Cカード 20の集積回路 21のク口ック端子 CL Kに供給するクロック信号をローレベル状態にする。

4) I C力一ドリーダライタ 10の中央演算処理部（CPU) 1 7により電源制御部 13を制御して、 I Cカード 20の集積回路 21の電源端子 V c cに I C 力一ド用電源 1 2から発生された I C力一ド用電源を供給する。

5) I Cカード 20の集積回路 21のリセッ卜が正常に終了するまでの所定時間、上記集積回路 21のクロック端子 CLKにクロック信号を供給し、その後上記クロック信号を再びローレベルに制御する

6) I Cカード 20の集積回路 21の入出力端子（IZO端子）から発生された電圧を I C力一ドリーダライタ 10の比較器 16で所定の基準レベルと比較する。

7) I Cカードリ一ダライタ 10の中央演算処理部（C PU) 17は、比較器 16の比較結果から I Cカード 20の集積回路 21の入出力端子（ I ZO端子）から発生された電圧が所定の基準レベルより小さい場合は、コンタクト部 1 1の接触エラ一として判定する。

ここで、 5) に示した処理、すなわち、 I Cカード 20の集積回路 21の電源端子 V c cに電源を供給した後、 I Cカード 20の集積回路 21のリセットが正常に終了するまでの所定時間、クロック端子 CLKにクロック信号を供給し、その後上記クロック信号を再び口一レベルに制御する処理を設けた理由は、 I C力 —ド 20に搭載された集積回路' 21がリセット端子 RSTに供給するリセット信号を口一レベルにし、ク口ック端子 CLKに供給するクロック信号をローレベルにしその後電源端子 V c cに電源を供給しただけでは状態が安定しない種類の集積回路である場合にも、確実に接触部の接触エラーを検出することができるようにするためである。すなわち、 I Cカード 20に搭載される集積回路 21の種類によっては、リセット端子 RSTに供給するリセッ卜信号を口一レベルにし、クロック端子 CLK に供給するクロック信号をローレベルにし、その後電源端子 V c cに電源を供給しただけでは、 I Cカード 20に搭載される集積回路 21の状態が安定しない場合がある。

そこで、この実施例では、これに対応するために、 I Cカード 20の集積回路 21の電源端子 Vc cに電源を供給した後、上記クロック端子 CLKに所定時間クロック信号を供給し、これにより上記集積回路 21のリセットが正常に終了するのを待って、上記集積回路 21のクロック端子 CLKに供給されるクロック信号を再びローレベルに制御するように構成している。

なお、 I Cカード 20に搭載される集積回路 21が、リセット端子 RSTに供給するリセット信号をローレベルにし、クロック端子 C LKに供給するクロック信号をローレベルにし、その後電源端子 Vc cに電源を供給しただけ安定状態になる種類の集穰回路である場合においては、上記 5) の処理は不要である。また、比較器 16の比較結果から I Cカード 20の集積回路 21の入出力端子 (1 〇端子）から発生された電圧が所定の基準レベルより大きい場合は、 I C カードリ一ダライタ 10のコンタクト部 1 1が I Cカード 20の集積回路 21の各端子に正常に接触されていると考えられるので、 I Cカードリ一ダライタ 10 の中央演算処理部（CPU) 1 7は、クロック制御部 15を制御してクロック発振器 14から発生される I Cカード用クロックを I C力一ド 20の集積回路 21 のクロック端子 CLKに供給し、リセット端子 RSTに供給するリセット信号をハイレベル状態にし、これにより I Cカード 2◦の集積回路 21の入出力端子

(IZO端子）から自動的に出力されるデータを読み出して、このデータが期待するデータと一致するかを調べる従来と同様の検査を行うことになる。

図 2は、 I C力一ドリ一ダライタ 10におけるコンタクト部 1 1の接触エラーを検出する上記処理の詳細をフローチャートで示したものである。

図 2において、まず、 I Cカードリーダライタ 10の図示しない電源を ONにする（ステップ 101) 。そして、電源制御部 13を制御して I C用電源を OF Fにし、 I C力一ド 20の集積回路 21のリセッ卜端子 RSTに供給するリセット信号を口一レベル状態、ク口ック端子 C LKに供給するクロック信号をローレベル状態にする（ステップ 102) 。

次に、 I Cカード 20が挿入されるのを待ち（ステップ 103) 、 I Cカード 20が挿入されると、 I Cカード 20の端子部とコンタク卜部 1 1とを接圧することにより I Cカード 20の各端子とコンタクト部 1 1とを接触させる（ステツプ 104) 。なお、 I Cカードリーダライタ 10力 I Cカード 20の挿入と同時に I C力一ド 20の端子部とコンタクト部 11とが接圧される構成になっている場合は、このステップ 104の処理は不要である。

次に、電源制御部 13を制御して I C用電源を ONにし（ステップ 105) 、クロック端子 CLKにクロック信号を供給し（ステップ 106) 、リセットが正常に終了したかを調べる（ステップ 107) 。そして、リセットが正常に終了した場合は（ステップ 107で YE S) 、クロック端子 CLKに供給するクロック信号を再びローレベル状態にする（ステップ 108) 。

次に、比較器 16により I Cカード 20の集積回路 21の入出力端子（1ノ〇端子）の電圧を判定する（ステップ 109) 。すなわち、 I Cカード 20の集積回路 21の入出力端子（IZO端子）の電圧を所定の基準レベルと比較する。ここで、異常、すなわち I Cカード 20の集積回路 21の入出力端子（IZO 端子）の電圧が所定の基準レベルより小さい場合は、 I C力一ドリ一ダライタ 1 0のコンタクト部 1 1が I Cカード 20の集積回路 21の各端子に正常に接触されていないので、 I Cカード 20の再揷入が必要である旨を利用者に通知する

(ステップ 1 10) 。

この場合は、 I Cカード 20の集積回路 21のリセッ卜端子 RSTをローレべル、クロック端子 CLKを口一レベルにし、 I C用電源を OFFにし（ステップ 120) 、 I Cカード 20を排出して（ステップ 121) 、ステップ 103に戻る。

なお、ステップ 1 10で I Cカード 20の再挿入が必要である旨を利用者に通知する代わりに、 I C力一ド 20を自動的に再挿入してリトライするように構成してもよい。

また、ステップ 1◦ 9で、正常、すなわち I C力一ド 20の集積回路 21の入出力端子（ IZO端子）の電圧が所定の基準レベルより大きい場合は、クロック制御部 15を制御して I C力一ド 20の集積回路 21のクロック端子 C LKにクロック信号を供給し（ステップ 1 1 1) 、リセット端子 RSTに供給するリセット信号をハイレベルにし（ステップ 112) 、 I Cカード 20の集積回路 21の入出力端子（I/O端子）から ATR情報を取得する（ステップ 1 1 3) 。

そして、この ATR情報から受信状態を判定する（ステップ 1 14) 。

ここで、エラ一が発生した場合は、ステップ 1 10に進み、 I Cカード 20の再挿入が必要である旨を利用者に通知し、 I Cカード 20の集積回路 21のリセッ卜端子 R S Τをローレベル、クロック端子 CLKをローレベルにし、 I C用電源を OFFにし（ステップ 120) 、 I Cカード 20を排出して（ステップ 12 1) 、ステップ 103に戻る。

なお、ステップ 121で I Cカード 20を排出する代わりに、 I Cカード 20 の抜き取りを可能にするまたは I Cカード 20の抜き取りが可能なことを利用者に報知するように構成してもよい。

ステップ 1 14でエラーが発生しない場合は、次に挿入された I Cカード 20 が使用可能なカードかどうかを判定する（ステップ 1 15) 。

ここで、 I Cカード 20が使用できないカードであると判定された場合は、この I Cカード 20が使用できない旨を利用者に通知し（ステップ 1 16) 、その後、 I Cカード 20の集積回路 21のリセット端子 R STをローレベル、クロック端子 C LKを口一レベルにし、 I C用電源を OFFにし（ステップ 120) 、 I Cカード 20をお出して（ステップ 121) 、ステップ 103に戻る。

また、ステップ 1 15で、挿入された I Cカード 20が正常、すなわち使用可能な力一ドであると判定された場合は、 I Cカード 20の集積回路 21の入出力端子（I/O端子）から取得した ATR情報に基づき通信条件を設定し（ステツプ 1 17) 、この I Cカード 20に対して所定のデータを書き込み、読み出す利用を行う（ステップ 1 18) 。

次に、この I Cカード 20の利用が終了したかどうかを判定する（ステップ 1 19) 。ここで、 I Cカード 20の利用が終了したと判定されると、 I Cカード 20の集積回路 21のリセット端子 R S Tを口一レベル、クロック端子 CLKを口一レベルにし、 I C用電源を O F Fにし（ステップ 1 2 0 ) 、 I Cカード 2 0 を出して（ステップ 1 2 1 ) 、ステップ 1 0 3に戻る。

このような構成によると、 I Cカードに搭載された集積回路に接触する接触部の接触エラ一を確実に検出し、 I Cカードに書込みエラ一が発生する前に適切な処理ができるようにすることが可能になる。産業上の利用可能性

この発明によれば、 I Cカードに搭載された集積回路に接触する接触部の接触ェラーを確実に検出し、 I Cカードに書込みエラーが発生する前に適切な処理ができるようにした I C力一ドリーダライタおよびその制御方法を提供する。 I C力 -ドに搭載された集積回路のリセット端子にコンタクト部を介して供給されるリセット信号を口一レベルに制御するとともに、集賴回路のクロック端子にコンタクト部を介して供給される集穣回路用のクロック信号を口一レベルに制御し、その後集積回路の電源端子にコンタクト部を介して集積回路用の電源を供給し、このときコンタクト部を介して集積回路の入出力端子から出力される電圧を比較器で所定の基準レベルと比較し、入出力端子から出力される電圧が所定の基準レべルより小さい場合は、コンタクト部の接触エラ一として検出する。

Claims

請求の範囲

1 . I Cカードに搭載された集積回路の端子に接触する接触部を有し、該接触部を介して前記集積回路に対するデータの読込み、書込みを行う I Cカードリーダライタであって、

前記集稜回路のリセット端子に前記接触部を介して供給されるリセット信号を口一レベルに制御するとともに、前記集積回路のク口ック端子に前記接触部を介して供給される前記集積回路用のクロック信号を口一レベルに制御し、その後前記集積回路の電源端子に前記接触部を介して前記集稍回路用の電源を供給し、このとき前記接触部を介して前記集積回路の入出力端子から出力される電圧が所定の基準電圧より小さい場合は、前記接触部の接触エラ一として検出する接触エラ一検出手段

を具備する I c力一ドリーダライタ。

2 . 前記接触エラー検出手段は、

前記集積回路の電源端子に前記集積回路用の電源を供給した後、前記集積回路のリセットが正常に終了するまでの所定時間、前記集積回路のクロック端子にク口ック信号を供給し、その後前記ク口ック信号を再びローレベルに制御する請求の範囲 1の I Cカードリ一ダライタ。

3 . 前記集積回路用のクロック信号を発生する集積回路用クロック発生手段と、

前記集積回路用の電源を発生する集積回路用電源手段と

を具備し、

前記接触エラ一検出手段は、

前記集積回路用ク口ック信号発生手段を制御して前記接触部を介して前記集積回路のク口ック端子に供給される前記集積回路用のク口ック信号を口一レベルに制御する第 2の制御手段と、

を具備する請求の範囲 1の I C力一ドリ一ダライタ。

4 . 中央演算処理部を有し、

前記第 1の制御手段および前記第 2の制御手段および前記第 3の制御手段は、前記中央演箅処理部で実現される請求の範囲 1の I Cカードリ一ダライタ。

5 . 中央演算処理部を有し、

前記比較手段は、

前記中央演算処理部で実現される請求の範囲 3の I Cカードリーダライタ。

6 . 中央演算処理部を有し、

前記集積回路用クロック発生手段は、

前記中央演算処理部にクロック信号を供給する中央演算処理部用クロック発生手段と共用される請求の範囲 3の I Cカードリーダライタ。

7 . 中央演算処理部を有し、

前記集稜回路用電源手段は、

前記中央演算処理部に電源を供給する中央演算処理部で電源手段と共用される請求の範囲 3の I C力一ドリ一ダライタ。

8 . I Cカードに搭載された集稍回路の端子に接触する接触部を有し、該接触部を介して前記集積回路に対するデータの読込み、書込みを行う I Cカードリーダライタの制御方法であって、

前記集積回路のリセット端子に前記接触部を介して供給されるリセット信号を口一レベルに制御する第 1のステップと、

前記第 1のステップにより前記集積回路のリセット端子に前記接触部を介して供給されるリセット信号をローレベルに制御している状態で、前記集積回路のク口ック端子に前記接触部を介して供給される前記集積回路用のク口ック信号を口

―レベルに制御する第 2のステップと、

第 2のステップにより前記集積回路のクロック端子に前記接触部を介して供給される前記集積回路用のクロック信号をローレベルに制御した後に、前記集稜回路の電源端子に前記接触部を介して前記集穣回路用の電源を供給する第 3のステップと、

前記第 3のステップにより前記集稷回路の電源端子に前記接触部を介して前記集積回路用の電源を供給したときに、前記接触部を介して前記集積回路の入出力端子から出力される電圧が所定の基準電圧より小さい場合は、前記接触部の接触エラーとして検出する第 4のステップと

を具備する I Cカードリ一ダライタの制御方法。

9 . 前記第 3のステップにより集積回路の電源端子に前記集稂回路用の電源を供給した後、前記集積回路のリセットが正常に終了するまでの所定時間、前記集積回路のク口ック端子にク口ック信号を供給する第 5のステップと、前記第 5のステップにより前記集穰回路のク口ック端子にクロック信号を供給した後、前記ク口ック信号を再びローレベルに制御する第 6のステップとを更に具備する請求の範囲 8の I Cカードリ一ダライタの制御方法。