WO1998007190A1 - Verfahren zum trennen einer halbleiterscheibe - Google Patents
Verfahren zum trennen einer halbleiterscheibe Download PDFInfo
- Publication number
- WO1998007190A1 WO1998007190A1 PCT/DE1997/001756 DE9701756W WO9807190A1 WO 1998007190 A1 WO1998007190 A1 WO 1998007190A1 DE 9701756 W DE9701756 W DE 9701756W WO 9807190 A1 WO9807190 A1 WO 9807190A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor wafer
- semiconductor
- cutting
- cut
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
Definitions
- the invention relates to a method for separating a semiconductor wafer provided with a multiplicity of optoelectronic semiconductor structures into a number of individual chips by means of cutting-off by means of a cutting tool, the cutting tool and the semiconductor wafer being guided along cutting tracks relative to one another.
- semiconductor wafers can contain a large number of individual chips that must be separated or separated before assembly.
- the cutting process for integrated circuits that is used almost exclusively today is sawing, more precisely cutting grinding, which by far provides the most precise and cleanest chip edges and, in contrast to scribing or breaking processes, delivers good results regardless of the crystal orientation of the semiconductor wafer.
- the principle of the cut-off process is based on the fact that the semiconductor wafer is attached to a table that can be moved in the X direction and is moved under a high-speed rotating diamond grinding disk. To avoid impairing the electronic and optical properties of the diode structures after the cut-off process has been carried out, the generation of the cleanest possible side edges of the individual chips is necessary.
- the chip flanks produced in this way are usually wet-chemically etched after being separated by means of cut-off grinding in order to remove the crystal damage produced during cut-off grinding.
- This is necessary in particular in the case of luminescent diodes, on the one hand to improve the outcoupling of light and, on the other hand, to crystal damage which is induced in operation due to the damage generated during separation and which shorten the life of the luminescent diode avoid.
- this surface must be protected.
- the invention is based on the object of specifying a method for separating a semiconductor wafer provided with a large number of optoelectronic semiconductor component structures, in particular diode structures, into a number of individual chips by means of cut-off grinding by means of a cutting tool, in which the cut-off result is impaired by those necessary for the later chip flanks Front cover can be avoided.
- the cutting tool does not come into contact with the material of the cover layer during cut-off grinding, and the cut-off result is not impaired.
- the chip flanks are etched after the semiconductor wafer has been separated, the chip surface being protected by the cover layer against attack by the etchant used.
- the cover layer consists of a photoresist material
- the structuring of the cover layer is carried out by means of a phototechnical exposure process by means of a photomask and a subsequent development process.
- the entire surface deposition and the phototechnical exposure and development processes of the photoresist can be carried out according to semiconductor standard process steps known per se, using a suitably structured photomask.
- the thickness of the covering layer deposited over the entire surface is at least about 5 ⁇ m.
- the method according to the invention is used in particular in the case of III-V semiconductor materials, in particular in the production of luminescent diodes.
- FIG. 1 shows a schematic sectional view of a semiconductor wafer before the semiconductor chips are separated
- FIG. 2 shows a schematic sectional view of the semiconductor wafer during the cut-off process by means of a cutting tool
- Figure 3 is a schematic sectional view of the semiconductor wafer after singulation and chip edge etching.
- FIG. 1 schematically shows a section of a semiconductor wafer 1 provided with a large number of diode structures before it is separated into the number of individual chips.
- the semiconductor wafer 1 consists of a III-V semiconductor base material, such as in particular GaAlAs or InP, in which luminescence diodes with a schematically indicated pn junction 2 are formed.
- the reference number 3 schematically designates the front-side metallization formed on the main surface 4 of the semiconductor wafer, the reference number 5 denotes a rear-side metallization deposited on the rear surface of the semiconductor wafer.
- a photoresist layer 7 is deposited over the entire surface, preferably in a centrifugal process, and by means of a correspondingly designed photo mask according to semiconductor standard method phototechnically exposed, then developed, and then removed along the cutting tracks 6, on which the cut-off process will be carried out later.
- FIG. 2 shows the subsequent cut-off process by means of a diamond grinding wheel 8 which, as shown, is guided along the cutting tracks 6 in the sense of completely cutting through the semiconductor wheel 1. It is readily apparent from FIG. 2 that the diamond grinding wheel 8 does not come into contact with the photoresist layer 7 during the cut-off process, as a result of which the cut-off result is not impaired.
- FIG. 3 finally shows the semiconductor chips 9 and 10 which have been isolated after the cut-off grinding process has been carried out and the chip flanks 11 have subsequently been etched.
Landscapes
- Led Devices (AREA)
- Dicing (AREA)
- Weting (AREA)
Abstract
Die Erfindung bezieht sich auf Verfahren zum Trennen einer mit einer Vielzahl von optoelektronischen Halbleiterbauelement-Strukturen versehenen Halbleiterscheibe (1) in eine Anzahl von Einzelchips (9, 10) durch Trennschleifen und anschliessend möglichem Chipflankenätzen mit geschützter Chipoberfläche, mit den Schritten: ganzflächiges Abscheiden einer Abdeckschicht auf der Oberfläche (4) der mit den Diodenstrukturen versehenen Halbleiterscheibe (1); Strukturieren der Abdeckschicht dergestalt, dass an den Bereichen von Schneidspuren (6) die Abdeckschicht entfernt wird; und Trennen der Halbleiterscheibe (1) in die Anzahl von Einzelchips (9, 10) durch Trennschleifen vermittels einem Schneidwerkzeug, wobei das Schneidwerkzeug und die Halbleiterscheibe (1) relativ zueinander entlang der Schneidspuren (6) geführt werden.
Description
Beschreibung
Bezeichnung der Erfindung: Verfahren zum Trennen einer Halbleiterscheibe
Die Erfindung bezieht sich auf ein Verfahren zum Trennen einer mit einer Vielzahl von optoelektronischen Halbleiterstrukturen versehenen Halbleiterscheibe in eine Anzahl von Einzelchips durch Trennschleifen vermittels einem Schneid- werkzeug, wobei Schneidwerkzeug und Halbleiterscheibe relativ zueinander entlang von Schneidspuren geführt werden.
Halbleiterscheiben können je nach Chip- und Scheibengröße eine große Anzahl von EinzelChips enthalten, die vor der Monta- ge getrennt bzw. vereinzelt werden müssen. Das heute fast ausschließlich angewandte Trennverfahren für integrierte Schaltungen ist das Sägen, genauer gesagt das Trennschleifen, welches mit Abstand die genauesten und saubersten Chipkanten liefert und im Gegensatz zu Ritz- bzw. Brechverfahren unab- hängig von der Kristallorientierung der Halbleiterscheibe gute Ergebnisse liefert. Das Prinzip des Trennschleif erfahrens beruht darauf, dass die Halbleiterscheibe auf einem in X- Richtung verfahrbaren Tisch befestigt und unter einer hoch- tourig drehenden Diamantschleifscheibe hindurch bewegt wird. Zur Vermeidung einer Beeinträchtigung der elektronischen und optischen Eigenschaften der Diodenstrukturen nach Durchführung des Trennschleifprozesses ist die Erzeugung möglichst sauberer Seitenkanten der vereinzelten Chips erforderlich. Insbesondere bei Halbleiterscheiben (Wafer) mit einem III-V- Halbleiter-Grundmaterial werden nach dem Vereinzeln durch Trennschleifen üblicherweise die so erzeugten Chipflanken nass-chemisch geätzt, um das beim Trennschleifen erzeugte Kristalldamage zu entfernen. Dies ist insbesondere bei Lumineszenzdioden erforderlich, um zum Einen die Lich auskopplung zu verbessern, und zum Anderen Kristallschaden, die im Betrieb aufgrund des beim Trennen erzeugten Damage induziert werden und die Lebensdauer der Lumineszenzdiode verkürzen, zu
vermeiden. Um zu verhindern, dass beim Chipflankenätzen auch die Halbleiteroberflächen mit der partiell vorhandenen, strukturierten Vorderseiten-Kontaktmetallisierung angeätzt werden, muss diese Oberfläche geschützt werden. Bisher wurden die beim Vereinzeln durch Trennschleifen verursachten Schädigungen der Diodenstrukturen dadurch vermindert, dass vor dem Vereinzeln auf der Halbleiterscheibe eine ganzflächig aufgebrachte Schutzschicht aus Photolack vorgesehen wurde, die mindestens so dick sein musste, dass die Vorderseitenmetalli- sierung auch an den Kanten abgedeckt ist. Diese Photolack- Schutzschicht musste allerdings beim Vereinzeln ebenfalls durchtrennt werden. Dadurch werden die Spanräume der DiamantschleifWerkzeuge, mit denen der Trennschleifprozess durchgeführt wird, zum Teil zugesetzt. Dies führte insbesondere bei den III-V-Materialien GaAlAs und InP zu einer deutlich schlechteren Trennschleifqualität verglichen mit einer Halbleiteroberfläche ohne zu durchtrennende Photolackabtrennung.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Trennen einer mit einer Vielzahl von optoelektronischen Halbleiterbauelement-Strukturen, insbesondere Diodenstrukturen versehenen Halbleiterscheibe in eine Anzahl von Einzelchipε durch Trennschleifen vermittels einem Schneidwerkzeug anzugeben, bei dem Beeinträchtigungen des Trennschleifergebnisses durch die für das spätere Chipflanken tzen notwendige Vorderseitenabdeckung vermieden werden können.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst .
Das erfindungsgemäße Verfahren zeichnet sich durch folgende Schritte aus :
- Ganzflächiges Abscheiden einer Abdeckschicht auf der Oberfläche der mit den optoelektronischen Halbleiterstrukturen versehenen Halbleiterscheibe;
- Strukturieren der Abdeckschicht dergestalt, dass an den Bereichen von Schneidspuren die Abdeckschicht entfernt wird; und
- Trennen der Halbleiterscheibe in die Anzahl von Einzelchips durch Trennschleifen vermittels einem Schneidwerkzeug, wobei das Schneidwerkzeug und die Halbleiterscheibe relativ zueinander entlang der Schneidspuren geführt werden.
Dadurch, dass die Abdeckschicht entlang der Schneidspuren, an denen später der Trennschleifprozess durchgeführt wird, entfernt wird, kommt das Schneidwerkzeug beim Trennschleifen nicht in Kontakt mit dem Material der Abdeckschicht, und das Trennschleifergebnis wird nicht beeinträchtigt.
Die Chipflanken werden nach dem Trennen der Halbleiterscheibe angeätzt, wobei die Chipoberfläche durch die Abdeckschicht vor einem Angriff des verwendeten Ätzmittels geschützt bleibt.
Bei einer besonders bevorzugten Ausführung der Erfindung ist vorgesehen, dass die Abdeckschicht aus einem Photolackmaterial besteht, und die Strukturierung der Abdeckschicht durch einen phototechnischen Belichtungsprozess vermittels einer Photomaske und einem nachfolgenden Entwicklungsprozess durch- geführt wird. Die ganzflächige Abscheidung und die phototechnischen Belichtungs- und Entwicklungsprozesse des Photolackes kann hierbei nach an sich bekannten Halbleiterstandard-Prozessschritten unter Verwendung einer geeignet strukturierten Photomaske erfolgen.
Damit die auf der Hauptoberfläche der Halbleiterscheibe aufgebrachte Vorderseitenmetallisierung auch an den Kanten vollständig abgedeckt ist, ist es von Vorteil, wenn die Dicke der ganzflächig abgeschiedenen Abdeckschicht wenigstens etwa 5 μm beträgt.
Das erfindungsgemäße Verfahren findet insbesondere bei III-V- Halbleitermaterialien Anwendung, insbesondere bei der Herstellung von Lumineszenzdioden.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt:
Figur 1 eine schematische Schnittansicht einer Halbleiter- scheibe vor dem Vereinzeln der Halbleiterchips;
Figur 2 eine schematische Schnittansicht der Halbleiterscheibe während des Trennschleifprozesses vermittels einem Schneidwerkzeug; und
Figur 3 eine schematische Schnittansicht der Halbleiterscheibe nach dem Vereinzeln und Chipflankenätzen.
Figur 1 zeigt schematisch einen Ausschnitt einer mit einer Vielzahl von Diodenstrukturen versehenen Halbleiterscheibe 1 vor dem Trennen in die Anzahl von Einzelchips. Die Halbleiterscheibe 1 besteht aus einem III-V-Halbleitergrundmaterial wie insbesondere GaAlAs oder InP, in welchem Lumineεzenzdi- oden mit einem schematisch angedeuteten pn-Übergang 2 ausge- bildet sind. Die Bezugsziffer 3 bezeichnet schematisch die auf der Hauptoberfläche 4 der Halbleiterscheibe ausgebildete Vorderseitenmetallisierung, das Bezugszeichen 5 eine auf der rückseitigen Oberfläche der Halbleiterscheibe abgeschiedene Rückseitenmetallisierung. Der mit dem Bezugszeichen 6 geken - zeichnete Bereich der Hauptoberfläche 4 der Halbleiterscheibe
1 bezeichnet die Schneidspuren, entlang denen beim späteren Trennschleifprozess die Halbleiterscheibe l und das Schneidwerkzeug relativ zueinander geführt werden. Auf der Hauptoberfläche 4 der mit den Diodenstrukturen versehenen Halblei- terscheibe 1 wird ganzflächig eine Photolackschicht 7 abgeschieden, vorzugsweise im Schleuderverfahren, und vermittels einer entsprechend ausgebildeten Photomaske nach Halbleiter-
standardverfahren phototechnisch belichtet, anschließend entwickelt, und danach entlang der Schneidspuren 6, an denen später der Trennschleifprozess durchgeführt wird, entfernt.
Figur 2 zeigt den nachfolgenden Trennschleifprozeß vermittels einer Diamantschleifscheibe 8, welche wie dargestellt entlang der Schneidspuren 6 im Sinne einer vollständigen Durchtrennung der Halbleiterscheibe l geführt wird. Aus der Figur 2 ist ohne weiteres ersichtlich, dass die Diamantschleifscheibe 8 beim Trennschleifprozess nicht in Kontakt mit der Photolackschicht 7 gelangt, wodurch das Trennschleifergebnis nicht beeinträchtigt wird.
Figur 3 zeigt schließlich die nach Durchführung des Trenn- schleifprozesses sowie anschließendem Ätzen der Chipflanken 11 vereinzelten Halbleiterchips 9 und 10.
Bezugszeichenliste
1 Halbleiterscheibe
2 pn-Übergang
3 Vorderseitenmetallisierung
4 Hauptoberfläche
5 Rückseitenmetallisierung
6 Schneidspuren
7 Photolackschicht
8 Diamantschleifscheibe 9, 10 Halbleiterchips
11 geätzte Chipflanke
Claims
1. Verfahren zum Trennen einer mit einer Vielzahl von optoelektronischen Halbleiterstrukturen versehenen Halbleiter- scheibe (1) in eine Anzahl von Einzelchips (9, 10) durch Trennschleifen, mit den Schritten:
- Ganz lächiges Abscheiden einer Abdeckschicht (7) auf der Oberfläche (4) der mit den optoelektronischen Halbleiterstrukturen versehenen Halbleiterscheibe (l) ,- - Strukturieren der Abdeckschicht (7) dergestalt, dass an den Bereichen von Schneidspuren (6) die Abdeckschicht (7) entfernt wird;
- Trennen der Halbleiterscheibe (1) in die Anzahl von Einzel - chips (9, 10) durch Trennschleifen vermittels einem Schneidwerkzeug, wobei das Schneidwerkzeug und die Halbleiterscheibe (1) relativ zueinander entlang der Schneidspuren (6) geführt werden,-
- Anätzen der Chipflanken (11) nach dem Trennen der Halbleiterscheibe (1) ,- und - Entfernen der Abdeckschicht (7) .
2. Verfahren nach Anspruch 1, bei dem die Abdeckschicht aus einem Photolackmaterial besteht, und die Strukturierung der Abdeckschicht durch einen phototechnischen Belichtungsprozess vermittels einer Photomaske und einem nachfolgenden Entwick- lungsprozess durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Dicke der ganzflächig abgeschiedenen Abdeckschicht (7) wenigstens etwa 5 μ beträgt .
4. Verfahren nach Anspruch 1 bis 3, bei dem die Halbleiterscheibe (1) als Grundmaterial einen III-V-Halbleiter, insbesondere GaAlAs oder InP aufweist .
5. Verfahren nach einem der Ansprüche 1 bis 4,bei dem die in der Halbleiterscheibe (1) gefertigten Diodenstrukturen insbesondere Lumineszenzdioden aufweisen.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE59705221T DE59705221D1 (de) | 1996-08-14 | 1997-08-14 | Verfahren zum trennen einer halbleiterscheibe |
| JP10509301A JP2000516398A (ja) | 1996-08-14 | 1997-08-14 | 半導体ウェーハを分離する方法 |
| EP97937458A EP0944920B1 (de) | 1996-08-14 | 1997-08-14 | Verfahren zum trennen einer halbleiterscheibe |
| US09/250,866 US6281031B1 (en) | 1996-08-14 | 1999-02-16 | Method of severing a semiconductor wafer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19632815.2 | 1996-08-14 | ||
| DE19632815 | 1996-08-14 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US09/250,866 Continuation US6281031B1 (en) | 1996-08-14 | 1999-02-16 | Method of severing a semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO1998007190A1 true WO1998007190A1 (de) | 1998-02-19 |
Family
ID=7802651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/DE1997/001756 Ceased WO1998007190A1 (de) | 1996-08-14 | 1997-08-14 | Verfahren zum trennen einer halbleiterscheibe |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6281031B1 (de) |
| EP (1) | EP0944920B1 (de) |
| JP (1) | JP2000516398A (de) |
| DE (1) | DE59705221D1 (de) |
| WO (1) | WO1998007190A1 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465353B1 (en) * | 2000-09-29 | 2002-10-15 | International Rectifier Corporation | Process of thinning and blunting semiconductor wafer edge and resulting wafer |
| US20040245216A1 (en) * | 2003-06-06 | 2004-12-09 | Chien-Shing Pai | Devices and method of their manufacture |
| CN113224005A (zh) * | 2021-04-08 | 2021-08-06 | 深圳市德明利光电有限公司 | 一种芯片切割道工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3335395A1 (de) * | 1983-09-29 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur verarbeitung von halbleiterbauelementen |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| EP0661737A1 (de) * | 1993-03-29 | 1995-07-05 | Texas Instruments Incorporated | Schutzband im Karree und dieses verwendendes Verfahren |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476620A (en) * | 1979-10-19 | 1984-10-16 | Matsushita Electric Industrial Co., Ltd. | Method of making a gallium nitride light-emitting diode |
| JPS61180442A (ja) * | 1985-02-05 | 1986-08-13 | Toshiba Corp | 半導体装置の製造方法 |
| GB2172141B (en) * | 1985-03-08 | 1988-11-16 | Stc Plc | Single heterostructure laser chip manufacture |
| DE4036578C2 (de) | 1990-11-16 | 1993-12-16 | Man Nutzfahrzeuge Ag | Verfahren zur Verzögerung eines Schiffsantriebes, insbesondere bei einem Not-Stop-Manöver, sowie Vorrichtung zur Durchführung des Verfahrens |
-
1997
- 1997-08-14 EP EP97937458A patent/EP0944920B1/de not_active Expired - Lifetime
- 1997-08-14 WO PCT/DE1997/001756 patent/WO1998007190A1/de not_active Ceased
- 1997-08-14 JP JP10509301A patent/JP2000516398A/ja not_active Ceased
- 1997-08-14 DE DE59705221T patent/DE59705221D1/de not_active Expired - Fee Related
-
1999
- 1999-02-16 US US09/250,866 patent/US6281031B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3335395A1 (de) * | 1983-09-29 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur verarbeitung von halbleiterbauelementen |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| EP0661737A1 (de) * | 1993-03-29 | 1995-07-05 | Texas Instruments Incorporated | Schutzband im Karree und dieses verwendendes Verfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0944920B1 (de) | 2001-10-31 |
| DE59705221D1 (de) | 2001-12-06 |
| JP2000516398A (ja) | 2000-12-05 |
| US6281031B1 (en) | 2001-08-28 |
| EP0944920A1 (de) | 1999-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0766324B1 (de) | Halbleiterbauelement und Herstellverfahren | |
| DE10228530B4 (de) | Halbleiterwafer-Zerteilverfahren | |
| DE102018201298B4 (de) | SiC-Waferherstellungsverfahren | |
| DE102011078726B4 (de) | Bearbeitungsverfahren für einen Wafer | |
| DE112004000768B4 (de) | Verfahren zum Trennen eines plattenartigen Elements | |
| EP0627764B1 (de) | Verfahren zur Vereinzelung von Chips aus einem Wafer | |
| DE102016224978B4 (de) | Substratbearbeitungsverfahren | |
| DE102015208500A1 (de) | Waferbearbeitungsverfahren | |
| DE102018210393B4 (de) | Bearbeitungsverfahren für ein Substrat | |
| DE10333810B4 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite | |
| DE102016215473B4 (de) | Verfahren zum Bearbeiten eines Substrats | |
| DE102015217288A1 (de) | SiC-Ingot-Schneidverfahren | |
| DE102005030322B4 (de) | Waferunterteilungsverfahren | |
| DE202014011202U1 (de) | Lichtemittierende Halbleitervorrichtung mit metallisierten Seitenwänden | |
| DE112007001281T5 (de) | Rückseiten-Waferzertrennen | |
| DE3731312A1 (de) | Verfahren zum vereinzeln von monolithisch hergestellten laserdioden | |
| DE102015208897A1 (de) | Waferbearbeitungsverfahren | |
| DE102019212927A1 (de) | Bearbeitungsverfahren für ein sic-substrat | |
| DE102020202005A1 (de) | Waferbearbeitungsverfahren | |
| DE102006014852A1 (de) | Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen | |
| DE102019218879A1 (de) | Waferbearbeitungsverfahren | |
| DE69029936T2 (de) | Diodenmatrixtrennung | |
| DE69621107T2 (de) | Verbesserungen in oder in Bezug auf Halbleiterchiptrennung | |
| EP0944920B1 (de) | Verfahren zum trennen einer halbleiterscheibe | |
| DE112013004761B4 (de) | Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): JP US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE |
|
| DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 1997937458 Country of ref document: EP |
|
| ENP | Entry into the national phase |
Ref country code: JP Ref document number: 1998 509301 Kind code of ref document: A Format of ref document f/p: F |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 09250866 Country of ref document: US |
|
| WWP | Wipo information: published in national office |
Ref document number: 1997937458 Country of ref document: EP |
|
| WWG | Wipo information: grant in national office |
Ref document number: 1997937458 Country of ref document: EP |