WO1999009600A1 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
WO1999009600A1
WO1999009600A1 PCT/JP1997/002835 JP9702835W WO9909600A1 WO 1999009600 A1 WO1999009600 A1 WO 1999009600A1 JP 9702835 W JP9702835 W JP 9702835W WO 9909600 A1 WO9909600 A1 WO 9909600A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
semiconductor device
layer
semiconductor
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1997/002835
Other languages
English (en)
French (fr)
Inventor
Hideki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP1997/002835 priority Critical patent/WO1999009600A1/ja
Priority to EP97935790.2A priority patent/EP1014453B1/en
Priority to KR10-2000-7001315A priority patent/KR100418007B1/ko
Priority to JP51299099A priority patent/JP3435166B2/ja
Priority to US09/463,975 priority patent/US6603189B2/en
Publication of WO1999009600A1 publication Critical patent/WO1999009600A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a technique suitable for improving a diode recovery characteristic.
  • FIG. 17 is a cross-sectional view showing a basic structure of a diode.
  • an anode region 3 P is formed on the surface of an N substrate 4 P composed of an N + layer 1 P and an N ⁇ layer 2 P by diffusing P-type impurities.
  • An anode electrode 5 P is formed on the surface of the anode region 3 P, and a force source electrode 6 P is formed on the back surface of the N substrate 4 P. The operation of the diode is described below.
  • a predetermined anode voltage VAK forward bias
  • the anode voltage has a certain threshold value (up to 0.6 V).
  • a certain threshold value up to 0.6 V.
  • VKA reverse bias
  • the reverse bias VKA is applied to the PN junction of the anode region 3 P and the N- layer 2 P. No current flows in the diode until the breakdown voltage is reached.
  • FIG. 18 is incorporated in the description of the embodiment of the present invention together with FIG.
  • the reverse recovery characteristic (Transient response).
  • I rr indicates the peak value of the current flowing in the reverse direction (recovery current) Ir
  • T rr indicates the time required for the current flowing in the reverse direction to disappear.
  • the symbol If is the current value at the time of forward bias.
  • the reverse recovery characteristic it is desired that the magnitude of the peak current I rr of the recovery current is small and the current I r flowing in the reverse direction gradually disappears. That is, the times T 1 and T 2 are determined as shown in FIG. It is defined that the recovery property is soft and the recovery characteristic is soft when T1 and T2.
  • a diode is used as a pair with a main switching device such as an IGBT, if the recovery characteristics are hard, a surge voltage is generated and heat is generated due to switching loss. Soft recovery characteristics with loss (reduction of time change dIr / dt of current Ir) are required.
  • the peak value I rr of the recovery current I r is referred to as “recovery peak current”.
  • the recovery peak current I rr depends on the carrier density of the semiconductor region near the anode electrode, and the recovery peak current I rr also decreases as the carrier density decreases.
  • the above-mentioned disappearance time T r r depends on the carrier density of the semiconductor region near the cathode electrode, and the disappearance time T r r becomes longer with an increase in the carrier density of the cathode region. Therefore, many structures for improving the reverse recovery characteristic have been proposed based on the results of the investigation.
  • the first is, for example, disclosed in Japanese Patent Application Laid-Open No. H8-46221, and described later in the Mitsubishi Electric Technical Report and the 1995 IEEJ Industrial Application Division National Convention ( ⁇ .136, This is a technology pointed out as a conventional technology in ⁇ 79). That is, the heavy metal typified by platinum is doped and diffused from the anode electrode side as a lifetime killer, thereby shortening the lifetime of the N-type layer near the PN junction. . In particular, using this technique, the diffusion of platinum can be controlled so that the lifetime of carriers in the N-type layer on the force electrode is longer than the lifetime near the PN junction on the anode. The carrier density on the cathode side can be increased, so that the above-mentioned disappearance time T rr can be lengthened.
  • the problem with the first conventional technique is that it is not easy to control the lifetime of the carrier in the N-type layer on the anode side even shorter, including uniformity and reproducibility. Remains as a point.
  • FIG. 20 shows a longitudinal sectional structure of a diode when the conventional technique is applied. Show. In FIG. 20, the same symbols as those in FIG. 17 indicate the same components.
  • This second conventional technique suppresses the injection of holes from the anode region 3P by partially forming the anode region 3P formed on the surface, and thus the carrier density in the region near the anode electrode 5P. To reduce the recovery peak current I rr.
  • the carrier density near the anode is controlled by the partially formed anode region 3P and the interval W, but if the interval W of the anode region 3P is too wide, the breakdown voltage decreases.
  • a new problem arises in that the carrier density near the node cannot be sufficiently controlled due to such a bottleneck.
  • the lifetime in the n-layer is locally controlled by proton irradiation, the carrier density near the anode region is reduced, and the recovery-peak current I rr is reduced. It was a try. As a result, it has been reported that the slope dIrZdt is reduced to 1Z2 or less and the recovery-peak current Irr is reduced by about 40% as compared with the case of only electron beam irradiation.
  • FIG. 22 also shows the measurement result of the recovery-one peak current I rr with respect to the forward current I ⁇ (see FIG. 19) flowing just before the recovery.
  • proton energy was adjusted near the anode by adjusting the acceleration energy of the proton beam with a buffer such as an aluminum wheel, and the irradiation amount was changed. This is the result when evaluating the withstand voltage of the sample.
  • a buffer such as an aluminum wheel
  • the horizontal axis indicates the proton dose expressed as a relative value
  • the left vertical axis indicates the breakdown voltage Vr
  • the right vertical axis indicates the ratio (Irr / If).
  • the withstand voltage Vr decreases with an increase in the amount of proton irradiation (see FIG. 23 in comparison). The cause of the decrease in the withstand voltage Vr will be described later.
  • the case of the fourth prior art shown in FIG. 21 corresponds to the case where the relative value of the proton dose is about 1 in the experimental results of FIG.
  • the relative value of the proton dose is about 1 in the experimental results of FIG.
  • the relative proton dose is about 10 to 100 cm- 3. Is desired.
  • the present invention has been made to solve all the problems described above.
  • the present invention provides the following reverse recovery characteristics: (1) lowering the carrier density near the third semiconductor layer to further reduce the recovery-peak current (I rr); and (2) combining the first semiconductor layer with the second semiconductor layer.
  • the carrier lifetime in the first semiconductor layer is controlled so that the carrier density of the first semiconductor layer near the side opposite to the interface with the semiconductor layer is increased to increase the recovery current extinction time (T rr).
  • T rr recovery current extinction time
  • the primary objective is to realize a semiconductor device with a new structure without a decrease in breakdown voltage.
  • the present invention is focused on satisfying the above conditions (1) and (3) at the same time.
  • by further optimizing the carrier density of the first semiconductor layer for example, by applying the above-mentioned first conventional technology, it is possible to realize the above-mentioned 2. It is a secondary object of the present invention.
  • a second object of the present invention is to provide a manufacturing method for realizing a semiconductor device having the above-mentioned characteristics (1), (3) and (4).
  • a semiconductor device is provided as the following first to ninth aspects.
  • a semiconductor device includes a first semiconductor layer of a first conductivity type, a first main surface forming a first interface with a main surface of the first semiconductor layer, and the first main surface.
  • a second semiconductor layer of the first conductivity type having a second main surface facing the second semiconductor layer; and a third semiconductor layer of a second conductivity type having a main surface forming a second interface with the second main surface of the second semiconductor layer.
  • a semiconductor layer; The second lifetime in the second semiconductor layer is shorter than the first lifetime in the first semiconductor layer, and the resistance value in the second semiconductor layer is from the second interface to the first interface. And is monotonically decreasing.
  • the second semiconductor layer is a low lifetime region having a high resistance value, and its resistance value only decreases monotonically. Therefore, the impurity concentration monotonically increases from the second semiconductor layer to the first semiconductor layer. As a result, even if a low lifetime region occurs between the first and third semiconductor regions, it is possible to maintain a large value without deteriorating the breakdown voltage (breakdown voltage) of the PN junction. Then, due to the reduction in the lifetime, the carrier density near the second interface is sufficiently reduced. Therefore, the peak value of the recovery current flowing when the bias applied to the PN junction is changed from the forward bias to the reverse bias can be further reduced as compared with the first to fourth techniques described above. This makes it possible to significantly improve the characteristics of soft recovery.
  • a semiconductor device is characterized in that the second lifetime in the first aspect is smaller than 1Z10 of the first lifetime.
  • the carrier density in the first semiconductor layer is optimized, so that the on-voltage can be reduced when the device is applied to the diode, and therefore, the recovery current during recovery can be extended and the disappearance time can be extended.
  • the second resistivity of the second semiconductor layer in the first aspect is more than 50 times the first resistivity of the first semiconductor layer. It is characterized by being large.
  • the carrier density of the first semiconductor layer can be optimized.
  • the peak of the current flowing when the voltage applied between the first semiconductor layer and the third semiconductor layer is switched from forward bias to reverse bias
  • the first interface between the second semiconductor layer and the first semiconductor layer according to the first aspect such that the value is smaller than the peak value of the current when there is no second semiconductor layer.
  • the thickness of the second semiconductor layer improves the recovery characteristics of the diode and From the point of view, it is controlled to the optimum value required. Therefore, when the present device is applied to a diode, a diode having a small recovery-peak current and a softer recovery characteristic can be realized without deteriorating the breakdown voltage.
  • a semiconductor device is characterized in that the thickness in the fourth aspect is set within a range from 15 micrometers to 40 micrometers. I do.
  • the carrier density near the interface between the second semiconductor layer and the third semiconductor layer is reduced, and the carrier density of the first semiconductor layer is optimized. Therefore, the recovery characteristic of the diode, that is, the peak current of the recovery current can be further reduced, and the recovery current disappearance time can be further prolonged.
  • a sixth aspect of the present invention is characterized in that the semiconductor device according to the fifth aspect is used as a free wheel diode.
  • a semiconductor device is the semiconductor device according to the first aspect, wherein the first semiconductor layer has a first conductivity type, and is formed on a surface of the first semiconductor layer, and excludes hydrogen ions over the entire region.
  • the second semiconductor layer is merely converted into a high-resistance region, and is not converted into a donor or an activated semiconductor.
  • the resistivity monotonously decreases, and the lifetime of the carrier is sufficiently shorter than that of the carrier in the first semiconductor layer.
  • the carrier density near the interface between the second semiconductor layer and the third semiconductor layer becomes sufficiently small, and the recovery-peak current in the recovery characteristics when this device is applied to a diode becomes sufficiently small.
  • the withstand voltage is not affected at all.
  • the semiconductor device according to the eighth aspect of the present invention is the semiconductor device according to the seventh aspect, It is characterized in that the predetermined ions are helium ions.
  • the second semiconductor layer a property as a low-lifetime region by irradiating a general-purpose ion called a Helium ion.
  • a semiconductor device is characterized in that the first semiconductor layer in the eighth aspect includes a diffused heavy metal.
  • the lifetime of the carrier of the first semiconductor layer becomes longer than the lifetime of the second semiconductor layer, and the carrier density of the first semiconductor layer is optimized. Therefore, when this device is applied to a diode, it is possible to prevent an increase in the on-state voltage during turn-on, which may be caused by the formation of a low lifetime layer, and to extend the time required for the recovery current to completely disappear during recovery. It is possible to do.
  • a method for manufacturing a semiconductor device according to the present invention is provided as the following tenth to sixteenth aspects.
  • a method of manufacturing a semiconductor device includes a first step of preparing a first semiconductor layer of a first conductivity type having a first life time, and a surface of the first semiconductor layer.
  • the junction composed of the first semiconductor layer and the second semiconductor layer since the low lifetime region is formed, the junction composed of the first semiconductor layer and the second semiconductor layer has the following advantages. A semiconductor device having one characteristic of soft recovery with a smaller current peak value can be realized.
  • the third step in the tenth local surface may include the step of: A step of irradiating the predetermined position of the section with predetermined ions excluding hydrogen ions.
  • a low lifetime region can be easily formed by a physical method of predetermined ion irradiation excluding protons. There is an effect that an easy semiconductor device manufacturing technique can be provided.
  • the predetermined ions on the eleventh local surface are helium ions.
  • a semiconductor device having a novel structure can be manufactured using a general-purpose helium ion source. is there.
  • the depth from the surface of the second semiconductor layer to the predetermined position on the first local surface is 15 It is characterized in that it is controlled within the range from one micrometer to 40 micrometers.
  • the depth at which predetermined ions are irradiated can be optimally controlled, so that improved soft recovery characteristics can be obtained without affecting the breakdown voltage.
  • a semiconductor device having the same can be reliably manufactured.
  • a low lifetime region can be formed so as not to affect the first lifetime of the first semiconductor layer.
  • the third step in the eleventh local area may include a first heat treatment on the semiconductor device after the predetermined ion irradiation step.
  • the method further comprises the step of:
  • the 14th aspect of the present invention since a predetermined heat treatment is performed on a portion damaged by predetermined ion irradiation, there is an effect that the damaged portion can be formed stably.
  • the second step in the fourteenth local surface includes a step of forming a main electrode on a surface of the second semiconductor layer. And the predetermined ion irradiation is performed using a predetermined ion source provided on the main electrode side.
  • the second step in the fourteenth aspect includes the step of forming the first semiconductor layer after the second semiconductor layer forming step. A step of performing a second heat treatment by diffusing a heavy metal from the surface into the inside of the first semiconductor layer.
  • the relationship (temperature of the second heat treatment)> (temperature of the first heat treatment) is established.
  • the effect can be prevented from affecting the third step. That is, the control of the lifetime of the carrier by predetermined ion irradiation and the control of the lifetime by diffusion of the heavy metal can be performed separately.
  • the first life time of the first semiconductor layer is reduced by the first life time from the interface between the first semiconductor layer and the low lifetime region.
  • the distribution has a monotonous increase toward the inside of the semiconductor layer. Therefore, it is possible to increase the carrier density on the side opposite to the interface between the first semiconductor layer and the low lifetime region, and to increase the reverse current disappearance time in the force-burr characteristic.
  • FIG. 1 is a longitudinal sectional view showing a structure of a diode according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram schematically showing an SR measurement method.
  • FIG. 3 is a diagram showing a result of SR measurement of a diode when the third conventional technique is applied.
  • FIG. 4 is a diagram showing an SR measurement result of the diode according to the first embodiment of the present invention.
  • FIG. 5 is a longitudinal sectional view showing a simulation model according to the present invention.
  • FIG. 6 is a diagram showing a simulation result for the model of FIG.
  • FIG. 7 is a view showing a trial production result of a diode according to the first embodiment of the present invention.
  • Fig. 8 shows the SR when the recovery-peak current shows the minimum value in the prototype result of Fig. 7. It is a figure showing a measurement result.
  • FIG. 9 is a diagram showing a trial production result of the diode according to the first embodiment of the present invention.
  • FIG. 10 is a diagram showing a measurement result of a conventional diode shown for comparison with FIG.
  • FIG. 11 is a cross-sectional view illustrating a method of manufacturing the diode according to the second embodiment of the present invention.
  • FIG. 12 is a cross-sectional view illustrating a method of manufacturing a diode according to Embodiment 2 of the present invention.
  • FIG. 13 is a cross-sectional view showing a method for manufacturing a diode according to Embodiment 2 of the present invention.
  • FIG. 14 is a cross-sectional view showing a method for manufacturing a diode according to Embodiment 2 of the present invention.
  • FIG. 15 is a flowchart showing a manufacturing process according to the third embodiment of the present invention.
  • FIG. 16 is a cross-sectional view showing a part of the second step in FIG.
  • FIG. 17 is a cross-sectional view showing the structure of a conventional general diode.
  • FIG. 18 is a diagram showing output characteristics of the diode.
  • FIG. 19 is a diagram showing the reverse recovery characteristics of the diode.
  • FIG. 20 is a cross-sectional view showing a structural example of a diode when the second conventional technique is applied.
  • FIG. 21 is a cross-sectional view showing the structure of a diode when the fourth conventional technique is applied.
  • FIG. 22 is a diagram showing the relationship between the amount of proton irradiation, the breakdown voltage, and the recovery peak current in a diode to which the fourth conventional technology is applied.
  • FIG. 23 is a diagram showing the measurement results of the breakdown voltage and the recovery peak current during helium ion irradiation.
  • a semiconductor device having a novel Pin structure is provided.
  • the diode according to the present embodiment is damaged by being irradiated with helium ions as predetermined ions in advance from the interface between the P layer and the N layer of the PN junction to a predetermined depth or a predetermined position in the N layer.
  • a damage region having a characteristic that the resistance value monotonously decreases from the interface By forming such a damaged region in the N layer near the interface or near the junction, it is possible to realize a softer recovery characteristic without changing the breakdown voltage or the breakdown voltage (invariant). It becomes possible.
  • the present diode having the damaged region will be described through more specific analysis.
  • FIG. 1 is a longitudinal sectional view of a diode according to Embodiment 1 of the present invention.
  • a first semiconductor layer (N-type substrate) 1 of the first conductivity type includes a force source N + layer 1A and an N ⁇ layer 1B formed on the surface thereof.
  • the N-type conductivity type corresponds to the first conductivity type.
  • a second semiconductor layer 2 also having N-type conductivity is formed in a state damaged by light ion (eg, He ion) irradiation.
  • the first main surface of the second semiconductor layer 2 and the first main surface of the first semiconductor layer 1 form a first interface S1.
  • the second semiconductor layer 2 is a characteristic part of the present embodiment.
  • the second semiconductor layer 2 has (i) a lifetime of carriers in the first semiconductor layer 1. It is an area having a shorter or smaller lifetime (called a second lifetime) 2 than 1 (called a first lifetime time) and (ii) having a monotonically decreasing resistance value.
  • the second semiconductor layer 2 is referred to as a “low lifetime layer or low lifetime region”.
  • a third semiconductor layer (in the anode layer) formed by impurity diffusion of a second conductivity type (here, a P type) is formed on the second main surface of the low lifetime layer 2 (opposing the first main surface).
  • a third semiconductor layer (in the anode layer) formed by impurity diffusion of a second conductivity type (here, a P type) is formed on the second main surface of the low lifetime layer 2 (opposing the first main surface).
  • a third semiconductor layer (in the anode layer) formed by impurity diffusion of a second conductivity type (here, a P type) is formed on the second main surface of the low lifetime layer 2 (opposing the first main surface).
  • the anode P layer.) 3 is provided, and the second main surface of the same layer 2 and the second main surface of the same layer 3 form a second interface S2.
  • the thickness of the anode P layer 3 is set to be thin, and is about 3 im.
  • anode electrode (first main electrode) 5 is provided on the first main surface of the anode P layer 3
  • a cathode electrode (second main electrode) is provided on the second main surface corresponding to the back surface of the force source N + layer 1A. electrode) 6 are each formed.
  • the diffusion of heavy metals such as Pt and Au in the first prior art described above is also adopted in this device, and the diffusion time or the diffusion temperature of heavy metals is controlled, whereby the first semiconductor layer 1 is formed.
  • the carrier density on the force sword side is increased.
  • the life time of the force source N + layer 1A side (1A) is N—layer 1B Lifetime is slightly longer than (1B).
  • the thickness of the low lifetime layer 2 or the depth d from the second interface S2 is controlled to a value within a predetermined range as described later.
  • a predetermined anode voltage VAK is applied as a forward bias between the anode electrode 5 and the cathode electrode 6 (see FIG. 18), and the anode voltage VAK reaches a certain threshold (up to 0.6 V). ), Holes are injected from the anode electrode 5 into the N ⁇ layer 1 B via the low lifetime layer 2, and the diode conducts.
  • the anode voltage V AK becomes equal to the on-voltage value V f shown in FIG. 18, the rated current If flows.
  • a predetermined anode voltage VKA is applied as a reverse bias between the force electrode 6 and the anode electrode 5 (see FIG. 18), a low lifetime is maintained in the diode unless the anode voltage VKA exceeds the breakdown voltage Vr. Only the layer 2 is formed.
  • the diode of this structure has the following characteristics: (3) the diode in the case where the low lifetime layer 2 is not formed; This has the advantage that it does not decrease compared to that of.
  • the low lifetime layer 2 is formed on the anode side, the carrier density near the anode is significantly reduced.
  • the advantage that the peak current I rr can be further reduced as compared with the above-described first to fourth prior arts is obtained.
  • the heavy metal is diffused into the first semiconductor layer 1 in advance, as in the first prior art.
  • the life on the power source N + layer 1A side is controlled. Since the carrier time on the force side is increased by increasing the time, the on-state voltage V f (see Fig. 18) at the time of on is reduced, and (2) the recovery current disappearance time T rr (see Fig. 19) is increased. It can also be done.
  • SR measurement means that, as schematically illustrated in FIG. 2, for example, a semiconductor element is polished in an oblique direction (of course, it may be polished in a vertical direction) and two electrodes are polished on a polished surface SS.
  • the resistance in the semiconductor element is reduced.
  • Figures 3 and 4 show the SR measurement results for the conventional proton irradiation and the SR measurement results for the device subjected to He ion irradiation, respectively.
  • the measurements shown in Figs. 3 and 4 are all performed using a measuring instrument manufactured by SOLID STATE MEASUREMENTS, INC. In the United States.
  • the horizontal axis in Figs. 3 and 4 indicates the anode P in Fig. 1.
  • the charged particle irradiation position given as the depth L from the first main surface of the layer 3 is shown.
  • the measurement results R, P, and N indicate the spreading resistance, the element resistivity, and the impurity concentration, respectively.
  • a low-resistance region was measured between the high-resistance portion of the wafer damaged by proton irradiation and the N ⁇ layer of the wafer.
  • “damage” is used to mean that the resistance of the semiconductor layer is increased by light ion irradiation. This is thought to be due to the fact that the damage layer formed by the protons was turned into a donor (impurity) by a subsequent heat treatment. This phenomenon of turning into a donor is actually occurring over the entire damaged layer. Probably, therefore, the breakdown voltage decreases with proton irradiation.
  • the donor phenomenon as shown by the region R1 in FIG. 3 does not occur, and the spreading resistance R or The resistivity i0 monotonously decreases as the depth L from the first main surface of the anode P layer 3 or the depth from the interface S2 increases. That is, the damaged portion formed by helium ion irradiation is measured as a high-resistance region, and it can be determined that a donor formation phenomenon such as proton irradiation has not occurred.
  • FIG. 23 shows measurement results regarding the characteristics of the withstand voltage V r and the recovery peak current I rr with respect to the amount of the Helium ion irradiation.
  • the left and right vertical axes in FIG. 23 indicate the withstand voltage V r and the relative ratio (I rr Z lf), respectively, as in the case of FIG.
  • the irradiation dose that can realize a sufficiently small recovery current value I rr for practical use is 10 to 100 cm— Even with irradiation of about 3 (relative value) helium ions, there is almost no change in the withstand voltage Vr.
  • the formation of the low lifetime region 2 by helium ion irradiation has an effect that the irradiated N ⁇ layer portion does not become a donor even after the heat treatment, thereby making the breakdown voltage Vr unchanged.
  • FIG. 5 shows a simulation model for analyzing the reverse recovery characteristics of the diode when the low lifetime region 2 is formed.
  • the same symbols as those in FIG. 1 indicate the same parts.
  • the area corresponding to the low lifetime area 2 in FIG. 1 is divided into the area 2S and the area 2S1 in FIG.
  • the region 2S1 is simply N — Treated as an N-type semiconductor layer with the same lifetime as Layer 1B.
  • both regions 2 S and 2 S 1 are layers damaged by helium ion irradiation, the respective lifetimes of each region 2 S and 2 S 1 are 2 S and 2 S 1 respectively. In other words, it is considered that the relationship of 1> 1 2 S 1> 2 S is established. Therefore, in FIG. 1, both regions are integrally integrated including both regions 2 S and 2 S 1 in FIG. 2 Semiconductor layer (low lifetime layer) Defined as 2.
  • the parameters are set as follows.
  • the diode of the model is set to a diode with a withstand voltage of 600 V class
  • the specific resistance of the N-layer 1 B is set to 30 ⁇ .
  • the depth or thickness of the anode P layer 3 is set to 3 zm in accordance with the actual diode, and its surface concentration is set to 1e17.
  • the lifetime of the diode in the case where there is no low lifetime region, that is, in the case of the prior art shown in FIG.
  • the width d1 of the low lifetime region 2S in the model of Fig. 5 is set to 10 m in correspondence with the half-value width of the helium ion beam.
  • the lifetime of 2 S is 8 nsec. «1/1 OX 200 nsec.)
  • the lifetime of other areas (2 S 1, IB, 1 A) is 200 nsec. Then, a simulation of one recovery characteristic was performed by changing the position or depth d of the low lifetime region 2 or 2S from the interface S2.
  • the simulation was performed using a commercially available simulator Medici with respect to the on-voltage V: f shown in FIG. 18 and the reverse recovery characteristics (Irr, Trr) shown in FIG. Figure 6 shows the obtained simulation results.
  • the characteristics T rr, I rr, and V f are shown as standard values for the characteristics when the carrier life time is the same in all regions (that is, when the region 2S is not formed). Have been. Therefore, when the relative ratio is 1, this device shows the same characteristics as the conventional device (for example, the device shown in Fig. 17).
  • the on-voltage V f increases as the low lifetime region 2 S is formed deeper in the N-type substrate.
  • the recovery-peak current I rr is at a depth of 20 / xm
  • the recovery-one current disappearance time T rr becomes smaller as the low lifetime region 2 S is formed deeper, contrary to the case of the on-voltage V f.
  • the reason that the recovery peak current I rr has the minimum value is that the regions 2 S 1 and 2 S are set in the model of FIG. It is considered that this is because carriers, that is, carriers in the region 2S1 increase. Furthermore, as the low lifetime region 2S is formed deeper, the number of carriers on the force side decreases, so the recovery-current extinction time T rr decreases as the low lifetime region 2S becomes deeper.
  • V f 1 invariation of on-voltage V f ⁇ lengthening time T rr
  • T rr lengthening time
  • the carrier density in the ON state when the irradiation position d of the helium ion was set to the irradiation position 30 / im in FIG. 6 where the time T rr is the same as in the conventional case was investigated.
  • the position where the concentration of the carrier injected into the layer 1 became the same was 58 m from the interface S2.
  • the helium ion irradiation position d is controlled within the range of 10 m to 30 m as described above, the hole injected from the anode electrode 5 intersects the N substrate 1. If the irradiation position d is set to less than half of the depth, the recovery-current extinction time T rr will be longer than the conventional case without heavy metal diffusion or electron beam irradiation (Fig. 17). rr Relative value of> 1).
  • Helium ion irradiation is performed under the condition that the half width of the irradiation beam is 10 / m, as in the simulation, and the irradiation amount is about 10 to 100 cm to 3 at a practical relative value level (Fig. See 2 2).
  • the SR measurement results of the heat-treated diode were evaluated (see Figs. 4 and 8), and the change in resistivity in the damaged low lifetime region and the change in resistivity in the N-substrate were evaluated.
  • the point P is the helium ion irradiation position L.
  • Figure 7 shows the results of the prototype. As in FIG. 6, the vertical axis in FIG. 7 is given as a relative value to the characteristic of the conventional structure without region 2 (see FIG. 17).
  • the prototype result is almost the same as the simulation result in FIG. 6, and the on-voltage V f increases as the low lifetime region 2 (FIG. 1) becomes deeper.
  • the recovery-one current disappearance time T rr becomes smaller as the position L of the low lifetime region 2 becomes deeper, on the contrary to the on-voltage V f.
  • Fig. 8 shows the SR measurement results when a prototype was manufactured with the helium ion irradiation position L from the first main surface of the anode P layer 3 controlled at 28 in Fig. 7.
  • the resistance in the damaged low lifetime region is about 50 times higher than before the damage was caused. That is, it is desirable that the resistivity of the low lifetime region 2 be set to 50 times or more that of the first semiconductor layer 1.
  • the relationship of (the lifetime of the low lifetime region 2 is 2) ⁇ 1 / 10X (the lifetime of the first semiconductor layer 1 is 1) is seen from the setting of the simulation conditions described above. It is hoped that this holds. This makes it possible to make the carrier density in the rectangular substrate 1 appropriate.
  • FIG. 9 shows the recovery characteristics when the low-lifetime region 2 is formed by controlling the irradiation position L of the laser beam to a position of 28 m where the recovery peak current I rr is minimized.
  • FIG. 10 shows the results of the reverse recovery characteristics of the diode when helium ion irradiation was not performed.
  • the symbol I k indicates the anode-force current.
  • Other symbols are as described above.
  • the diode of the present invention in FIG. 9 has a smaller recovery-to-peak current I rr and a longer recovery-to-current extinction time T rr. Has become.
  • the N-type substrate 1 and the anode P layer 3 are the first semiconductor layer of the first conductivity type and the third semiconductor layer of the second conductivity type, respectively, and are sandwiched between them.
  • the intermediate layer was the low lifetime layer 2
  • the anode 5 and the cathode 6 were the first and second main electrodes, respectively (see FIG. 1).
  • the present invention is not limited to this.
  • the p-type semiconductor substrate is a first semiconductor layer of the first conductivity type, and (ii) the lifetime is shorter and monotonically reduced.
  • the present invention is also applicable to semiconductor devices in which a force source electrode and an anode electrode are the first and second main electrodes, respectively.
  • the second semiconductor layer is a region that has been damaged only by being irradiated with predetermined ions such as helium ions. It has the property that it does not change even after subsequent heat treatment (therefore, the monotonous decrease in resistivity)
  • the diodes shown in Figs. 1, 6 and 7 are based on the premise that heavy metals such as platinum are diffused in the N- layer 1B and the N + layer 1A in advance before helium ion irradiation.
  • the present invention is not limited to this, and can also be applied to a diode that forms a low lifetime region 2 by performing helium ion irradiation when the heavy metal has not been diffused in advance.
  • the term “light ion” means a hydrogen ion, that is, an ion of a relatively light atom, excluding protons, including ions of a hemisphere having an atomic number of 2 and oxygen ions having an atomic number of 8. As such, it is used in a broad sense. In particular, it is effective to use, as predetermined ions, He, Li, and Be, which are atoms of atoms belonging to a class that does not constitute a semiconductor impurity such as donor and acceptor with respect to silicon.
  • FIG. 11 to FIG. 14 show the manufacturing steps in this embodiment.
  • an N-type substrate composed of an N + layer 1 A and an N ⁇ layer 1 B (corresponding to a first semiconductor layer of the first conductivity type)
  • a P-type impurity is implanted and annealed from the exposed surface of the N ⁇ layer 1 B to form the anode region 3 (the second half of the second conductivity type).
  • an anode electrode (first main electrode) 5 is provided on the surface of the N-type substrate 1 and a force electrode is provided on the back surface of the N-type substrate 1.
  • the force source electrode 6 is formed after a third step described later.
  • a predetermined ion source is provided on the anode side so as to face the anode electrode 5.
  • the given ion source is hydrogen ion
  • a buffer layer (for example, aluminum oil) 7 for adjusting the depth of helium ion irradiation without changing the irradiation amount is disposed in front of the anode electrode 5 (according to the thickness of the buffer layer 7, the acceleration energy of the heliomion beam is changed).
  • helium ions are introduced from the interface S 2 to the N ⁇ layer 1 B at a predetermined depth d from the interface S 2 (one of the anode regions 3 where the anode electrode 5 is formed).
  • a low lifetime region 2 having a thickness d is formed in the N_ layer 1BS near the interface S2.
  • the other N-layer parts are represented by the symbol 1B.
  • a novel diode structure as shown in FIG. 1 can be obtained. That is, a semiconductor device having a low-loss soft recovery characteristic with a smaller recovery peak current I rr can be easily formed without deteriorating the withstand voltage by using a general-purpose light ion source, such as a helium ion beam generator. Can be. In this case, the number of steps is only the number of steps in FIG. 14 increases.
  • the technical idea described in the present embodiment is basically applicable to a case where a low-lifetime region is formed near the PN junction surface in the anode region.
  • FIG. 15 is a flowchart showing the steps of this embodiment.
  • the feature of the present embodiment is that the heavy metal diffusion step shown in FIG. 16 is added before the helium ion irradiation step during the second step described in the second embodiment. It is in.
  • This heavy metal diffusion process itself is equivalent to the first conventional technology described above, and increases the carrier lifetime on the cathode N + layer 1A side in FIG. 1 and increases the carrier density on the cathode side. The point is that the increase of the on-voltage V f which can be caused by the provision of the low lifetime region 2 is prevented so that the time T rr is increased.
  • the manufacturing method of the present embodiment it is possible to provide a semiconductor device capable of further improving the soft recovery characteristics (Irr-small, Trr-large) without deteriorating the breakdown voltage.
  • the diode in each embodiment of the present invention has a low life time region 2 having a monotonously decreasing resistivity and formed from the bottom surface of the third semiconductor layer on the first main electrode side to a predetermined depth. Therefore, the carrier density near the third semiconductor layer can be reduced without affecting the breakdown voltage, and the reverse current of the reverse recovery characteristic can be significantly reduced. In addition, since the lifetime of the low lifetime region 2 and the lifetime of the other regions are separately controlled to optimal values, the carrier density of the first semiconductor layer on the second main electrode side is increased. Can be controlled The reverse recovery characteristics are improved.
  • the breakdown voltage is determined by the first semiconductor layer and the third semiconductor layer.
  • a diode having such improved soft recovery characteristics can be produced easily and with versatility.
  • the present invention can exhibit its characteristics effectively when used for a pin diode in a semiconductor device.
  • the semiconductor device according to the present invention can be used as a freewheel diode in a power module.

Landscapes

  • Thyristors (AREA)

Description

明 細 書 半導体装置及びその製造方法
技術分野
この発明は半導体装置及びその製造方法に関するものであり、 特にダイォード のリカバリ一特性の改善のために好適な技術に関する。
背景技術
図 1 7は、 ダイオードの基本構造を示す断面図である。 同断面図 1 7において, N +層 1 P及び N—層 2 Pからなる N基板 4 Pの表面上には、 P型の不純物を拡 散することにより、 アノード領域 3 Pが形成されている。 アノード領域 3 Pの表 面上にアノード電極 5 Pが、 N基板 4 Pの裏面には力ソード電極 6 Pが、 それぞ れ形成されている。 以下に、 ダイオードの動作について説明する。
図 1 7の構造において、 ァノード電極 5 Pとカソ一ド電極 6 P間に所定のァノ —ド電圧 V A K (順バイアス) を印加し、 アノード電圧があるしきい値 (〜0 . 6 V ) を超えると、 アノード電極 5 Pからホールが N—層 2 Pに注入され、 ダイ オードが導通する。 また、 力ソード電極 6 Pとアノード電極 5 P間に所定のァノ —ド電圧 V K A (逆バイアス) を印加すると、 当該逆バイアス V K Aがアノード 領域 3 Pと N—層 2 Pからなる P N接合の降伏電圧に達するまでは、 ダイォ一ド 内には電流は流れない。 上記の様子を図 1 8に示す。 尚、 図 1 8は、 図 1 9と共 に、 本発明の実施の形態の説明中においても援用される。
次に、 ダイォードに印加するアノード電圧を順バイアスから逆バイアスに切り 替えた時の特性は逆回復特性 (リカバリー特性) と呼ばれ、 逆回復特性は図 1 9 に示す様な電流の時間経過 (過渡応答) を示すことが知られている。 同図 1 9中、 記号 I r rは逆方向に流れる電流 (リカバリー電流) I rのピーク値を示し、 又、 記号 T r rは逆方向に流れた電流 I rが消失するまでに要する時間であり、 記号 I f は順バイアス時の電流値である。
逆回復特性では、 リカバリー電流のピーク電流 I r rの大きさが小さく、 しか も、 逆方向に流れる電流 I rがゆるやかに消失するものが望まれている。 即ち、 図 1 9に示すように時間 T 1, T 2を定め、 T 1 > T 2のときにはリカバリ一特 性がハードであり、 T 1く T 2のときにはリカバリ一特性がソフ卜であると定義 する。 そして、 ダイオードを I G B T等の主スイッチング素子とペアで用いると きには、 もしリカバリ一特性がハードな場合には、 サージ電圧の発生やスィッチ ングロスによる発熱が生じるため、 これらを回避すべく、 低損失でソフトリカバ リーな特性 (電流 I rの時間変化 d I r / d tの減少化) が求められる。 以下、 リカバリ一電流 I rのピーク値 I r rを 「リカバリーピーク電流」 と呼ぶ。
この逆方向に流れる電流 I rの過渡応答に関しては、 最近の調査 ·研究により、 次のような点が判明している。 即ち、 ①リカバリーピーク電流 I r rはアノード 電極近辺の半導体領域のキヤリァ密度に依存しており、 上記キヤリァ密度の減少 に応じてリカバリーピーク電流 I r rも減少する。 加えて、 ②上記消失時間 T r rは、 カソード電極近辺の半導体領域のキヤリァ密度に依存することが知られて おり、 カソード領域のキヤリァ密度の増大に応じて消失時間 T r rも長くなる。 そこで、 かかる調査結果を踏まえて、 逆回復特性改善のための構造が、 従来、 数多く提案されている。
( I ) その第一は、 例えば、 特開平 8— 4 6 2 2 1号公報に開示されている し、 後述する三菱電機技報や平成 7年電気学会産業応用部門全国大会 (Νο.136, Ρ7 9) においても従来技術として指摘されている技術である。 それは、 白金に代表さ れる重金属をライフタイムキラーとしてァノ一ド電極側からド一プ ·拡散させる ものであり、 これにより P N接合部付近の N型層のライフタイムは短くコントロ —ルされる。 特に、 この技術を用いれば、 力ソード電極側の N型層内のキャリア のライフタイムがアノード側の P N接合部近辺のライフタイムよりも長くなるよ うに白金の拡散をコントロールすることができるので、 カソ一ド側のキヤリァ密 度を増大させることができ、 以て上述した消失時間 T r rを長くすることができ る。
しかし、 この第 1従来技術を以てしても、 均一性, 再現性をも含めて、 ァノー ド側の N型層内のキヤリアのライフタイムをより一層短くコントロールすること が容易でないという点が、 問題点として残る。
( Π ) 第 2の従来技術は、 特開昭 5 9— 4 9 7 1 4号公報に開示されている ものであり、 その従来技術を適用したときのダイォードの縦断面構造を図 2 0に 示す。 同図 2 0中、 図 1 7と同一記号のものは同一のものを示す。 この第 2従来 技術は、 表面に形成されるアノード領域 3 Pを部分的に形成することでアノード 領域 3 Pからのホールの注入を抑制し、 以てアノード電極 5 Pの近辺領域のキヤ リァ密度を下げてリカバリ一ピーク電流 I r rを小さくしょうとするものである。 しかし、 この構造では、 部分的に形成したアノード領域 3 Pとその間隔 Wとで アノード近辺のキャリア密度をコントロールするのであるが、 アノード領域 3 P の間隔 Wを広げ過ぎると降伏電圧が低下するため、 かかる点がネックとなってァ ノード近辺のキヤリァ密度を十分コントロールすることができないという問題点 が新たに顕出する。
( ΠΙ ) また、 第 3の従来技術を用いたダイオード構造としては、 三菱電機技 報 V o l . 6 7 . N o . 9 . 1 9 9 3, P P 9 4— 9 7に開示されたものがある。 これは、 構造的には図 1 7に示したものと基本的に同じではあるが、 表面に形成 されるアノード領域の構造を変えることで逆回復特性を改善しょうとするもので ある。 即ち、 同技報の技術では、 図 1 7に示したアノード領域 3 Pの厚みを薄く し、 またアノード領域の表面濃度を下げることで、 アノード領域 3 Pからのホー ルの注入を抑制し、 以てアノード近辺のキヤリァ密度を下げてリカバリーピーク 電流 I r rを小さくしょうとしている。 これにより、 リカバリーピーク電流 I r rは約 4 0 %低減され、 かつリカバリー時の傾き d I r Z d tも約 1 Z 2に減少 するという結果が報告されている。
しかし、 この構造でも、 降伏電圧を確保するためにはアノード領域 3 Pの厚み と濃度とをある程度の値に設定することが必要となり、 アノード領域の薄膜化及 び低濃度化にも限界があることから、 第 2従来技術 (Π ) と同様に、 アノード近 辺のキャリアを十分コントロールすることができないという問題点が残る。
(IV) 更に、 第 4の従来技術を適用したダイオード構造としては、 平成 7年 電気学会産業応用部門全国大会 P P 7 9 - 8 0に開示されたものがある。 この構 造例を図 2 1に示す。 同図 2 1中、 図 1 7と同一記号のものは同一のものを示す。 図 2 1の記号 2 P Pは、 プロトン照射によってダメージを受けた領域を示す。 こ の従来技術では、 p i n構造において、 リカバリ一時の損失低減化のために、 既 述の白金ド一プに代えて電子線照射を行い n層内のキヤリァのライフタイムを低 減化して消失時間 T r rの増大化を図ると共に、 更に、 プロトン照射によって n —層内のライフタイムを局所的にコントロールし、 アノード領域近辺のキヤリァ 密度を下げてリカバリ一ピーク電流 I r rを小さくしょうとしたものである。 こ れにより、 電子線照射のみの場合と比べて、 傾き d I r Z d tが 1 Z 2以下に、 リカバリ一ピーク電流 I r rが 4 0 %程減少した旨が報告されている。
しかし、 この構造に対しては、 後程、 本願出願人が実証するように、 プロトン 照射量 (プロトンドーズ量) を実用的なレベルにまで上げていくと降伏電圧が著 しく低下していくために、 上記第 1, 第 2, 第 3の従来技術と同じく、 アノード 領域近辺のキヤリアを十分にコントロールすることができないという問題点があ ることを、 指摘できる。
実際に本願出願人がプロトン照射によって上記第 4従来技術と同様なサンプル を試作し、 その試作品の、 プロトンドーズ量の増加に対する耐圧ないし降伏電圧 を評価して得られた実験結果を、 図 2 2に示す。 尚、 図 2 2には、 リカバリ一前 に流していた順方向電流 I ί (図 1 9参照) に対するリカバリ一ピーク電流 I r rの測定結果をも示している。 この実験は、 プロトンビームの加速エネルギーを アルミホイール等のバッファによって調整することにより、 その照射量を変えつ つ、 アノード近辺にプロトン照射を行い、 その後、 3 4 0 ° Cの熱処理を施した 後の耐圧を評価したときの結果である。 同図 2 2中、 横軸は相対値として表わし たプロトンドーズ量を示し、 左側の縦軸は降伏電圧 V rを示し、 右側の縦軸は比 ( I r r / I f ) を示す。 ここでは、 上述の通り、 プロトンが照射される深さな いしは照射位置を固定した上で、 プロトンの照射量のみを変えている。 同図 2 2 に示されている通り、 プロトン照射量の増大とともに耐圧 V rが低下しているこ とが理解される (図 2 3を対比参照) 。 尚、 この耐圧 V rの低下原因については 後で述べる。
図 2 1に示した第 4の従来技術の場合は、 図 2 2の実験結果で言えば、 プロト ンドーズ量の相対値が 1程度の場合に該当する。 しかし、 重金属拡散や電子線照 射によって得られるよりも一層にキヤリアのライフタイムの短い低ライフタイム 領域をプロトン照射によって N—層内に効果的に形成するには、 (つまりリカバ リ-—ピーク電流 I Γ rをより一層小さくするには、 ;) 図 2 2の比 ( I r rノ I f ) の測定結果から理解されるように、 プロトンの照射量を大きくすることが必要で あり、 実用的には、 相対値で言えば、 プロトンのドーズ量としては 1 0〜 1 0 0 cm—3程度の値が望まれる。
しかるに、 図 2 2に示す通り、 その程度の大きさにまでプロトンのドーズ量を 増やすと、 耐圧劣化の影響は無視できない程に大きくなり、 デバイス特性は非実 用的なものとならざるを得ないのである。 この点が、 プロトン照射を用いた第 4 従来技術の抱える重大な問題点である。 そういう意味では、 上記第 4の従来技術 では、 局所ライフタイムコントロールについて、 十分な最適化の検討がなされて いなかったと言える。
発明の開示
この発明は上記に述べた全ての問題点を解決するためになされたものである。 即ち、 この発明は、 逆回復特性として、 ①第 3半導体層近辺のキャリア密度を下 げてリカバリ一ピーク電流 ( I r r ) をより一層小さくなるように、 かつ、 ②第 1半導体層と第 2半導体層との界面とは反対面側近辺の第 1半導体層のキヤリァ 密度を上げてリカバリー電流消失時間 (T r r ) を長くなるように、 第 1半導体 層内のキャリアのライフタイムをコントロ一ルしても、 ③降伏電圧の低下の無い、 新規な構造を有する半導体装置を実現することを、 第 1目的としている。
特に、 この発明では、 上記①, ③を同時に満足させる点に主眼が置かれている。 この場合には、 更に、 例えば既述した第 1従来技術を適用することによって第 1 半導体層のキヤリァ密度の最適化を図ることで、 上記②をも実現することが可能 であり、 この点も本発明の副次的な目的である。
更にこの発明は、 上記①, ③及び②の特性を有する半導体装置を実現するため の製造方法を提供することをも、 第 2目的としている。
上記の第 1目的を達成するために、 本発明に係る半導体装置は、 以下の第 1の 局面ないし第 9の局面として提供される。
即ち、 本発明の第 1の局面に係る半導体装置は、 第 1導電型の第 1半導体層と、 前記第 1半導体層の主面と第 1界面をなす第 1主面と前記第 1主面に対向する第 2主面とを有する前記第 1導電型の第 2半導体層と、 前記第 2半導体層の前記第 2主面と第 2界面をなす主面を有する第 2導電型の第 3半導体層とを備え、 前記 第 2半導体層に於ける第 2ライフタイムは前記第 1半導体層に於ける第 1ライフ タイムよりも小さく、 前記第 2半導体層に於ける抵抗値は前記第 2界面から前記 第 1界面に向けて単調に減少していることを特徴とする。
第 2半導体層は高抵抗値を有する低ライフタイム領域であって、 しかも、 その 抵抗値は単調に減少するのみである。 そのため、 第 2半導体層から第 1半導体層 へかけて、 不純物濃度は単調に増加する。 これにより、 低ライフタイム領域が第 1及び第 3半導体領域間に生じても、 P N接合の降伏電圧 (耐圧) を劣化させる ことなく大きな値に維持することが可能となる。 そして、 この低ライフタイム化 により、 第 2界面近傍のキャリア密度は十分に低減される。 従って、 この P N接 合に印加されるバイァスを順方向バイアスから逆バイアスへ変えたときに流れる リカバリ一電流のピーク値を既述した第 1〜第 4技術よりも一層に低減化するこ とが可能となり、 ソフトリカバリ一特性を格段に改善することができる。
更に、 本発明の第 2の局面に係る半導体装置は、 上記第 1の局面に於ける前記 第 2ライフタイムが前記第 1ライフタイムの 1 Z 1 0よりも小さいことを特徴と する。
これにより、 第 1半導体層内のキャリア密度が最適化され、 ダイオードに本装 置を適用した場合のオン電圧の低減化、 従って、 リカバリ一時のリカバリー電流 消失時間の長時間化を図ることも可能となる。
更に、 本発明の第 3の局面に係る半導体装置は、 上記第 1の局面に於ける前記 第 2半導体層の第 2抵抗率が前記第 1半導体層の第 1抵抗率の 5 0倍よりも大き いことを特徴とする。
これにより、 第 1半導体層のキヤリァ密度を最適化することができる。
更に、 本発明の第 4の局面に係る半導体装置は、 前記第 1半導体層と前記第 3 半導体層との間に印加される電圧が順バイアスから逆バイアスに切り換えられた ときに流れる電流のピーク値が、 前記第 2半導体層が無いものとした場合の前記 電流のピーク値よりも小さくなるように、 上記第 1の局面に於ける前記第 2半導 体層の前記第 1界面と前記第 3半導体層の前記主面に対向する他方の主面間の厚 みが設定されていることを特徴とする。
これによれば、 第 2半導体層の厚みは、 ダイオードのリカバリー特性の改善と いう観点からみたときに要求される最適値に、 コントロールされる。 そのため、 本装置をダイオードに適用した場合、 耐圧の劣化をもたらすことなく、 リカバリ 一ピーク電流の小さな、 よりソフトなリカバリ一特性を有するダイォードを実現 することができる。
更に、 本発明の第 5の局面に係る半導体装置は、 上記第 4の局面に於ける前記 厚みが 1 5マイクロメ一ターから 4 0マイクロメータ一までの範囲内に設定され ていることを特徴とする。
これにより、 第 2半導体層と第 3半導体層との界面近辺のキヤリァ密度が低減 され、 かつ第 1半導体層のキャリア密度が最適化される。 従って、 ダイオードの リカバリ一特性、 即ち、 リカバリ一電流のピーク電流をより一層小さく、 かつリ カバリ一電流消失時間をより一層長くすることが可能となる。
更に、 本発明の第 6の局面においては、 上記第 5の局面に於ける前記半導体装 置がフリ一ホイ一ルダイオードとして用いられることを特徴とする。
これにより、 耐圧の大きな、 低損失ソフトリカバリ一特性を有するフリーホイ ールダイォードが実現されるので、 サージ電圧等による電力ロスの少ないパワー モジュールを実現することが可能となる。
又、 本発明の第 7の局面に係る半導体装置は、 第 1導電型の第 1半導体層と、 前記第 1半導体層の表面上に形成され、 且つ全領域に渡って水素イオンを除く所 定のイオンを照射されてダメージの与えられた、 前記第 1導電型の第 2半導体層 と、 前記第 2半導体層の表面上に形成された第 2導電型の第 3半導体層とを備え ることを特徴とする。
これにより、 第 2半導体層は、 ダメージを受けても単に高抵抗領域化されるだ けであって、 ドナー化あるいはァクセプ夕化されることはない。 しかも、 第 2半 導体層内では、 抵抗率は単調に減少し、 かつ、 キャリアのライフタイムは第 1半 導体層内のキャリアのそれよりも十分に短くなる。 これにより、 第 2半導体層と 第 3半導体層との界面近傍のキヤリァ密度は十分に小さくなり、 本装置をダイォ ードに適用したときのリカバリー特性におけるリカバリ一ピーク電流は十分に小 さくなると共に、 耐圧は何ら影響を受けない。
更に、 本発明の第 8の局面に係る半導体装置は、 上記第 7の局面に於ける前記 所定のイオンがヘリゥムイオンであることを特徴とする。
これによれば、 ヘリゥムイオンという汎用なイオンの照射によって低ライフ夕 ィム領域としての性質を第 2半導体層に容易にもたせることが可能となる。
更に、 本発明の第 9の局面に係る半導体装置は、 上記第 8の局面に於ける前記 第 1半導体層が拡散された重金属を備えることを特徴とする。
これにより、 第 1半導体層のキヤリァのライフタイムが第 2半導体層のライフ タイムよりも長くなり、 第 1半導体層のキャリア密度が最適化される。 従って、 本装置をダイォ一ドに適用したとき、 低ライフタイム層形成によって生じうるォ ン時のオン電圧の増加を防止して、 リカバリ一時のリカバリー電流が完全に消失 するまでの時間をより長くすることが可能となる。
又、 上記の第 2目的を達成するために、 本発明に係る半導体装置の製造方法は、 以下の第 1 0の局面ないし第 1 6の局面として提供される。
即ち、 本発明の第 1 0の局面に係る半導体装置の製造方法は、 第 1ライフタイ ムを有する第 1導電型の第 1半導体層を準備する第 1工程と、 前記第 1半導体層 の表面上に第 2導電型の第 2半導体層を形成する第 2工程と、 前記第 1半導体層 の前記表面より前記第 1半導体層の内部の所定の位置までにわたって、 前記第 1 ライフタイムよりも小さな第 2ライフタイム及び前記第 1半導体層の前記表面か ら単調に減少する抵抗値を有する低ライフタイム領域を形成する第 3工程とを備 えることを特徴とする。
本発明の第 1 0番目の局面によれば、 低ライフタイム領域を形成しているので、 第 1半導体層と第 2半導体層とから成る接合が、 ①耐圧劣化のない、 しかも、 ② リカバリ一電流のピーク値のより小さなソフトリカバリ一特性を有する、 半導体 装置を実現できる。
更に、 本発明の第 1 1の局面に係る半導体装置の製造方法は、 上記第 1 0の局 面に於ける前記第 3工程が、 前記第 2半導体層の表面側より前記第 1半導体層内 部の前記所定の位置までに水素イオンを除く所定のイオンを照射する工程を備え ることを特徴とする。
本発明の第 1 1番目の局面によれば、 プロトンを除く所定のイオン照射という 物理的方法により容易に低ライフタイム領域を形成することができ、 以て実現の 容易な半導体装置の製造技術を提供できるという効果がある。
更に、 本発明の第 1 2の局面に係る半導体装置の製造方法は、 上記第 1 1の局 面に於ける前記所定のイオンがヘリゥムイオンであることを特徴とする。
本発明の第 1 2番目の局面によれば、 汎用なヘリウムイオン源を用いて新規な 構造の半導体装置を製造することができる点で、 実用的な半導体装置の製造技術 を提供できるという効果がある。
更に、 本発明の第 1 3の局面に係る半導体装置の製造方法は、 上記第 1 1の局 面に於ける前記第 2半導体層の前記表面から前記所定の位置までの深さが、 1 5 マイクロメ一夕一から 4 0マイクロメータ一までの範囲内に制御されることを特 徴とする。
本発明の第 1 3番目の局面によれば、 所定のイオンを照射するときの深さを最 適にコントロールすることができるので、 耐圧に影響を及ぼすことなく、 改善さ れたソフトリカバリー特性を有する半導体装置を確実に製造することができると いう効果がある。 特に本局面では、 第 1半導体層の第 1ライフタイムに影響を及 ぼさないように、 低ライフタイム領域を形成することができる。
更に、 本発明の第 1 4の局面に係る半導体装置の製造方法は、 上記第 1 1の局 面に於ける前記第 3工程が前記所定のイオン照射工程後に前記半導体装置に対し て第 1熱処理を行う工程を更に備えることを特徴とする。
本発明の第 1 4番目の局面によれば、 所定のイオン照射によりダメージを受け た部分に対して所定の熱処理を行うので、 当該ダメージ部分を安定的に形成でき るという効果がある。
更に、 本発明の第 1 5の局面に係る半導体装置の製造方法は、 上記第 1 4の局 面に於ける前記第 2工程が、 前記第 2半導体層の表面上に主電極を形成する工程 を更に備え、 前記所定のイオン照射は前記主電極側に配設された所定のイオン源 を用いて行われることを特徴とする。
本発明の第 1 5番目の局面によれば、 所定のイオン源を第 1主電極側に配設し ているので、 第 2半導体層の表面側から所定のイオンを第 1半導体層と第 2半導 体層との界面近傍の第 1半導体層内へ照射することができ、 これにより上記界面 に対する所定ィォン照射位置のバラツキを小さくコントロールすることができる。 更に、 本発明の第 1 6の局面に係る半導体装置の製造方法は、 上記第 1 4の局 面に於ける前記第 2工程が、 前記第 2半導体層形成工程後に前記第 1半導体層の 前記表面より前記第 1半導体層の前記内部に重金属を拡散して第 2熱処理を行う 工程を更に備えることを特徴とする。
本発明の第 1 6番目の局面によれば、 次の利点がある。 即ち、 (第 2熱処理の 温度) > (第 1熱処理の温度) という関係が成立するので、 第 1熱処理前に、 そ れよりも高温の第 2熱処理を行っておくことで、 第 2熱処理の影響を第 3工程に 対して及ぼさないようにすることができる。 即ち、 所定のイオン照射によるキヤ リアのライフタイムのコントロールと、 重金属の拡散によるライフタイムのコン トロールとを、 別々に行うことができる。 そして、 本局面によれば、 第 1半導体 層内部が重金属によって低ライフタイム化されるので、 第 1半導体層の第 1ライ フタイムは、 第 1半導体層と低ライフタイム領域との界面から第 1半導体層内部 に向かって単調に増加するという分布を呈することとなる。 そのため、 第 1半導 体層と低ライフタイム領域との界面とは反対面側のキヤリァ密度を増加させて、 リ力バリ一特性における逆方向電流消失時間を長くすることが可能となる。
以下、 この発明の目的, 特徴, 局面及び利点を、 添付図面を参照しつつ詳細に 説明する。
図面の簡単な説明
図 1は、 この発明の実施の形態 1におけるダイォードの構造を示す縦断面図で ある。
図 2は、 S R測定法を模式的に示す図である。
図 3は、 従来の第 3技術を適用した場合のダイォードの S R測定結果を示す図 である。
図 4は、 この発明の実施の形態 1のダイォ一ドの S R測定結果を示す図である。 図 5は、 この発明におけるシミュレ一ション ·モデルを示す縦断面図である。 図 6は、 図 5のモデルに対するシユミレ一ション結果を示す図である。
図 7は、 この発明の実施の形態 1におけるダイォ一ドの試作結果を示す図であ る。
図 8は、 図 7の試作結果中、 リカバリ一ピーク電流が最小値を示すときの S R 測定結果を示す図である。
図 9は、 この発明の実施の形態 1のダイォ一ドの試作結果を示す図である。 図 1 0は、 図 9との比較のために示した、 従来のダイオードの測定結果を示す 図である。
図 1 1は、 この発明の実施の形態 2におけるダイオードの製造方法を示す断面 図である。
図 1 2は、 この発明の実施の形態 2におけるダイォードの製造方法を示す断面 図である。
図 1 3は、 この発明の実施の形態 2におけるダイォ一ドの製造方法を示す断面 図である。
図 1 4は、 この発明の実施の形態 2におけるダイォードの製造方法を示す断面 図である。
図 1 5は、 この発明の実施の形態 3における製造工程を示すフローチヤ一卜で ある。
図 1 6は、 図 1 5中の第 2工程の一部を示す断面図である。
図 1 7は、 従来の一般的なダイオードの構造を示す断面図である。
図 1 8は、 ダイオードの出力特性を示す図である。
図 1 9は、 ダイオードの逆回復特性を示す図である。
図 2 0は、 従来の第 2技術を適用したときのダイオードの構造例を示す断面図 である。
図 2 1は、 従来の第 4技術を適用したときのダイオードの構造を示す断面図で ある。
図 2 2は、 従来の第 4技術を適用したダイオードにおいて、 プロトン照射量と 降伏電圧及びリカバリーピーク電流との関係を示す図である。
図 2 3は、 ヘリウムイオン照射時の降伏電圧及びリカバリピーク電流の測定結 果を示す図である。
発明を実施するための最良の形態
(実施の形態 1 )
実施の形態 1では、 新規な P i n構造を有する半導体装置が提供される。 そのような半導体装置の好適な一例として、 ここでは、 本発明をダイオードに適 用した例を説明する。 本実施の形態に係るダイオードは、 P N接合の P層と N層 との界面から N層内の所定の深さないしは所定位置までにわたって、 予め所定の イオンとしてヘリウムイオンが照射されてダメージを与えられたことによって、 当該界面から抵抗値が単調に減少してゆくという特性を具備した、 ダメージ領域 を有している。 このようなダメージ領域が上記界面近辺ないし接合付近の N層内 に形成されていることで、 耐圧ないし降伏電圧に影響をもたらすことなく (不変) 、 より一層ソフトなリカバリ一特性を実現することが、 可能となる。 以下、 より具 体的な分析を通じて、 上記ダメージ領域を有する本ダイォードについて説明する。
( 1 ) 図 1は、 この発明の実施の形態 1に係るダイオードの縦断面図である。 同断面図 1において、 第 1導電型の第 1半導体層 (N型基板) 1は、 力ソード N +層 1 Aと、 その表面上に形成された N—層 1 Bとからなる。 本実施の形態では、 N型の導電型が第 1導電型にあたる。
この第 1半導体層 1の第 1主面上には、 同じく N型の導電性を有する第 2半導 体層 2が軽イオン (例えば H eイオン) 照射によりダメージを受けた状態として 形成されており、 第 2半導体層 2の第 1主面と第 1半導体層 1の第 1主面とは第 1界面 S 1を形成している。 この第 2半導体層 2が本実施の形態の特徴部分であ り、 後述の説明から後程理解されるように、 同層 2は、 (i ) 第 1半導体層 1にお けるキャリアのライフタイムて 1 (第 1ライフタイムタイムと呼ぶ) よりも短い ないしは小さいライフタイム (第 2ライフタイムと呼ぶ) て 2を有し、 且つ (i i ) 単調減少する抵抗値を有する、 領域である。 以後、 第 2半導体層 2を 「低ライフ タイム層ないし低ライフタイム領域」 と呼ぶ。
低ライフタイム層 2の (上記第 1主面に対向する) 第 2主面上には、 第 2導電 型 (ここでは、 P型) の不純物拡散により形成された第 3半導体層 (アノード層 に該当。 以下、 アノード P層と呼ぶ) 3が配設されており、 同層 2の第 2主面と 同層 3の第 2主面とは第 2界面 S 2を形成している。 ここでは、 アノード P層 3 の厚みは薄く設定されており、 3 i m程度である。
更に、 アノード P層 3の第 1主面上にはアノード電極 (第 1主電極) 5が、 又、 力ソード N +層 1 Aの裏面にあたる第 2主面上にはカソード電極 (第 2主電極) 6が、 各々形成されている。
ここでは、 例えば、 既述した第 1従来技術における P t, A u等の重金属の拡 散を本デバイスにも採用し、 重金属の拡散時間又は拡散温度をコントロールする ことで、 第 1半導体層 1中のキャリアのライフタイムて 1を低ライフタイム層 2 のそれ ( て 2 ) よりも長くなるようにして、 力ソード側のキャリア密度の増大化 を図っている。 尚、 厳密には、 第 1半導体層 1内の重金属の拡散係数にも若干勾 配があるので、 力ソード N +層 1 A側のライフタイム ( て 1 A ) の方が N—層 1 Bのライフタイム ( て 1 B ) よりも若干長くなる。 この技術は、 勿論、 図 1 9に 示したリカバリ一電流消失時間 T r rの増大化を図るためのものである。
そして、 リカバリ一ピーク電流 I r rの値を従来よりもより小さくし、 かつ、 重金属拡散技術の適用により得られるリカバリ一電流消失時間 T r rの長時間化 にも影響を与えないようにするという観点から、 上記低ライフタイム層 2の厚み ないしは第 2界面 S 2からの深さ dは、 後述するように、 所定の範囲内の値に制 御されている。
( 2 ) 次に、 この実施の形態のダイオードの動作について説明する。
図 1の構造において、 アノード電極 5とカソ一ド電極 6間に所定のアノード電 圧 V A Kを順バイアスとして印加し (図 1 8参照) 、 アノード電圧 V A Kがある しきい値 (〜0 . 6 V ) を超えると、 アノード電極 5よりホールが低ライフタイ ム層 2を介して N—層 1 Bに注入され、 ダイオードが導通する。 そして、 ァノー ド電圧 V A Kが図 1 8に示すオン電圧値 V f に等しくなつたときに、 定格電流 I f が流れる。 また、 力ソード電極 6とアノード電極 5間に所定のアノード電圧 V K Aを逆バイアスとして印加すると (図 1 8参照) 、 アノード電圧 V K Aが降伏 電圧 V rを超えない限り、 ダイォード内には低ライフタイム層 2のみが形成され ているだけの状態となる。
後述する通り、 この低ライフタイム層 2は P N接合の降伏電圧に何らの影響を も与えないため、 この構造のダイオードでは、 ③降伏電圧が、 低ライフタイム層 2が形成されていない場合のダイオードのそれと比べて低下しないという利点が 得られる。 しかも、 アノード側に低ライフタイム層 2が形成されているので、 ァ ノード近辺のキヤリァ密度が著しく低減され、 ①リカバリー時のリカバリ一ピー ク電流 I r r (図 1 9参照) を既述の第 1〜第 4従来技術よりもより一層小さく することができるという利点も同時に得られる。 しかも、 このダイオードでも、 第 1従来技術と同様に、 予め重金属を第 1半導体層 1内に拡散させるが、 その拡 散量をコントロ一ルすることにより、 力ソード N +層 1 A側のライフタイムを長 くして力ソード側のキャリア密度を高めているので、 オン時のオン電圧 V f (図 1 8参照) を低下させて、 ②リカバリー電流消失時間 T r r (図 1 9参照) を長 くすることもできる。
( 3 ) 図 1のダイオード構造の上記利点を実証すべく、 今回、 既述した従来 の第 4技術におけるプロトン照射の場合と本実施の形態のヘリゥムイオン照射の 場合とにおける、 それぞれの照射の降伏電圧への影響を調査した。 その調査は、 荷電粒子 (H +, H e +) 照射後、 熱処理を施した後の各サンプルについて、 広が り抵抗 (spread res i s t ance:以下、 S Rと呼ぶ。 ) を測定することで行われた。 ここに、 S R測定とは、 図 2に模式的に例示するように、 例えば半導体素子を斜 め方向に研磨し (勿論、 垂直方向に研磨した場合でも良い) 、 研磨面 S S上に 2 つの電極針をそれぞれ接触させ、 当該両電極針を方向 D 1に沿って移動させなが ら両電極針間の広がり S Pで生ずる抵抗 (即ち、 広がり抵抗) を測定することで、 半導体素子内の抵坊値ないしは抵抗率を求めるという方法であり、 これは既知の 測定技術である。
従来のプロトン照射の場合の S R測定結果と H eイオン照射を行った本デバイ スの S R測定結果を、 それぞれ図 3及び図 4に示す。 両図 3 , 4に示す測定は、 いずれも米国 SOLID STATE MEASUREMENTS, INC.社の測定器を用いて行われたもの であり、 両図 3 , 4の横軸は、 図 1で言えばアノード P層 3の第 1主面からの深 さ Lとして与えられる荷電粒子照射位置を示す。 又、 両図 3, 4中、 測定結果 R , P , Nは、 それぞれ、 広がり抵抗, 素子の抵抗率, 不純物濃度を示している。 広 がり抵抗 Rと抵抗率 ίないしは不純物濃度 Νとの間には、 シリコンでは既知の換 算値があるので、 広がり抵抗 Rが測定されれば、 その換算値を用いることで、 抵 抗率 Ρ、 従って不純物濃度 Νの値は自動的に算出される。 又、 両図 3 , 4の縦軸 は対数スケールで示される。 両図 3 , 4の測定で用いられたサンプルは、 いずれ も同一基板、 同一材料を用いて製作されたものであり、 照射源のみが異なるにす ぎず (即ち、 H +か H e +かの違い) 、 電気特性 (リカバリ一特性) が両者で同じ になるようにそれぞれの照射量をコントロールしたものである。 ドーズ量は、 図 2 2の相対値で言えば、 実用的な、 1 0〜 1 0 0 cm—3程度の値である。
プロトン照射の場合には、 図 3中の記号 R 1で示されるように、 プロトン照射 によるダメージの高抵抗部分とウェハの N—層の間に、 低抵抗の領域が測定され ている。 ここで、 「ダメージ」 とは、 軽イオン照射により半導体層の抵抗が大き くなるという意味で用いられている。 これは、 プロトンにより形成されたダメ一 ジ層がその後の熱処理によりドナー化 (不純物化) したものであると考えられる このドナー化現象は現実的にはダメージ層全体に渡って起こっているものと考え られ、 このため、 プロトン照射では降伏電圧が低下するのである。
一方、 図 4に示すヘリウムイオン照射の場合には、 図 3と比較して明らかな通 り、 図 3の領域 R 1で示されるようなドナ一化現象は生じておらず、 広がり抵抗 Rないし抵抗率 i0は、 アノード P層 3の第 1主面からの深さ Lないしは界面 S 2 からの深さの増大と共に、 単調に減少している。 即ち、 ヘリウムイオン照射によ り形成されるダメージ部分は高抵抗な領域として測定されており、 プロトン照射 の様なドナー化現象は起こっていないと判断できる。 従って、 ヘリウムイオン照 射によれば、 照射によるダメージのみが接合付近の n層内に形成されるのみであ り、 そのために降伏電圧 V r (図 1 8 ) の低下が照射によっても起きないのであ る。 勿論、 この点は、 ヘリウムイオンの照射量に依存するものではない。
図 2 3に、 ヘリゥムイオン照射量に対する耐圧 V r及びリカバリピーク電流 I r rの特性に関する測定結果を示す。 同図 2 3の左右の縦軸は、 図 2 2の場合と 同様に、 それぞれ耐圧 V r , 相対比 ( I r r Z l f ) を示す。 図 2 2と図 2 3を 対比参照すれば明白な通り、 ヘリウムイオン照射の場合には、 実用的にみて十分 に小さなリカバリ電流値 I r rを実現しうる照射量 1 0〜 1 0 0 cm— 3程度 (相対 値) のヘリウムイオンを照射しても、 耐圧 V rの変化は殆ど見られない。
このように、 ヘリウムイオン照射による低ライフタイム領域 2の形成は、 照射 を受けた N—層部分を熱処理後もドナー化させないという作用をもたらし、 これ によって耐圧 V rを不変とさせるのである。
( 4 ) 次に、 図 1の構造のダイオードの逆回復特性について述べる。 このダイオードでは、 アノード近辺に、 即ち、 P N接合面たる界面 S 2周辺に. ヘリゥムイオン照射によりダメージを受けた低ライフタイム領域 2が形成されて いる。 このため、 ①アノード近辺のキャリア密度が著しく低下し、 リカバリ一ピ —ク電流 I r rが著しく小さくなる。 しかも、 ③上記 (3 ) で述べた通り、 照射 による耐圧 V rの劣化はない。
また、 このダイオードでは、 ヘリウム照射によるダメージがアノード近辺にの み局所的に形成されているため、 このようなダメージが形成されていない従来の ダイオードと比べて、 ダメージの形成されていないその他の領域、 つまり、 図 1 の N—層 1 B, 力ソード N +層 1 A中のキヤリァのライフタイムを長くする必要 がある。 というのは、 低ライフタイム領域 2を N—層 1 B内に局所的に形成して いるので、 仮にその他の N型層のライフタイムを上記領域 2が形成されていない ときと同一の値にしてしまうと、 オン時の〇N電圧 V f が高くなつてしまい、 口 スを生じることとなる。 そこで、 これを回避するには、 その他の N型層のライフ タイムをより長くコントロールして、 オン電圧 V f を下げる必要があるのである。 この点は、 低ライフタイム領域 2の厚み dを最適化すると共に、 既述の重金属拡 散技術の適用によって、 実現しうる。 この長いライフタイムの実現は力ソード近 辺のキャリア密度を増し、 このため、 リカバリ一電流消失時間 T r rが長くなる。
( 5 ) 図 5は、 上記の低ライフタイム領域 2を形成した場合のダイオードの 逆回復特性を分析するための、 シミュレーションのモデルを示すものである。 同 図 5中、 図 1と同一記号のものは同一部分を示す。 但し、 このモデルでは、 図 1 の低ライフタイム領域 2にあたる領域は、 図 5の領域 2 S及び領域 2 S 1に二分 されるものとされている。 この内、 一方の領域 2 Sは、 ヘリウムイオンビームの 半値幅 (= 1 0 m ) を考慮して設定された領域であり、 領域 2 Sの厚み d 1は 上記半値幅分に相当するものとされている。 従って、 図 5のモデルにおける他方 の領域 2 S 1の部分は、 実際にはヘリゥムイオン照射を受けたダメージ部分であ る害ではあるが、 シミュレーションの便宜のために、 当該領域 2 S 1は単に N— 層 1 Bと同じライフタイムを有する N型半導体層として扱われている。 実際には、 両領域 2 S , 2 S 1は共にヘリウムイオン照射によりダメージを受けた層である から、 各領域 2 S, 2 S 1のそれぞれのライフタイムをて 2 S、 て 2 S 1として 表わせば、 て 1〉 て 2 S 1 >て 2 Sの関係が成立するものと考えられ、 従って、 図 1では、 図 5の両領域 2 S, 2 S 1を含めて両者を一体的に第 2半導体層 (低 ライフタイム層) 2として定義している。
このシミュレーションを行うに際して、 各パラメ一夕は次の通りに設定されて いる。 即ち、 モデルのダイオードは耐圧 600 Vクラスのダイオードに設定して おり、 N—層 1 Bの比抵抗を 30 Ω. cmに、 その厚みを 30 mに設定してい る。 ただし、 実際に拡散ウェハを用いていることに対応させるために、 N—層 1 Bと N+層 (N+基板) 1 Aとの間に 1 00 m程度の濃度勾配部分があるものと 本モデルでは設定されている。 又、 アノード P層 3の深さないし厚みは実際のダ ィォードにあわせて 3 zmに設定されており、 その表面濃度は 1 e 1 7と設定し ている。 更に、 低ライフタイム領域のない場合の、 つまり図 1 7に示す従来技術 に該当する場合のダイオードのライフタイムは、 全領域について、 5 O n s e c . としている。 一方、 低ライフタイム領域の存在する場合には、 図 5のモデルにお ける低ライフタイム領域 2 Sの幅 d 1をヘリゥムイオンビームの半値幅に対応さ せて 1 0 mとし、 その領域 2 Sのライフタイムを 8 n s e c . « 1/ 1 O X 200 n s e c . ) とし、 その他の領域 (2 S 1, I B, 1 A) のライフタイム を 200 n s e c. としている。 そして、 低ライフタイム領域 2ないし 2 Sの界 面 S 2からの位置ないし深さ dを変えて、 リカバリ一特性のシミュレ一ションを 実行した。
シミュレーションは、 図 1 8に示すオン電圧 V: f と図 1 9に示す逆回復特性 ( I r r , T r r ) とについて、 市販のシミュレ一タ M e d i c iを用いて行わ れている。 得られたシミュレーション結果を図 6に示す。
図 6において、 それぞれの特性 T r r , I r r , V f はキャリアのライフタイ ムを全領域で同じにした場合 (つまり、 領域 2 Sの形成が無い場合) の各特性に 対する規格値として示されている。 従って、 相対比が 1のときは、 本デバイスは 従来のもの (例えば、 図 1 7に示すもの) と同一の特性を示すこととなる。
図 6のシミュレーション結果を考察すると、 次の点が理解される。 先ず、 オン 電圧 V f は、 低ライフタイム領域 2 Sが N型基板内に深く形成されるにつれて大 きくなる。 他方、 リカバリ一ピーク電流 I r rは、 その深さが 20 /xmのときに 極小となり、 そのときの位置から照射位置がずれるとその値が大きくなる。 又、 リカバリ一電流消失時間 T r rは、 オン電圧 V f の場合とは逆に、 低ライフタイ ム領域 2 Sが深く形成されるにつれて小さくなる。 このような結果は、 低ライフ タイム領域 2 Sが界面 S 2から深く形成されるにつれて、 アノード近辺のキヤリ ァ密度が少なくなり、 オン電圧 V f が高くなることを示している。 また、 リカバ リーピーク電流 I r rが極小値を持つのは、 図 5のモデルでは領域 2 S 1, 2 S が設定されている結果、 低ライフタイム領域 2 Sが深くなると、 逆にアノード最 近辺のキャリア、 つまり領域 2 S 1内のキヤリアが多くなるためであると考えら れる。 さらに、 低ライフタイム領域 2 Sが深く形成されるにつれて、 力ソード側 のキャリアは減少するため、 リカバリ一電流消失時間 T r rは、 低ライフタイム 領域 2 Sが深くなるにつれて小さくなる。
既述した本発明の目的①〜③を達成するためには、 図 6のシミュレーションに おける相対値で言えば、 V f 1 (オン電圧 V f の不変化→時間 T r rを長くす る) 、 I r r < 1, T r r > 1の関係が成立するように、 低ライフタイム領域 2 ないしは 2 Sの厚みないし深さ dを設定する必要がある。 特に I r r < 1の関係 式の成立が重視されなければならない。 かかる観点から図 6のシミュレーション 結果を評価するならば、 低ライフタイム領域 2ないしは 2 Sの厚み dを 1 0 m 〜 3 0 mの範囲内にコントロ一ルするときには、 従来よりも良好なソフトリ力 バリ一特性が得られることが理解される。
さらに、 ヘリウムイオン照射位置 dを時間 T r rが従来の場合と同じになる図 6の照射位置 3 0 /i mに設定したときの、 オン状態でのキャリア密度を調査した。 その結果、 ァノ一ド電極 5より注入されたホール密度分布が N基板 1側の濃度分 布と交わる点の深さ、 つまり、 オン状態での第 1半導体層 1の不純物濃度と第 1 半導体層 1内に注入されたキヤリアの濃度とが同じになる位置は、 界面 S 2から みて 5 8 mの位置にあった。 ということは、 ヘリウムイオン照射位置 dは上記 の通り 1 0 m〜3 0 mの範囲内にコントロ一ルされるので、 ァノ一ド電極 5 より注入されたホールが N基板 1と交わる点の深さの半分以下にヘリゥムイオン 照射位置 dを設定すれば、 リカバリ一電流消失時間 T r rを、 重金属拡散や電子 ビーム照射の施されていない従来の場合 (図 1 7 ) よりも長い時間 (時間 T r r の相対値 > 1 ) に設定することが可能になる。
( 6 ) 次に、 上記シミュレーション結果を踏まえて、 実際にダイオードを試 作した。 試作では、 従来のダイオードに比べて全体に施すライフタイムコント口 ールを弱めた p i n構造に対して、 上述のヘリウムイオン照射を行ない、 その後, 熱処理 (ァニール) を施した上で、 上記シミュレーション同様に、 各特性 V f , I r r , T r rのヘリウムイオン照射位置依存性を調査した。 但し、 ここでは、 ヘリウムイオン照射位置は、 アノード P層 3 (厚み 3 x m程度) を含めた深さ L (図 1参照) で以て表わされる。 ヘリウムイオン照射は、 シミュレーション同様 に、 照射ビームの半値幅が 1 0 / mである条件で行なわれており、 照射量は実用 的な相対値レベルで 1 0〜 1 0 0 cm~ 3程度 (図 2 2参照) である。 また、 本試作 では、 熱処理を加えたダイオードの S R測定結果を評価し (図 4, 図 8参照) 、 ダメージを受けた低ライフタイム領域の比抵抗の変化と N基板の比抵抗の変化と が交わる点、 図 4 , 図 8の例では、 点 Pを、 ヘリウムイオン照射位置 Lとしてい る。 その試作結果を図 7に示す。 図 7の縦軸は、 図 6と同様に、 領域 2の無い従 来構造 (図 1 7参照) の特性に対する相対値として与えられている。
図 7に示されるように、 試作結果も図 6のシミュレーション結果とほぼ同様の 結果であり、 オン電圧 V f は低ライフタイム領域 2 (図 1 ) が深くなるにつれて 大きくなる。 リカバリーピーク電流 I r rは深さ Lが 2 8 mのときに極小とな り、 当該深さ (= 2 8 ; m) からヘリウムイオン照射位置 Lがずれると、 その値 が大きくなる。 リカバリ一電流消失時間 T r rは、 オン電圧 V f とは、 逆に、 低 ライフタイム領域 2の位置 Lが深くなるにつれて小さくなる。 図 6と図 7とでは、 アノード P層 3の厚みを差し引いたとしても、 リカバリーピーク電流 I r rの極 小値近辺のリカバリ一ピーク電流 I r rのヘリウムイオン照射位置に対する変化 に差が生じているが (図 7ではリカバリ電流 I r rの変化が小さい) 、 これは、 図 6のシミュレ一ションでは図 5の領域 2 S 1を非ダメージ領域として扱ってい ることに起因しているものと、 考えられる。 従って、 図 5の領域 2 S 1もダメ一 ジ領域として実際に考える必要性が、 ここに見出される。
図 7の試作結果からは、 従来の場合と比較して、 低ライフタイム領域 2の位置 Lを 1 5 m〜4 0 mの範囲内にすると、 従来よりもリカバリ一特性が改善さ れる (特にリカバリ一ピーク電流 I r r < 1となる) 。
アノード P層 3の第 1主面からのヘリウムイオン照射位置 Lを図 7の 2 8 にコントロールして試作品を試作した場合の S R測定結果を、 図 8に示す。 同図 8より理解される通り、 ダメージを受けた低ライフタイム領域の抵抗は、 ダメ一 ジを与える前の約 5 0倍強になっている。 ということは、 低ライフタイム領域 2 の抵抗率が第 1半導体層 1のそれの 5 0倍以上に設定されることが望ましい。 又、 ライフタイムに関しては、 既述したシミュレーションの条件設定からみて、 (低 ライフタイム領域 2のライフタイムて 2 ) < 1 / 1 0 X (第 1半導体層 1のライ フタイムて 1 ) の関係が成立していることが望まれる。 これにより、 Ν型基板 1 内のキヤリァ密度を適切にすることが可能となる。
へリゥムイオン照射位置 Lをリカバリーピーク電流 I r rが極小となる 2 8 mの位置にコントロールして低ライフタイム領域 2を形成した場合のリカバリ一 特性を、 図 9に示す。 又、 ヘリウムイオン照射を行なわない場合のダイオードの 逆回復特性の結果を、 図 1 0に示す。 両図 9, 1 0において、 記号 I kがアノード —力ソード間電流を示している。 他の記号は既述した通りである。 両図 9, 1 0 を比較してわかる通り、 図 9の本発明のダイオードの方が、 リカバリ一ピーク電 流 I r rがより小さくなつており、 且つリカバリ一電流消失時間 T r rもより長 くなっている。
( 7 ) 以上の説明では、 p i n構造において、 N型基板 1及びアノード P層 3をそれぞれ第 1導電型の第 1半導体層及び第 2導電型の第 3半導体層とし、 そ の間に挟まれた中間層を低ライフタイム層 2とし、 アノード電極 5及びカソード 電極 6を各々第 1及び第 2主電極とする場合であった (図 1参照) 。 しかし、 本 発明はこれに限られるものではなく、 ( i ) p型半導体基板を第 1導電型の第 1 半導体層とし、 ( i i ) その上に形成された、 よりライフタイムが短く且つ単調 減少する抵抗率を有する P型の半導体層を第 1導電型の第 2半導体層とし、 ( i i i ) 更にその上に形成された力ソード n層を第 2導電型の第 3半導体層とし、 ( i V ) 力ソード電極及びアノード電極をそれぞれ第 1及び第 2主電極とする、 半導体装置にも、 適用可能である。 この場合の第 2半導体層は、 ヘリウムイオン 等の所定のイオン照射を受けることによってダメージのみを受けた領域であり、— その後の熱処理によってもァクセプ夕化されない性質 (従って、 抵抗率の単調減 少化) を有する
( 8 ) 又、 図 1, 図 6, 図 7のダイオードは、 N—層 1 B及び N +層 1 A中 に白金等の重金属がヘリゥムイオン照射前に予め拡散されていることを前提とし た構造であつたが、 本発明はこれに限られるものではなく、 上記重金属が予め拡 散されていない場合にヘリゥムイオン照射を行って低ライフタイム領域 2を形成 するダイオードにも適用可能である。 この場合には、 重金属拡散による効果、 即 ち、 既述した効果② (力ソード側のキャリア密度の増大化 · (重金属拡散が施さ れたときの従来のダイォードに対しての) オン電圧 V f の不変化 ·消失時間 T r rの増大化の維持) は得られないが、 上述した特徴的な効果① (電流 I r rの一 層の低減化) 及び③ (耐圧不変) は得られるため、 そのような構造もなお有益な 技術を提供する。
( 9 ) 図 1に基づく上記説明は、 軽イオンないし所定のイオンの代表例とし て、 ヘリゥムイオンを利用して図 1の低ライフタイム領域 2を形成した場合であ つたが、 軽イオンとしては、 ヘリウムイオン以外のものを利用しても良い。 ここ では、 「軽イオン」 とは、 水素イオン、 即ちプロトンを除く、 原子番号 2のヘリ ゥムのイオンから原子番号 8の酸素のイオンまでを含む、 相対的に軽い原子のィ オンを意味するものとして、 広義の意味で用いられている。 特に、 H e , L i , B eという、 シリコンに対して一般的にドナ一, ァクセプタという半導体不純物 を構成しない部類に属する原子のイオンを、 所定のイオンに用いるのが効果的で ある。
(実施の形態 2 )
以下では、 ダイオードの好ましい製造方法について説明する。 図 1 1〜図 1 4 の縦断面図は、 この実施の形態における製造工程を示す。
このダイオードを製造するには、 図 1 1に示す第 1工程において、 まず N +層 1 Aと N—層 1 Bとからなる N型基板 (第 1導電型の第 1半導体層に該当) 1を 用意する。
次に第 2工程においては、 図 1 2に示すように、 N—層 1 Bの露出した表面よ り、 P型不純物を注入、 ァニールして、 アノード領域 3 (第 2導電型の第 2半導 体層) を N—層表面上に形成する。 次に、 図 1 3に示すように、 N型基板 1の表 面上にアノード電極 (第 1主電極) 5を、 N型基板 1の裏面上に力ソード電極
(第 2主電極) 6を、 各々形成する。 尚、 力ソード電極 6については、 後述する 第 3工程後にこれを形成するようにしても良い。
次に図 1 4に示す第 3工程において、 先ず、 アノード側に、 アノード電極 5に 対置するように、 所定のイオン源を配設する。 所定のイオン源は、 水素イオン
(プロトン) を除いた軽イオン照射源であり、 ここでは、 それは軽イオンの代表 格たるヘリウムイオンビーム照射源である。 次に、 ヘリウムイオン照射の深さを 照射量を変えることなく調節するためのバッファ層 (たとえばアルミフオイル) 7をアノード電極 5の前方に配置し (バッファ層 7の厚みによってヘリゥムィォ ンビームの加速エネルギーを減少させる) 、 このバッファ層 7を介して、 へリウ ムイオンを界面 S 2より N—層 1 B内に所定の深さ dで (アノード領域 3の、 ァ ノード電極 5が形成された一方の表面 3 S 1からみて所定の深さ で) 照射し、 その後、 3 0 0 ° C〜4 0 0 ° Cの熱処理 (第 1熱処理) を照射後のデバイスに 加える。 これにより、 厚み dの低ライフタイム領域 2を界面 S 2近傍の N _層 1 B S内に形成する。 その他の N—層部分は記号 1 Bとして表わす。 このとき、 ァ ノード電極 5の表面よりヘリゥムを照射することで、 カソード面側より照射する 場合に比べて、 アノード面 (界面 S 2 ) に対する照射位置のバラツキを小さくす ることができる。 上記所定の深さ Lの範囲は、 アノード領域 3の膜厚が 3 m程 度であることを考えると、 実施の形態 1で述べた通り、 1 5 m〜4 0 ;a mであ ることが望ましい。
上記第 1〜第 3工程を経て、 図 1に示したような新規なダイォ一ド構造を得る ことができる。 即ち、 リカバリーピーク電流 I r rのより小さな低損失ソフトリ カバリー特性を有する半導体装置を、 耐圧を劣化させることなく、 汎用な軽ィォ ン源たるヘリゥムイオンビーム発生装置を用いて容易に形成することができる。 この場合、 工程数は図 1 4の工程が増えるだけに留まる。
本実施の形態で述べた技術的思想は、 アノード領域内の P N接合面付近に低ラ ィフタイム領域を形成する場合にも、 基本的に適用可能である。
(実施の形態 3 ) 本実施の形態の工程を示すフローチャートを図 1 5に示す。 同図 1 5より理解 される通り、 本実施の形態の特徴は、 ヘリウムイオン照射工程前に、 実施の形態 2で述べた第 2工程中に、 図 1 6に示す重金属拡散工程を付加することにある。 この重金属拡散工程自体は、 既述した第 1従来技術に相当しており、 図 1のカソ ード N +層 1 A側のキヤリアのライフタイムを増やし、 カソード側のキヤリァ密 度を増大させて、 低ライフタイム領域 2を設けたことにより生じうるオン電圧 V f の増加を防止して時間 T r rを長くなるようにする点にある。
以下、 図 1 6の工程図を参照して、 さらに力ソード側のライフタイムをより長 くコントロールできるダイォ一ドの製造方法について説明する。
即ち、 実施の形態 2に示した製造方法中、 図 1 2の工程終了後に、 図 1 6に示 す通り、 アノード領域 3の表面上に白金又は金等の重金属をスパッ夕し、 その後、 8 0 0 ° C〜 9 0 0 ° Cの熱処理 (第 2熱処理) を加えて N—層 I B S , N +層 1 A内に重金属を拡散させる。 これにより、 N +層 1 B Sから N +層 1 Aにかけ て、 低ライフタイム層 2のそれよりも長いライフタイムを有する領域が形成され る。 図 1 4の工程におけるヘリウムイオン照射後の熱処理温度よりも、 当該熱処 理温度の方が十分に高いので、 本実施の形態のように図 1 2の工程と図 1 3のェ 程との間に重金属拡散工程を付加することで、 アノード近辺及びカソ一ド近辺の ライフタイムを各々別々の工程としてコントロールすることが可能となる。
以上より、 本実施の形態の製造方法を用いれば、 耐圧を劣化させることなくソ フトリカバリー特性 ( I r r—小, T r r—大) をより一層改善できる半導体装 置を提供できる。
(まとめ)
この発明の各実施の形態におけるダイォ一ドは、 第 1主電極側の第 3の半導体 層の底面から所定の深さまでに形成された、 単調減少する抵抗率を有する低ライ フタイム領域 2を有するため、 降伏電圧に影響を及ぼすことなく、 第 3の半導体 層近辺のキヤリァ密度を低減して、 逆回復特性の逆電流を格段に低減することを 可能にする。 しかも、 低ライフタイム領域 2のライフタイムとその他の領域のラ ィフタイムとをそれぞれ別々に最適な値にコントロールしているため、 第 2主電 極側の第 1半導体層のキヤリア密度を増大させる方向にコントロールすることが でき、 逆回復特性が改善される。
そして、 この発明におけるダイオードでは、 低ライフタイム領域の抵抗が単調 に減少しているので、 第 1半導体層と第 3半導体層とで降伏電圧が決まることと なる。
この発明におけるダイォ一ドの製造方法では、 そのような改善されたソフトリ カバリー特性を有するダイォ一ドを容易にかつ汎用性を以て製造することができ る。
尚、 本発明の範囲はクレームによって与えられるものであって、 上述した明細 書中の説明に限定されるものではない。 クレームの範囲内にある、 あらゆる修正 例及び変形例は、 全てこの発明の範囲内にある。
産業上の利用の可能性
この発明は、 半導体装置の内で、 特に p i nダイオードに利用されるときに、 その特徴を効果的に発揮しうる。 そして、 この発明に係る半導体装置をパワーモ ジュールにおけるフリーホイールダイォ一ドとして使用しうる。

Claims

請求の範囲
1. 第 1導電型の第 1半導体層 ( 1) と、
前記第 1半導体層の主面と第 1界面 (S 1) をなす第 1主面と前記第 1主面に 対向する第 2主面とを有する前記第 1導電型の第 2半導体層 (2) と、
前記第 2半導体層の前記第 2主面と第 2界面 (S 2) をなす主面を有する第 2 導電型の第 3半導体層 (3) とを備え、
前記第 2半導体層に於ける第 2ライフタイム ( て 2) は前記第 1半導体層に於 ける第 1ライフタイム ( て 1) よりも小さく、
前記第 2半導体層に於ける抵抗値は前記第 2界面から前記第 1界面に向けて単 調に減少していることを特徴とする、
半導体装置。
2. 請求の範囲第 1項記載の半導体装置であって、
前記第 2ライフタイム ( て 2) は前記第 1ライフタイム ( て 1) の 1 1 0よ りも小さいことを特徴とする、
半導体装置。
3. 請求の範囲第 1項記載の半導体装置であって、
前記第 2半導体層の第 2抵抗率は前記第 1半導体層の第 1抵抗率の 50倍より も大きいことを特徴とする、
半導体装置。
4. 請求の範囲第 1項記載の半導体装置であって、
前記第 1半導体層と前記第 3半導体層との間に印加される電圧が順バイアスか ら逆バイアスに切り換えられたときに流れる電流のピーク値 ( I r r) が、 前記 第 2半導体層が無いものとした場合の前記電流のピーク値 ( I r r) よりも小さ くなるように、 前記第 2半導体層の前記第 1界面と前記第 3半導体層の前記主面 に対向する他方の主面間の厚み (L) が設定されていることを特徴とする、 半導体装置。
5. 請求の範囲第 4項記載の半導体装置であって、
前記厚み (L) は 1 5マイクロメ一夕一から 40マイクロメータ一までの範囲 内に設定されていることを特徴とする、 半導体装置。
6. 請求の範囲第 5項記載の半導体装置であって、
前記半導体装置はフリ一ホイ一ルダイオードとして用いられることを特徴とす る、
半導体装置。
7. 第 1導電型の第 1半導体層 ( 1) と、
前記第 1半導体層の表面上に形成され、 且つ全領域に渡って水素イオンを除く 所定のイオンを照射されてダメージの与えられた、 前記第 1導電型の第 2半導体 層 (2) と、
前記第 2半導体層の表面上に形成された第 2導電型の第 3半導体層 (3) とを 備えることを特徴とする、
半導体装置。
8. 請求の範囲第 7項記載の半導体装置であって、
前記所定のイオンはヘリゥムイオンであることを特徴とする、
半導体装置。
9. 請求の範囲第 8項記載の半導体装置であって、
前記第 1半導体層は拡散された重金属を備えることを特徴とする、
半導体装置。
1 0. 第 1ライフタイム ( て 1) を有する第 1導電型の第 1半導体層 ( 1 ) を 準備する第 1工程と、
前記第 1半導体層 (1) の表面上に第 2導電型の第 2半導体層 (3) を形成す る第 2工程と、
前記第 1半導体層の前記表面より前記第 1半導体層の内部の所定の位置までに わたって、 前記第 1ライフタイムよりも小さな第 2ライフタイム ( て 2) 及び前 記第 1半導体層の前記表面から単調に減少する抵抗値を有する低ライ
域 (2) を形成する第 3工程とを備えることを特徴とする、
半導体装置の製造方法。
1 1. 請求の範囲第 1 0項記載の半導体装置の製造方法であって、
前記第 3工程は、 前記第 2半導体層 (3 ) の表面側より前記第 1半導体層内部の前記所定の位置 までに水素イオンを除く所定のイオンを照射する工程を備えることを特徴とする, 半導体装置の製造方法。
1 2 . 請求の範囲第 1 1項記載の半導体装置の製造方法であって、
前記所定のイオンはヘリゥムイオンであることを特徴とする、
半導体装置の製造方法。
1 3 . 請求の範囲第 1 1項記載の半導体装置の製造方法であって、
前記第 2半導体層 (3 ) の前記表面から前記所定の位置までの深さは、 1 5マ イクロメ一夕一から 4 0マイクロメータ一までの範囲内に制御されることを特徴 とする、
半導体装置の製造方法。
1 4 . 請求の範囲第 1 1項記載の半導体装置の製造方法であって、
前記第 3工程は、
前記所定のイオン照射工程後に前記半導体装置に対して第 1熱処理を行う工程 を更に備えることを特徴とする、
半導体装置の製造方法。
1 5 . 請求の範囲第 1 4項記載の半導体装置の製造方法であって、
前記第 2工程は、
前記第 2半導体層 (3 ) の表面上に主電極 (5 ) を形成する工程を更に備え、 前記所定のイオン照射は前記主電極側に配設された所定のイオン源を用いて行 われることを特徴とする、
半導体装置の製造方法。
1 6 . 請求の範囲第 1 4項記載の半導体装置の製造方法であって、
前記第 2工程は、
前記第 2半導体層形成工程後に、 前記第 1半導体層の前記表面より前記第 1半 導体層の前記内部に重金属を拡散して第 2熱処理を行う工程を更に備えることを 特徴とする、
半導体装置の製造方法。
PCT/JP1997/002835 1997-08-14 1997-08-14 Semiconductor device and method for manufacturing the same Ceased WO1999009600A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP1997/002835 WO1999009600A1 (en) 1997-08-14 1997-08-14 Semiconductor device and method for manufacturing the same
EP97935790.2A EP1014453B1 (en) 1997-08-14 1997-08-14 Semiconductor device
KR10-2000-7001315A KR100418007B1 (ko) 1997-08-14 1997-08-14 반도체 장치 및 그의 제조방법
JP51299099A JP3435166B2 (ja) 1997-08-14 1997-08-14 半導体装置
US09/463,975 US6603189B2 (en) 1997-08-14 1997-08-14 Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/002835 WO1999009600A1 (en) 1997-08-14 1997-08-14 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO1999009600A1 true WO1999009600A1 (en) 1999-02-25

Family

ID=14180974

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/002835 Ceased WO1999009600A1 (en) 1997-08-14 1997-08-14 Semiconductor device and method for manufacturing the same

Country Status (5)

Country Link
US (1) US6603189B2 (ja)
EP (1) EP1014453B1 (ja)
JP (1) JP3435166B2 (ja)
KR (1) KR100418007B1 (ja)
WO (1) WO1999009600A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1098371A3 (en) * 1999-11-05 2003-06-25 Fuji Electric Co. Ltd. A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
US7400017B2 (en) 2004-04-28 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Reverse conducting semiconductor device and a fabrication method thereof
DE102010063159A1 (de) 2009-12-16 2011-06-22 Toyota Jidosha Kabushiki Kaisha, Aichi-ken Halbleitervorrichtung und ihr Herstellungsverfahren
JP2014060426A (ja) * 2013-11-08 2014-04-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
US8698250B2 (en) 2011-10-12 2014-04-15 Mitsubishi Electric Corporation Semiconductor device
CN106569036A (zh) * 2016-11-14 2017-04-19 中广核工程有限公司 离子辐照试样辐照损伤区域的电阻率和电导率的测试方法
US9870923B2 (en) 2014-09-04 2018-01-16 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10048345A1 (de) 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE102004004045B4 (de) 2004-01-27 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
KR100626390B1 (ko) * 2005-02-07 2006-09-20 삼성전자주식회사 자기 메모리 소자 및 그 형성 방법
JP5194273B2 (ja) 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
EP2320451B1 (en) * 2009-11-09 2013-02-13 ABB Technology AG Fast recovery Diode
ATE529888T1 (de) 2009-11-09 2011-11-15 Abb Technology Ag Schnelle diode und verfahren zu deren herstellung
JP5450490B2 (ja) * 2011-03-24 2014-03-26 株式会社東芝 電力用半導体装置
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
CN102842501B (zh) * 2012-08-03 2015-07-08 中国电力科学研究院 一种高压快速恢复二极管制造方法
JP5915756B2 (ja) * 2012-08-22 2016-05-11 富士電機株式会社 半導体装置および半導体装置の製造方法
US9419116B2 (en) * 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes
US9224876B2 (en) * 2014-01-24 2015-12-29 Alexei Ankoudinov Fast switching diodes and methods of manufacturing those diodes
CN103872144B (zh) * 2014-03-06 2016-08-24 国家电网公司 一种软快恢复二极管及其制造方法
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
JPH0846221A (ja) * 1994-07-29 1996-02-16 Origin Electric Co Ltd 半導体装置及びその製造方法
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614460A1 (de) * 1967-03-18 1970-08-13 Siemens Ag Gleichrichter bestehend aus einem im wesentlichen einkristallinen Halbleiterkoerper
JPS5949714A (ja) 1982-09-14 1984-03-22 松下電器産業株式会社 炊飯装置
JPS62141782A (ja) 1985-12-16 1987-06-25 Mitsubishi Electric Corp 半導体装置
FR2638892B1 (fr) 1988-11-09 1992-12-24 Sgs Thomson Microelectronics Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede
US5981981A (en) 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
JP3994443B2 (ja) * 1995-05-18 2007-10-17 三菱電機株式会社 ダイオード及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
JPH0846221A (ja) * 1994-07-29 1996-02-16 Origin Electric Co Ltd 半導体装置及びその製造方法
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1014453A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1098371A3 (en) * 1999-11-05 2003-06-25 Fuji Electric Co. Ltd. A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
US6870199B1 (en) 1999-11-05 2005-03-22 Fuji Electric Co., Ltd. Semiconductor device having an electrode overlaps a short carrier lifetime region
US7400017B2 (en) 2004-04-28 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Reverse conducting semiconductor device and a fabrication method thereof
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
DE102010063159A1 (de) 2009-12-16 2011-06-22 Toyota Jidosha Kabushiki Kaisha, Aichi-ken Halbleitervorrichtung und ihr Herstellungsverfahren
DE102010063159B4 (de) * 2009-12-16 2013-10-10 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und ihr Herstellungsverfahren
US8698285B2 (en) 2009-12-16 2014-04-15 Toyota Jidosha Kabushiki Kaisha Reverse recovery using oxygen-vacancy defects
US8846544B2 (en) 2009-12-16 2014-09-30 Toyota Jidosha Kabushiki Kaisha Reverse recovery using oxygen-vacancy defects
US8698250B2 (en) 2011-10-12 2014-04-15 Mitsubishi Electric Corporation Semiconductor device
JP2014060426A (ja) * 2013-11-08 2014-04-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
US9870923B2 (en) 2014-09-04 2018-01-16 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN106569036A (zh) * 2016-11-14 2017-04-19 中广核工程有限公司 离子辐照试样辐照损伤区域的电阻率和电导率的测试方法

Also Published As

Publication number Publication date
EP1014453B1 (en) 2016-04-27
JP3435166B2 (ja) 2003-08-11
US20030062584A1 (en) 2003-04-03
KR20010022718A (ko) 2001-03-26
EP1014453A4 (en) 2002-04-10
EP1014453A1 (en) 2000-06-28
US6603189B2 (en) 2003-08-05
KR100418007B1 (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
JP3435166B2 (ja) 半導体装置
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
JPWO1999009600A1 (ja) 半導体装置及びその製造方法
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5741716B2 (ja) 半導体装置およびその製造方法
US9680034B2 (en) Manufacturing method for semiconductor device with point defect region doped with transition metal
WO2013073623A1 (ja) 半導体装置および半導体装置の製造方法
JP2003318412A (ja) 半導体装置およびその製造方法
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
EP0614231A2 (en) PN junction and method of manufacturing the same
US5883403A (en) Power semiconductor device
JP3952452B2 (ja) 半導体装置の製造方法
JPH05102161A (ja) 半導体装置の製造方法とその半導体装置
JP3910922B2 (ja) 半導体装置
EP1298717A1 (en) Method for manufacturing a semiconductor device having a pn junction area
JP2004088012A (ja) ダイオード
KR100450598B1 (ko) 반도체 장치
KR100616115B1 (ko) 양성자 조사방식에 따른 고전압/대전류 반도체 -고속스위치 소자들의 제조용 소수 캐리어 수명 제어방법
JPH07297415A (ja) 半導体装置とその製造方法
JPH09260686A (ja) 半導体装置及びその製造方法
Han et al. Influence of Proton Irradiation dose on the Performance of Local Lifetime Controlled Power Diode with Proximity Gettering of Platinum
Schulze et al. Diffusion‐Induced Doping Processes and Defect Kinetics in Power Devices
JPH0883899A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007001315

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1997935790

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09463975

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997935790

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007001315

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020007001315

Country of ref document: KR