WO2000002315A2 - Verfahren zur digitalen taktrückgewinnung und selektiven filterung - Google Patents

Verfahren zur digitalen taktrückgewinnung und selektiven filterung Download PDF

Info

Publication number
WO2000002315A2
WO2000002315A2 PCT/DE1999/001877 DE9901877W WO0002315A2 WO 2000002315 A2 WO2000002315 A2 WO 2000002315A2 DE 9901877 W DE9901877 W DE 9901877W WO 0002315 A2 WO0002315 A2 WO 0002315A2
Authority
WO
WIPO (PCT)
Prior art keywords
filter
coefficients
value
digital oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/001877
Other languages
English (en)
French (fr)
Other versions
WO2000002315A3 (de
Inventor
Peter SCHÖLLHORN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Siemens Corp
Original Assignee
Infineon Technologies AG
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG, Siemens Corp filed Critical Infineon Technologies AG
Priority to KR1020007015052A priority Critical patent/KR20010053321A/ko
Priority to JP2000558608A priority patent/JP2002520897A/ja
Priority to EP99939960A priority patent/EP1092269B1/de
Priority to DE59913367T priority patent/DE59913367D1/de
Publication of WO2000002315A2 publication Critical patent/WO2000002315A2/de
Publication of WO2000002315A3 publication Critical patent/WO2000002315A3/de
Anticipated expiration legal-status Critical
Priority to US09/752,922 priority patent/US6438567B2/en
Priority to US10/322,081 priority patent/USRE39283E1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Definitions

  • the present invention relates to a method for digital clock recovery and selective filtering with a phase detector, a loop filter and a digital oscillator.
  • the clock control loop contains the circuit that supplies the sampling clock of the analog / digital converter (ADC) (e.g. VCXO).
  • ADC analog / digital converter
  • the clock signal of the ADC is asynchronous to the data clock.
  • a fully digital control circuit uses interpolation to calculate samples from the output values of the ADC in a clock pattern that is synchronous with the data clock. Circuits are known which solve this problem in the baseband.
  • Most applications have before or after the ADC filter that selects the signal to be processed, i.e. Suppress neighboring signals and other interference signals. These filters are usually optimized for a fixed bandwidth or data rate, e.g. Surface wave filter. High demands are usually placed on the filter with regard to the phase linearity in order not to distort the pulse shape of the data signals.
  • This invention uses as an approach a filter according to the invention "Non-recursive digital filter and method for calculating the coefficients of this filter” by the same inventor and combines it with a variant of a known clock recovery circuit with an interpolation filter.
  • the approach of deriving filter coefficients from the coefficients of a prototype filter is expanded to include an additional variant required for the interpolation of the data signal. ble delay, which must generally be less than the period of the ADC clock signal.
  • ble delay which must generally be less than the period of the ADC clock signal.
  • Low-pass filters with a bandwidth proportional to the data rate have to be implemented in order to suppress neighboring signals.
  • An output signal that is phase-synchronized with the data clock must be generated by interpolation, since the sampling clock of the input signal is not synchronous with the data clock (free-running oscillator).
  • a control loop which consists of a phase detector, a loop filter and a digital oscillator (DTO), is usually used to solve the second task.
  • the oscillator is implemented as an overflowing accumulator. If an overflow occurs, a sample value is interpolated from the sample values of the input signal which feeds the phase detector and subsequent circuits. In the steady As is the case, some of these interpolated values are - as desired - in the middle of the data pulses.
  • the interpolated signal usually has a sampling frequency that corresponds to twice the data rate (or symbol rate in the case of two-dimensional data transmission, such as QPSK or QAM). Since the two clock signals are asynchronous, the sampling times of the signal to be interpolated generally lie between the sampling times of the input signal. Therefore, a signal is derived from the state of the DTO after the overflow, which indicates the time interval between the desired sampling time and the last sampling time of the input signal. The input signal must be shifted in time by this amount by the interpolation filter.
  • the present invention solves this problem in that not only the desired bandwidth is taken into account in the interpolation of the filter coefficients from the coefficients of a prototype, but also the desired time shift. This also indicates how the invention achieves the first task.
  • the bandwidth of the decimating interpolation filter must be adapted to the data rate.
  • the output signal of the loop filter can be used. In the steady state, this signal is proportional to the difference between the desired interpolation rate and the quiescent frequency of the DTO. Since this quiescent frequency is predetermined, a signal can be formed which is exactly proportional to the bandwidth of the filter sought.
  • the loop filter has an integral component, the output signal of which basically has the same properties, coupled with the additional advantage that this signal is significantly less noise than the output signal of the overall filter.
  • the prototype is dimensioned for a bandwidth fc at a sampling frequency fa.
  • the two characteristic frequencies are in
  • Figure 1 is a schematic diagram for carrier recovery with decimating interpolation filter
  • Figure 2 is a detailed representation of the digital oscillator of Fig. 1;
  • FIG. 3 shows a combined unit for calculating both the filter coefficients and the filter output values
  • FIG. 4 shows a detailed illustration of an arithmetic unit from FIG. 3;
  • FIG. 5 shows a detailed representation of a MAC unit from FIG. 4;
  • FIG. 6 shows a modified arithmetic unit in the event that at least N work cycles are available per cycle of the input signal.
  • FIG. 1 shows a basic circuit diagram of the carrier recovery with decimating interpolation filter.
  • the control loop for clock recovery which consists of a Coefficient and filter calculation unit 10, a phase detector 12, a loop filter 14 and a digital oscillator 16.
  • the input signals are fed to the coefficient and filter calculation unit 10, which calculates the output signals from these input signals.
  • the output signals are not only supplied to the output, but also to the phase detector 12, which in turn is connected to the loop filter 14.
  • the output of the loop filter 14 is fed to the digital oscillator 16.
  • the digital oscillator 16 gives the signals "DTO output",
  • FIG. 2 shows a detailed representation of the digital oscillator 16 (DTO).
  • the core of the DTO 16 consists of an accumulator 20 with an overflow ("wrap around", sawtooth-shaped output signal).
  • This accumulator 20 is fed by an increment which is formed by adding the output signal of the loop filter 14 with a value InkrO.
  • the InkrO value defines the so-called idle frequency of the DTO 16.
  • the DTO increment is passed on to the coefficient calculation unit 10. (The value InkrO + integral component of the output signal of the loop filter can also be output here).
  • a new calculation of a filter output value is triggered by the overflow indicator 22 of the accumulator 20.
  • the DTO 16 comprises a summing unit 24, in which the output of the loop filter 14 and the value InkrO are added.
  • the value "increment” which corresponds to the current sum of the output of the loop filter 14 with the value InkrO, can be seen.
  • the content of the accumulator 20 is available at the DTO output 26.
  • FIG. 3 shows the coefficient and filter calculation unit 10, which is used to calculate the filter output values, in detail.
  • the input signal feeds several arithmetic units 30 operating in parallel. Each of these units 30 calculates a future output value of the filter.
  • the number N of required units 30 is determined by the number of coefficients of the prototype filter (N> 1 / r * (number of coefficients of the prototype filter) and N integer). If a DTO overflow is signaled, the output value of the arithmetic unit 30 which has already finished the filter calculation at this point in time is copied into the result memory 34 via a selector switch 32. This arithmetic unit 30 is then initialized.
  • the control unit 36 essentially has an “odulo counter” which cyclically addresses the arithmetic units 30. This counter is incremented with every DTO overflow.
  • the structure of the coefficient and filter calculation unit 10 is thus as follows:
  • the input signal is supplied to all N arithmetic units 30. Likewise, all of these units are supplied with the output value 26 of the DTO 16 and its increment signal.
  • a control unit with a "modulo counter” is provided, which has N outputs, each of which is selectively connected to one of the arithmetic units.
  • the counter in this control unit 36 is counted further with the overflow display of the DTO 16. At the same time, the "load" command is issued for the result memory with each overflow.
  • Figure 4 shows the arithmetic unit 30 in detail.
  • the arithmetic unit 30 comprises a MAC unit 40, as shown in more detail in FIG. 5.
  • This MAC unit 40 is fed with the input signal and delivers an output signal to the selector switch 32 therefrom
  • Arithmetic unit 30 an accumulator with a scaler, which temporarily stores and scales the values increment of the DTO 16 and output value 26 of the DTO 16.
  • These values are then fed to a coefficient calculation unit 44, which supplies the coefficients for the MAC unit 40.
  • the coefficient calculation unit 44 is connected to a coefficient memory 46, from which the respective coefficient values for the prototype filter can be read out.
  • the structure of the MAC unit 40 is shown in detail in FIG. 5.
  • the MAC unit 40 comprises a multiplier 52, to which the input signal and the corresponding coefficient from the coefficient calculation unit 44 are supplied.
  • the output value of the multiplier is stored in the accumulator 50.
  • the accumulator 50 permanently provides the output signal, which is then fed to the selector switch 32.
  • the accumulator 50 is reset by the select / initialize command from the control unit 36.
  • the arithmetic unit 30 thus works as follows:
  • the accumulator 50 of the MAC unit 40 is reset, 2. the accumulator 42 is loaded before the coefficient calculation unit 44 with the current output value 26 of the DTO 16 (value after the overflow) , 3. The current increment value of the DTO 16 is stored. After initialization, this increment is accumulated with every sampling cycle of the input signal.
  • the output value of the accumulator 42 is scaled with the value "r" with each input clock.
  • the result defines the position at which a coefficient must be interpolated from the coefficients of the prototype filter (the interpolation method is in principle arbitrary).
  • the calculated coefficient is multiplied by the current filter input value and then accumulated.
  • FIG. 6 shows a modified embodiment of the invention, which can be used when at least N work cycles are available per cycle of the input signal.
  • N arithmetic units 30 are not required, but a single multiplier 152 and a single unit 144 are sufficient to calculate the filter coefficients (including ROM 146 and scalers).
  • FIG. 6 thus shows a modified coefficient and filter calculation unit 10, which, like the coefficient and filter calculation unit 10 described previously in FIGS. 2 to 5, can be used at the corresponding point in FIG. 1.
  • the input signal is only fed to a single multiplier 152, but from there selectively distributed to N accumulators 150, and from these in turn fed to the result memory 134.
  • the result memory 134 then always contains the output signal.
  • a control unit 136 is provided, which is connected to the overflow display of the DTO 16 and comprises a “modulo counter” for controlling the N accumulators 150.
  • the multiplier 152 is controlled by the coefficient calculation unit 144, which in turn reads out the values of the prototype coefficients from the ROM memory 146.
  • N accumulators 142 are provided, which store N different values for the increment of the DTO 16 and the output value 26 of the DTO 16. These accumulators also receive their charging command selectively from the control unit 136.
  • the unit is cyclically controlled by one of the N accumulators.
  • the N accumulators behind the multiplier can be combined to form a circuit which contains an adder and N memory cells.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cigarettes, Filters, And Manufacturing Of Filters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Gemäss der Erfindung werden a) Koeffizienten h1(n) eines Prototyps des selektiven Filters mit einer charakteristischen Frequenz fc für eine gegebene Abtastfrequenz fa vorgegeben oder berechnet; b) aus den Koeffizienten h1(n) werden Koeffizienten h2(t) eines selektiven Filters mit der charakteristischen Frequenz fc2 an Stellen tk = DELTA t + k*d mit k = 0,1, ... berechnet, indem die Werte der zeitkontinuierlichen Impulsantwort h(t) an diesen Stellen tk interpoliert werden, wobei: d = (fc2*fa)/(fc*fa1); c) das selektive Filter wird mit den neuen Koeffizienten h2(t) bei fa1 betrieben.

Description

Beschreibung
Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung
Die vorliegende Erfindung betrifft ein Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung mit einem Phasendetektor, einem Schleifenfilter und einem digitalen Oszil- lator.
Systeme zum Empfang digitaler Daten benötigen in der Regel eine Einrichtung zur Rückgewinnung des im Signal implizit enthaltenen Datentaktsignals . Dazu gibt es prinzipiell zwei Ansätze: 1. Die Taktregelschleife enthält die Schaltung, die den Abtasttakt des Analog/Digital - Wandlers (ADC) liefert (z.B. VCXO) . 2. Das Taktsignal des ADCs ist asynchron zum Datentakt. Eine voll digitale Regelschaltung berechnet durch Interpolation aus den Ausgangswerten des ADCs Abtastwerte in einem Taktraster, das synchron zum Datentakt ist. Es sind Schaltungen bekannt, die diese Aufgabe im Basisband lösen. Die meisten Anwendungen besitzen vor oder nach dem ADC Filter, die das Signal, das verarbeitet werden soll, selektieren, d.h. Nachbarsignale und sonstige Störsignale unterdrük- ken. Diese Filter sind in der Regel für eine feste Bandbreite bzw. Datenrate optimiert, wie z.B. Oberflächenwellenfilter . An das Filter werden meist hohe Anforderungen bezüglich der Phasenlinearität gestellt, um die Impulsform der Datensignale nicht zu verzerren.
Die grundlegenden Theorien hinsichtlich einer volldigitalen Taktrückgewinnung bei digitalen Modems durch Interpolation sind bereits aus dem Artikel von Floyd M. Gardener "Interpolation in Digital-Modems - Part I: Fundamentals" bekannt. Dieser Artikel erschienen in der Zeitschrift IEEE Transacti- ons on Communications, Vol. 41, Nr. 3, März 1993. Ein weiterer Lösungsansatz im Stand der Technik besteht darin, vor dem ADC analoge Filter mit steuerbarer Bandbreite einzu-setzen. Diese Filter sind aber teuer und insbesondere in CMOS - Technologie schwer auf einem Schaltkreis zu inte- grieren. Analoge Filter besitzen prinzipiell Phasenverzerrungen, die mit zusätzlichen Schaltungen reduziert werden müssen. Außerdem muß die Abtastfrequenz des ADCs an die Signalbandbreite angepaßt werden. Ein anderer Ansatz besteht darin, vor der Taktrückgewinnung ein mehrstufiges digitales Selekti- onsfilter vorzusehen und die Feinjustierung der Abtastfrequenz wieder durch Interpolation durchzuführen. Nach jeder Stufe dieses Filters wird die Abtastrate um einen festen Faktor reduziert. Dieser Ansatz hat den Nachteil, daß für kleine Bandbreiten sehr viele Filterstufen benötigt werden und das Filter damit sehr aufwendig wird. Außerdem führt die feste
Stufung dazu, daß nicht alle Störkomponenten unterdrückt werden können, was i.a. zu einer A fwandserhöhung im nachfolgenden Interpolator führt.
Es ist daher Aufgabe der Erfindung, ein mit geringem Aufwand realisierbares Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung anzugeben.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
Die Unteransprüche geben bevorzugte Ausführungsformen der Erfindung an.
Diese Erfindung verwendet als Ansatz ein Filter gemäß der Erfindung "Nichtrekursives digitales Filter und Verfahren zur Berechnung der Koeffizienten dieses Filters" desselben Erfinders und kombiniert es mit einer Variante einer bekannten TaktrückgewinnungsSchaltung mit Interpolationsfilter. Dabei wird der Ansatz, Filterkoeffizienten aus den Koeffizienten eines Prototypfilters abzuleiten, erweitert, um zusätzlich eine für die Interpolation des Datensignals benötigte varia- ble Verzögerung, die i.a. kleiner als die Periodendauer des ADC-Taktsignals sein muß, zu bewerkstelligen. Außerdem wird von der Tatsache Gebrauch gemacht, daß die Filterbandbreite stets proportional zur Datenrate ist, d.h. die Bandbreite und der Dezimationsfaktor des Filters stehen in einem festen Verhältnis zueinander. Qualitativ folgt daraus, daß für die Berechnung eines Ausgangswerteε des Filters um so mehr Zeit zur Verfügung steht, je kleiner die Datenrate bzw. die Bandbreite des Filters ist. Andererseits werden zur Berechnung des Aus- gangswertes bei kleinerer Bandbreite aber auch mehr Koeffizienten benötigt. Quantitativ bedeutet das, daß unabhängig von der Datenrate bzw. der Filterbandbreite immer dieselbe Anzahl an arithmetischen Operationen pro Sekunde benötigt wird. Eine geeignete Schaltung wird im folgenden beschrieben. Eine auf- wandsoptimierte Variante für den Fall, daß der Arbeitstakt der Schaltung höher ist als der Abtasttakt am Filtereingang wird ebenfalls vorgestellt.
Die unten beschriebenen Schaltungen haben zwei Aufgaben zu lösen:
1. Es müssen Tiefpässe mit einer zur Datenrate proportionalen Bandbreite realisiert werden, um benachbarte Signale zu unterdrücken.
2. Es muß durch Interpolation ein zum Datentakt phasensynchrones Ausgangssignal erzeugt werden, da der Abtasttakt des Eingangssignals nicht synchron zum Datentakt ist (freilaufender Oszillator) .
Zur Lösung der zweiten Aufgabe wird üblicherweise eine Regelschleife eingesetzt, die aus einem Phasendetektor, einem Schleifenfilter und einem digitalen Oszillator (DTO) besteht. Der Oszillator wird als überlaufender Akkumulator realisiert. Tritt ein Überlauf auf, so wird aus den Abtastwerten des Eingangssignals ein Abtastwert interpoliert, der den Phasendetektor und nachfolgende Schaltungen speist. Im eingeschwunge- nen Zustand liegt ein Teil dieser interpolierten Werte - wie gewünscht - in der Mitte der Datenimpulse. Meistens besitzt das interpolierte Signal eine Abtastfrequenz, die der doppelten Datenrate (bzw. Symbolrate bei zweidimensionaler Daten- Übertragung wie z.B. QPSK oder QAM) entspricht. Da die beiden Taktsignale asynchron sind, liegen die Abtastzeitpunkte des zu interpolierenden Signals i.a. zwischen den Abtastzeitpunkten des Eingangssignals. Deshalb wird aus dem Zustand des DTOs nach dem Überlauf ein Signal abgeleitet, das den zeitli- chen Abstand des gewünschten Abtastzeitpunktes zum letzten Abtastzeitpunkt des Eingangssignals angibt. Um diesen Betrag muß das Eingangssignal durch das Interpolationsfilter zeitlich verschoben werden.
Die vorliegende Erfindung löst diese Aufgabe dadurch, daß bei der Interpolation der Filterkoeffizienten aus den Koeffizienten eines Prototypen nicht nur die gewünschte Bandbreite berücksichtigt wird, sondern auch die gewünschte zeitliche Verschiebung. Damit ist auch angedeutet, wie die Erfindung die erste Aufgabe löst. Die Bandbreite des dezimierenden Interpolationsfilters muß an die Datenrate angepaßt werden. Dazu kann z.B. das Ausgangssignal des Schleifenfilters verwendet werden. Im eingeschwungenen Zustand ist dieses Signal proportional zur Differenz zwischen der gewünschten Interpolations- rate und der Ruhefrequenz des DTOs. Da diese Ruhefrequenz vorgegeben ist, kann ein Signal gebildet werden, das genau proportional zur gesuchten Bandbreite des Filters ist. In der Regel besitzt das Schleifenfilter einen Integralanteil, dessen Ausgangssignal prinzipiell dieselben Eigenschaften be- sitzt, gepaart mit dem zusätzlichen Vorteil, daß dieses Signal wesentlich rauschärmer als das Ausgangssignal des Gesamtfilters ist.
Werden für eine Bandbreite fcl des dezimierenden Interpola- tionsfilters Ml Koeffizienten zur Berechnung von Ausgangswerten mit der Rate fal benötigt, so werden bei der vorgeschlagenen Methode zur Berechnung der Filterkoeffizienten für eine Bandbreite fc2 und eine Ausgangsrate fa2 = fal *fc2/fcl nun M2 = Ml * fcl/fc2 Koeffizienten benötigt. Daraus folgt, daß in beiden Fällen dieselbe Verarbeitungsgeschwindigkeit benötigt wird, da fal*Ml = fa2*M2 ist. Daraus folgt, daß es prin- zipiell möglich ist, die Filterberechnung unabhängig von der Datenrate stets mit derselben Anzahl an Arithmetikelementen durchzuführen.
Der Prototyp wird für eine Bandbreite fc bei einer Abtastfre- quenz fa dimensioniert. Die beiden Kennfrequenzen sind im
Prinzip beliebig, im Einzelfall muß fc aber so klein gewählt werden, daß unter Berücksichtigung der gewählten Methode zur Interpolation der Koeffizienten den Genauigkeitsanforderungen der jeweiligen Anwendung Rechnung getragen wird. Soll das de- zimierende Interpolationsfilter eine Bandbreite fc2 - passend zur Abtastrate fa2 nach der Dezimation - besitzen und bei einer Abtastfrequenz fal betrieben werden, so ergibt sich ein "Dehnungsfaktor" d = (fc2/fc) * (fa/fal) , d.h. das Abtastraster des Prototypen muß um den Faktor d "gedehnt" werden.
Sollen die Abtastwerte des Datensignals mit der Abtastfrequenz fa2 interpoliert werden, so muß der DTO der Regelschleife mit dem Inkrement AI = fal I fal betrieben werden
(Δ/wird vom DTO geliefert, siehe oben). Dabei wird angenom- men, daß der DTO mit der Abtastfrequenz fal betrieben wird und beim Wert 1 überläuft (d.h. die Ausgangswerte des DTOs liegen zwischen 0 und 1) . Der Ausgangswert 10 nach dem Überlauf kann maximal den Wert AI aufweisen.
Es gelte die Definition:
Die Koeffizienten des Prototypen sitzen an Stellen t = n mit n = 0, 1, usw..
Daraus folgt:
Die zu interpolierenden Koeffizienten des benötigten Filters sitzen an den Stellen t = At + k*d mit k = 0, 1, usw., wobei der Wert Δt. von der Regelschleife festgelegt wird. Der Term k*d kann umgeformt werden in k* AI * (fa/fc) * (fc2/fa2 ) = k* Δ/*r, wobei r ein konstanter Faktor ist (fa/fc wird beim Entwurf des Prototypen festgelegt und fc2/fa2 ist problembe- dingt eine Konstante) . Daraus folgt ebenso t = At + k*d =
(10 + k*Δ/)*r, wobei 10 + k* AI - abgesehen von Rauschtermen - die Ausgangswerte des DTO im eingeschwungenen Zustand darstellen. Damit gilt insbesondere At = I0*r, d.h. der Ausgangswert des DTOs nach einem Überlauf wird, nachdem er mit der Konstante r multipliziert wurde, als Startwert für die Interpolation der Filterkoeffizienten verwendet.
Im folgenden wird die vorliegende Erfindung anhand der in den Zeichnungen dargestellten Ausführungsbeispielen näher erläu- tert. Es zeigt:
Figur 1 ein Prinzipschaltbild für die Trägerrückgewinnung mit dezimierendem Interpolationsfilter;
Figur 2 eine Detaildarstellung des digitalen Oszillators der Fig. 1;
Figur 3 eine kombinierte Einheit zur Berechnung sowohl der Filterkoeffizienten als auch der Filterausgangswerte;
Figur 4 eine Detaildarstellung einer Arithmetikeinheit der Fig. 3;
Figur 5 eine Detaildarstellung einer MAC-Einheit der Fig. 4;
Figur 6 eine modifizierte Arithmetikeinheit für den Fall, daß mindestens N Arbeitstakte pro Takt des Eingangssignals zur Verfügung stehen.
Figur 1 zeigt ein Prinzipschaltbild der Trägerrückgewinnung mit dezimierendem Interpolationsfilter. Es ist die Regelschleife zur Taktrückgewinnung dargestellt, die aus einer Koeffizienten- und Filterberechnungseinheit 10, einem Phasendetektor 12, einem Schleifenfilter 14 und einem digitalen Oszillator 16 besteht. Die Eingangssignale werden dabei der Koeffizienten- und Filterberechnungseinheit 10 zugeführt, die aus diesen Eingangssignalen die Ausgangssignale errechnet. Die Ausgangssignale werden nicht nur dem Ausgang, sondern auch dem Phasendetektor 12 zugeführt, der wiederum mit dem Schleifenfilter 14 verbunden ist. Der Ausgang des Schleifenfilters 14 wird dem digitalen Oszillator 16 zugeführt. Der digitale Oszillator 16 gibt die Signale "DTO-Ausgang",
"Überlaufsanzeige" und "Inkrement" zur Steuerung der Koeffizienten- und Filterberechnungseinheit 10 an diese aus.
Figur 2 zeigt eine Detaildarstellung des digitalen Oszilla- tors 16 (DTO) .
Der DTO 16 besteht im Kern aus einem Akkumulator 20 mit Überlauf ("wrap around", sägezahnförmiges Ausgangssignal). Dieser Akkumulator 20 wird von einem Inkrement gespeist, das durch Addition des Ausgangssignals des Schleifenfilters 14 mit einem Wert InkrO gebildet wird. Der Wert InkrO legt dabei die sog. Ruhefrequenz des DTOs 16 fest. Das DTO-Inkrement wird an die Koeffizientenberechnungseinheit 10 weitergereicht. (Hier kann auch der Wert InkrO + Integralanteil des Ausgangssignals des Schleifenfilters ausgegeben werden) . Weiter wird bei jedem Akkumulator - Überlauf eine neue Berechnung eines Filterausgangswertes durch die Überlaufsanzeige 22 des Akkumulators 20 angestoßen.
Im übrigen umfaßt der DTO 16 eine Summiereinheit 24, in der der Ausgang des Schleifenfilters 14 und der Wert InkrO addiert werden. Am Ausgang dieses Addierers 24 kann der Wert "Inkrement", der der aktuellen Summe des Ausgangs des Schleifenfilters 14 mit dem Wert InkrO entspricht, entnommen wer- den. Der Inhalt des Akkumulators 20 steht am DTO-Ausgang 26 zur Verfügung. Figur 3 zeigt die Koeffizienten- und Filterberechnungseinheit 10, die zur Berechnung der Filterausgangswerte dient, im Detail .
Das Eingangssignal speist mehrere parallel arbeitende Arithmetikeinheiten 30. Jede dieser Einheiten 30 berechnet einen zukünftigen Ausgangswert des Filters. Die Anzahl N der benötigten Einheiten 30 wird durch die Anzahl der Koeffizienten des Prototypfilters festgelegt (N > 1/r* (Anzahl der Koeffi- zienten des Prototypfilters) und N ganzzahlig) . Wird ein DTO- Überlauf signalisiert, wird der Ausgangswert derjenigen Arithmetikeinheit 30, die zu diesem Zeitpunkt die Filterberechnung bereits beendet hat, über einen Wahlschalter 32 in den Ergebnisspeicher 34 kopiert. Anschließend wird diese Arithmetikeinheit 30 initialisiert. Die Steuereinheit 36 besitzt im Kern einen " odulo-Zähler", der zyklisch die Arithmetikeinheiten 30 adressiert. Dieser Zähler wird mit jedem DTO-Überlauf inkrementiert .
Der Aufbau der Koeffizienten- und Filterberechnungseinheit 10 ist also folgendermaßen: Das Eingangssignal wird allen N Arithmetikeinheiten 30 zugeführt. Ebenso wird allen diesen Einheiten der Ausgangswert 26 des DTOs 16 und dessen Inkre- ment-Signal zugeführt. Zusätzlich ist eine Steuereinheit mit einem "modulo-Zähler" vorgesehen, die N Ausgänge aufweist, von denen jeder selektiv mit einer der Arithmetikeinheiten verbunden ist. Der Zähler in dieser Steuereinheit 36 wird mit der Überlaufsanzeige des DTOs 16 weitergezählt. Gleichzeitig wird bei jedem Überlauf der Befehl "laden" für den Ergeb- nisspeicher ausgegeben.
Figur 4 zeigt die Arithmetikeinheit 30 im Detail.
Die Arithmetikeinheit 30 umfaßt eine MAC-Einheit 40, wie sie in Fig. 5 näher dargestellt ist. Diese MAC-Einheit 40 wird mit dem Eingangssignal gespeist und liefert daraus ein Ausgangssignal an den Wahlschalter 32. Weiter besitzt diese Arithmetikeinheit 30 einen Akkumulator mit Skalierer, der die Werte Inkrement des DTO 16 und Ausgangswert 26 des DTO 16 zwischenspeichert und skaliert. Diese Werte werden dann einer Koeffizienten-Berechnungseinheit 44 zugeführt, die die Koeffizienten für die MAC-Einheit 40 liefert. Zu diesem Zweck ist die Koeffizienten-Berechnungseinheit 44 mit einem Koeffizientenspeicher 46 verbunden, aus dem jeweils die entsprechenden Koeffizientenwerte für den Prototypfilter ausgelesen werden können.
Der Aufbau der MAC-Einheit 40 ist in Fig. 5 detailliert dargestellt. Die MAC-Einheit 40 umfaßt einen Multiplizierer 52, dem das Eingangssignal und der entsprechende Koeffizient von der Koeffizienten-Berechnungseinheit 44 zugeführt werden. Der Ausgangswert des Multiplizierers wird in dem Akkumulator 50 gespeichert. Dadurch stellt der Akkumulator 50 permanent das Ausgangssignal zur Verfügung, welches dann dem Wahlschalter 32 zugeführt wird. Durch den Selektier/Initialisier-Befehl von der Steuereinheit 36 wird der Akkumulator 50 zurückge- setzt.
Die Arithmetikeinheit 30 funktioniert also folgendermaßen:
Wird die Arithmetikeinheit 30 von der Steuereinheit 36 selek- tiert, wird 1. der Akkumulator 50 der MAC-Einheit 40 zurückgesetzt, 2. wird der Akkumulator 42 vor der Koeffizientenberechnungseinheit 44 mit dem momentanen Ausgangswert 26 des DTOs 16 (Wert nach dem Überlauf) geladen, 3. wird der momentane Inkrementwert des DTOs 16 gespeichert. Nach der Initia- lisierung wird dieses Inkrement bei jedem Abtasttakt des Eingangssignals akkumuliert.
Der Ausgangswert des Akkumulators 42 wird bei jedem Eingangstakt mit dem Wert "r" skaliert. Das Ergebnis definiert die Position, an der ein Koeffizient aus den Koeffizienten des Prototypfilters interpoliert werden muß (die Interpolationsmethode ist prinzipiell beliebig) . Der berechnete Koeffi- zient wird mit dem aktuellen Filtereingangswert multipliziert und anschließend akkumuliert.
Die Figur 6 zeigt eine modifizierte Ausführungsform der Er- findung, die dann eingesetzt werden kann, wenn mindestens N Arbeitstakte pro Takt des Eingangssignals zur Verfügung stehen. In diesem Fall werden nicht N Arithmetikeinheiten 30 benötigt, sondern es genügt ein einziger Multiplizierer 152 sowie eine einzige Einheit 144 zur Berechnung der Filterkoeffi- zienten (inklusive ROM 146 und Skalierer) .
Die Figur 6 zeigt also eine modifizierte Koeffizienten- und Filterberechnungseinheit 10, die ebenso wie die vorher in den Figuren 2 bis 5 beschriebene Koeffizienten- und Filterberech- nungseinheit 10 an der entsprechenden Stelle in Figur 1 eingesetzt werden kann. Hier wird das Eingangssignal nur einem einzigen Multiplizierer 152 zugeführt, von dort jedoch auf N Akkumulatoren 150 selektiv verteilt, und von diesen wiederum dem Ergebnisspeicher 134 zugeführt. Der Ergebnisspeicher 134 enthält dann stets das Ausgangssignal. Auch hier ist eine Steuereinheit 136 vorgesehen, die mit der Überlaufsanzeige des DTOs 16 verbunden ist, und einen "modulo-Zähler" zur An- steuerung der N Akkumulatoren 150 umfaßt. Auch hier wird der Multiplizierer 152 von der Koeffizienten-Berechnungseinheit 144 angesteuert, die wiederum die Werte der Prototyp-Koeffizienten aus dem ROM-Speicher 146 ausliest. Zusätzlich sind N Akkumulatoren 142 vorgesehen, die N verschiedene Werte für das Inkrement des DTOs 16 und den Ausgangswert 26 des DTOs 16 speichern. Auch diese Akkumulatoren erhalten ihren Ladebefehl selektiv aus der Steuereinheit 136.
Die Einheit wird zyklisch von einem der N Akkumulatoren angesteuert. Die N Akkumulatoren hinter dem Multiplizierer können zu einer Schaltung zusammengefaßt werden, die einen Addierer und N Speicherzellen enthält.

Claims

Patentansprüche
1. Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung mit einem Phasendetektor, einem Schleifenfilter und einem digitalen Oszillator, gekennzeichnet durch folgende Verfahrensschritte :
a) Es werden die Koeffizienten hl (n) eines Prototyps des selektiven Filters mit einer charakteristischen Frequenz fc für eine gegebene Abtastfrequenz fa vorgegeben oder berechnet.
b) Aus den Koeffizienten hl (n) werden Koeffizienten h2(t) eines selektiven Filters mit der charakteristischen Frequenz fc2 an Stellen tk = At + k*dmitk = 0,1,... berechnet, indem die Werte der zeitkontinuierlichen Impulsantwort h(t) an diesen fc2*fa
Stellen tk interpoliert werden, wobei d= ß*ßt
c) Das selektive Filter wird mit den neuen Koeffizienten h2(t) bei faα betrieben.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Ausgangswerte des digitalen Oszillators 10 + k*ΔI zur Berechnung von Δt + k*d herangezogen werden.
3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß für den Startwert Δt für die Interpolation der neuen Koeffizienten h2(t) der Ausgangswert des digitalen Oszillators nach einem Überlauf 10 multipliziert mit der Konstante r~ ß *ß2 ver- ß*ß2 wendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß als digitaler Oszillator ein überlaufender Akkumulator verwendet wird.
5. Verfahren nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß der Akkumulator von einem Inkrement gespeist wird, das durch die Addition des Ausgangssignals des Schleifenfilters (14) mit einem Wert InkrO gebildet wird, der die Ruhefrequenz des di- gitalen Oszillators festlegt.
6. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß ein Eingangssignal mehreren parallel arbeitenden Arithmetikeinheiten zugeführt wird, von denen jede einen zukünftigen Ausgangswert des Filters berechnet, wobei bei einem Überlauf des digitalen Oszillators der Ausgangswert derjenigen Arithmetikeinheit ausgewählt wird, die zu diesem Zeitpunkt die Berechnung bereits beendet hat.
7. Verfahren nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Anzahl N der parallel arbeitenden Arithmetikeinheiten aufgrund der Anzahl K der Koeffizienten des Prototyps des selektiven Filters nach folgenen Bedingungen festgelegt wird:
M > K-ß 1 —-fάl und N ganzzahlig. ß-fcl
8. Verfahren nach Anspruch 6 oder Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß die Auswahl der Arithmetikeinheiten mittels eines modulo-N-Zählers erfolgt, der die Arithmetikeinheiten zyklisch adressiert, und der mit jedem Überlauf des digitalen Oszillators inkremen- tiert wird.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß jede Arithmetikeinheit einen Akkumulator enthält, der zurückgesetzt wird, wenn die Arithmetikeinheit adressiert wird, und dann mit dem Ausgangswert des digitalen Oszillators nach dem Überlauf geladen wird und der momentane Inkrementwert des digitalen Oszillators gespeichert wird, wobei dieses Inkrement dann bei jedem Abtasttakt des Eingangssignals akkumuliert wird, und der Ausgangswert des Akkumulators bei jedem Ein- gangstakt mit dem Wert r = ß- l skaliert wird. ß ■ ß2
10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß der skalierte Ausgangswert des Akkumulators die Position definiert, an der ein neuer Koeffizient für den selektiven Filter aus den Koeffizienten des Prototyps interpoliert werden muß.
11. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß lediglich eine Koeffizientenberechnungseinheit (144) vorgesehen ist, die zeitlich sequentiell die Koeffizienten berechnet, wobei die Filterausgangswerte dann in einem Multiplizierer (152) zeitlich sequentiell berechnet und auf N Akkumulatoren (150) verteilt und die jeweiligen Eingangswerte (Inkrement und Ausangswert des DTO (16) ) selektiv in N weiteren Akkumulato- ren (142) abgelegt werden.
PCT/DE1999/001877 1998-06-30 1999-06-28 Verfahren zur digitalen taktrückgewinnung und selektiven filterung Ceased WO2000002315A2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020007015052A KR20010053321A (ko) 1998-06-30 1999-06-28 디지털 타이밍 회복 및 선택적인 필터링을 위한 방법
JP2000558608A JP2002520897A (ja) 1998-06-30 1999-06-28 ディジタルによるクロック再生とセレクティブフィルタリングのための方法
EP99939960A EP1092269B1 (de) 1998-06-30 1999-06-28 Verfahren zur selektiven filterung
DE59913367T DE59913367D1 (de) 1998-06-30 1999-06-28 Verfahren zur selektiven filterung
US09/752,922 US6438567B2 (en) 1998-06-30 2001-01-02 Method for selective filtering
US10/322,081 USRE39283E1 (en) 1998-06-30 2002-12-17 Method for selective filtering

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19829290A DE19829290A1 (de) 1998-06-30 1998-06-30 Verfahren zur digitalen Taktrückgewinnung und selektiven Filterung
DE19829290.2 1998-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/752,922 Continuation US6438567B2 (en) 1998-06-30 2001-01-02 Method for selective filtering

Publications (2)

Publication Number Publication Date
WO2000002315A2 true WO2000002315A2 (de) 2000-01-13
WO2000002315A3 WO2000002315A3 (de) 2000-02-24

Family

ID=7872573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001877 Ceased WO2000002315A2 (de) 1998-06-30 1999-06-28 Verfahren zur digitalen taktrückgewinnung und selektiven filterung

Country Status (8)

Country Link
US (2) US6438567B2 (de)
EP (1) EP1092269B1 (de)
JP (1) JP2002520897A (de)
KR (1) KR20010053321A (de)
CN (1) CN1308802A (de)
AT (1) ATE324720T1 (de)
DE (2) DE19829290A1 (de)
WO (1) WO2000002315A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421001B1 (ko) * 2001-02-20 2004-03-03 삼성전자주식회사 샘플링 레이트 변환 장치 및 방법
KR100708092B1 (ko) * 2000-06-15 2007-04-16 삼성전자주식회사 가변 샘플링 레이트를 이용한 녹음 및/또는 재생 장치 및그 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650688B1 (en) * 1999-12-20 2003-11-18 Intel Corporation Chip rate selectable square root raised cosine filter for mobile telecommunications
DE10042930B4 (de) * 2000-08-31 2005-07-14 Infineon Technologies Ag Digitales Filter
US6920191B2 (en) * 2001-02-02 2005-07-19 Telefonaktiebolaget Lm Ericsson (Publ) Estimation and compensation of the pulse-shape response in wireless terminals
US7209528B2 (en) * 2001-06-01 2007-04-24 National Semiconductor, Inc. Over-sampling A/D converter with adjacent channel power detection
US7047263B2 (en) * 2001-08-14 2006-05-16 Texas Instruments Incorporated Fast-settling digital filter and method for analog-to-digital converters
US6944640B2 (en) * 2001-12-28 2005-09-13 Intel Corporation Progressive two-dimensional (2D) pyramid filter
CN1330152C (zh) * 2003-08-01 2007-08-01 华为技术有限公司 对时分复接业务进行时钟恢复的装置及其方法
TWI320992B (en) * 2004-11-29 2010-02-21 Via Tech Inc Clock data recovery circuit with phase decision circuit
JP6075192B2 (ja) * 2013-04-30 2017-02-08 富士通株式会社 電子回路
CN106918735B (zh) * 2017-03-28 2019-07-02 辽宁大学 一种电流测量数据处理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786778A (en) * 1995-10-05 1998-07-28 Analog Devices, Inc. Variable sample-rate DAC/ADC/converter system
US6014682A (en) * 1997-05-30 2000-01-11 International Business Machines Corporation Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate
US6009446A (en) * 1998-02-04 1999-12-28 Lsi Logic Corporation Method and apparatus for digital filtration of signals

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BUCKET K ET AL: "PERIODIC TIMING ERROR COMPONENTS IN FEEDBACK SYNCHRONIZERS OPERATING ON NONSYNCHRONIZED SIGNAL SAMPLES" IEEE TRANSACTIONS ON COMMUNICATIONS, US, IEEE INC. NEW YORK, Bd. 46, Nr. 6, Seite 747-749 XP000779678 ISSN: 0090-6778 *
GARDNER F M: "INTERPOLATION IN DIGITAL MODEMS - PART I: FUNDAMENTALS" IEEE TRANSACTIONS ON COMMUNICATIONS, US, IEEE INC. NEW YORK, Bd. 41, Nr. 3, Seite 501-507 XP000372693 ISSN: 0090-6778 in der Anmeldung erw{hnt *
KIM D ET AL: "DESIGN OF OPTIMAL INTERPOLATION FILTER FOR SYMBOL TIMING RECOVERY" IEEE TRANSACTIONS ON COMMUNICATIONS, US, IEEE INC. NEW YORK, Bd. 45, Nr. 7, Seite 877-884 XP000659440 ISSN: 0090-6778 *
LAMBRETTE U ET AL: "VARIABLE SAMPLE RATE DIGITAL FEEDBACK NDA TIMING SYNCHRONIZATION" IEEE VEHICULAR TECHNOLOGY CONFERENCE, US, NEW YORK, IEEE, Bd. CONF. 47, Seite 1348-1352 XP000741646 ISBN: 0-7803-3660-7 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708092B1 (ko) * 2000-06-15 2007-04-16 삼성전자주식회사 가변 샘플링 레이트를 이용한 녹음 및/또는 재생 장치 및그 방법
KR100421001B1 (ko) * 2001-02-20 2004-03-03 삼성전자주식회사 샘플링 레이트 변환 장치 및 방법

Also Published As

Publication number Publication date
US6438567B2 (en) 2002-08-20
DE19829290A1 (de) 2000-01-05
EP1092269B1 (de) 2006-04-26
ATE324720T1 (de) 2006-05-15
USRE39283E1 (en) 2006-09-12
US20010021939A1 (en) 2001-09-13
DE59913367D1 (de) 2006-06-01
JP2002520897A (ja) 2002-07-09
WO2000002315A3 (de) 2000-02-24
KR20010053321A (ko) 2001-06-25
CN1308802A (zh) 2001-08-15
EP1092269A2 (de) 2001-04-18

Similar Documents

Publication Publication Date Title
DE69020724T2 (de) Schneller interpolationsfilter für fernsehnormenumsetzung.
DE3044208C2 (de) Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals
DE3855437T2 (de) Abtastfrequenzumsetzer zum Umsetzen einer niedrigen Abtastfrequenz in eine höhere Abtastfrequenz und Verfahren dafür
EP0102598A1 (de) Vorrichtung zur Phasensynchronisierung
WO2000002315A2 (de) Verfahren zur digitalen taktrückgewinnung und selektiven filterung
DE102009052053A1 (de) Schaltung mit Mehrphasenoszillator
DE102007046181A1 (de) CIC-Filter mit fraktionaler Integration
DE69101250T2 (de) Digitale Phasendetektor-Anordnung.
EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
DE4040299A1 (de) Schaltungsanordnung zur taktumsetzung eines digitalen signals
EP0590323A1 (de) Filter zur Einstellung der Bandbreite eines Regelkreises
DE60023436T2 (de) Digitaler FM-Stereo-Demodulator, und Verfahren dazu
DE69533852T2 (de) Signalsummiereinrichtung in kleinem Massstab und differentielle Detektionseinrichtung
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
DE69320218T2 (de) Digitales Filter
EP0651525A2 (de) Drop-and-Add-Multiplexer zur Umsetzung und Aufbereitung eines Frequenzmultiplexsignals
DE3919530C2 (de)
DE4332735C2 (de) Verfahren zum digitalen Erzeugen eines komplexen Basisbandsignals
DE102005018858B4 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
EP0889587A1 (de) Einrichtung zur Reduktion der Datenrate
DE19680411B4 (de) Vorrichtung und Verfahren zur Erzeugung eines Datensegment-Synchronisierungssignals
DE102006011126B4 (de) Verfahren und Schaltung zum zeilenverkoppelten Erzeugen eines Taktes
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
DE10112275B4 (de) Interpolator
DE69524019T2 (de) Digitales Signalverarbeitungssystem

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99808207.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1999939960

Country of ref document: EP

AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

AK Designated states

Kind code of ref document: A3

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020007015052

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09752922

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999939960

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007015052

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020007015052

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999939960

Country of ref document: EP