WO2000011788A2 - Treiberschaltung - Google Patents

Treiberschaltung Download PDF

Info

Publication number
WO2000011788A2
WO2000011788A2 PCT/DE1999/002416 DE9902416W WO0011788A2 WO 2000011788 A2 WO2000011788 A2 WO 2000011788A2 DE 9902416 W DE9902416 W DE 9902416W WO 0011788 A2 WO0011788 A2 WO 0011788A2
Authority
WO
WIPO (PCT)
Prior art keywords
driver
transistor
control
driver circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/002416
Other languages
English (en)
French (fr)
Other versions
WO2000011788A3 (de
Inventor
Heinz Werker
Dirk Killat
Ordwin Haase
Martin GRÖPL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Siemens Corp
Original Assignee
Infineon Technologies AG
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG, Siemens Corp filed Critical Infineon Technologies AG
Priority to DE59913368T priority Critical patent/DE59913368D1/de
Priority to KR1020017002144A priority patent/KR20010106448A/ko
Priority to EP99952274A priority patent/EP1099308B1/de
Priority to JP2000566951A priority patent/JP2002523956A/ja
Publication of WO2000011788A2 publication Critical patent/WO2000011788A2/de
Publication of WO2000011788A3 publication Critical patent/WO2000011788A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Definitions

  • the invention relates to a driver circuit according to the preamble of patent claim 1 and the preamble of patent claim 4.
  • Driver circuits are used in integrated circuits to drive device connections (pins). Depending on the load to be driven, a driver circuit must meet various requirements, such as high current driving capability or precise current limitation.
  • the ISDN SO interface in particular has two requirements that require special driver circuits. On the one hand, the current to be driven must be precisely limited to a maximum value and, on the other hand, when the supply voltage of the driving ISDN-SO interface module is switched off, the driver circuit should be high-impedance with an external voltage applied to the pin.
  • an ISDN-SO interface circuit is known in which one Driver circuit a voltage limited current Source that includes large driver transistors. At a current of 7.5 A, the driver transistors go into saturation and thus limit the current.
  • the disadvantage of such a solution is that the current limitation depends on the saturation current of the driver transistors and is therefore relatively imprecise.
  • the problem on which the invention is based is therefore to specify a driver circuit which has a precise current limitation and which goes into a high-resistance state when the supply voltage is switched off.
  • driver circuit with the features of claim 1 and a driver circuit with the features of claim 4.
  • Advantageous configurations of the driver circuits result from the respective subclaims.
  • One embodiment of the invention relates to a driver circuit which has a first and a second transistor.
  • the load path of the first transistor is connected between a first supply voltage and a driver circuit output.
  • the load path of the second transistor is connected between a second supply voltage and the driver circuit output.
  • One of the two driver transistors is designed as a field effect transistor, while the other driver transistor is designed as a bipolar transistor. This advantageously avoids that when the supply voltage to the driver circuit is switched off, either the base-emitter diode of the bipolar transistor or a parasitic diode of the field-effect transistor conducts and a current constantly flows through the driver circuit.
  • the first driver transistor is designed as an npn bipolar transistor and the second driver transistor as an n-channel MOSFET or n-channel junction field-effect transistor.
  • the diode formed by the N + P junction of the n-channel MOSFET or by the drain-gate NP junction of the n-channel junction field-effect transistor and the NP junction of the npn bipolar transistor blocks in the event of a positive span - voltage at the driver circuit output.
  • a combination of two driver circuits according to the invention for controlling the ISDN SO interface is particularly preferred. Since one of the two driver circuits is always high-impedance when driving two-wire lines via transformer circuits, the two driver transistors always block with one of the two driver circuits and the ISDN-SO interface consumes little current when the supply voltage is switched off and thus fulfills the condition for high impedance.
  • Another embodiment of the invention relates to a driver circuit which has two driver transistors and a current limiter device.
  • the current limiter device limits the current through a driver transistor precisely to an adjustable value.
  • the current limiter device advantageously has a much higher one Response speed to than the driver control, so that compensation occurs particularly with inductive and capacitive loads.
  • a control input of the current limiter device is connected to an output of the driver circuit, so that the current limitation due to this negative feedback starts earlier with low-resistance loads and later with normal or high-resistance loads.
  • the permissible pulse mask for the ISDN SO interface can be set even more precisely.
  • control input of the current limiter device is set to a fixed, predeterminable potential, so that the current limitation is the same for all loads.
  • a preferred embodiment of the current limiter device has a transistor and a current source connected to it in series.
  • the transistor is used as a mirror transistor for one of the two driver transistors, so that the current determined by the current source is mirrored in the driver transistor.
  • Current limiter device has a source-coupled differential stage, a first input of the differential stage being connected to a connection of the mirror transistor and a second input being connected to the control input.
  • the load of the differential stage consists of a first and a second load transistor connected as diodes, the control connection of the first load transistor being connected to the control connection of a control transistor.
  • the control transistor adjusts the voltage at the control connection of a driver transistor and the mirror transistor and thus limits the current through the driver transistor.
  • Fig.l a first embodiment of a driver circuit according to the invention
  • FIG. 2 shows an exemplary embodiment of a current limiter device
  • FIG. 3A shows a second exemplary embodiment of a driver circuit according to the invention
  • 3B shows a third embodiment of a driver circuit according to the invention.
  • FIG. 4 shows an embodiment of a driver circuit of an ISDN SO interface.
  • a driver control 2 has an input IN and a first output 11 and a second output 12.
  • the first output 11 is connected to the control terminal of a p-channel MOS driver transistor TPMOS.
  • the second output 12 is connected to the control connection of a pnp bipolar driver transistor TPNP.
  • the load path of the first driver transistor TPMOS is connected between a first supply voltage VDD and a driver circuit output 13.
  • the load path of the second driver transistor TPNP is connected between a second supply voltage VSS and the driver circuit output 13.
  • Both driver transistors can be designed in MOS technology or in bipolar technology.
  • the first supply voltage VDD is 5 V and the second supply voltage VSS is 0 V in digital circuits, but other supply voltages such as for the first supply voltage can also be used.
  • Voltage VDD 3.3 V can be selected when using 3 V technologies.
  • a first connection 7 of a current limiter device 1 is connected to the first supply voltage VDD for the power supply.
  • the current limiter device 1 is connected to the second supply voltage VSS via a second connection 9.
  • a bidirectional control connection 8 of the current limiter device 1 is connected via a control line 5 to the control connection of the p-channel MOS transistor TPMOS.
  • the current limiting device can limit the current through the driver transistor by setting the control voltage of the driver transistor.
  • the bidirectional control connection 8 of the current limiting device 1 can also be connected to the control connection of the pnp bipolar transistor TPNP for current limitation.
  • a control input 10 of the current limiter device 1 serves for negative feedback and is connected to the driver circuit output 13 via a line 6 (shown in dashed lines in FIG. 1). A load-dependent current limitation is achieved through the negative feedback.
  • the control input 10 can also be connected to a fixed voltage, with no negative feedback taking place.
  • the current limiter device regulates the current through the first transistor TPMOS in such a way that the current through the transistor is limited to a maximum value by adjusting the control voltage of the driver transistor.
  • the current limiter device is connected via a first connection 7 to the first supply voltage VDD of the driver circuit and via a second connection 9 to the second supply voltage VSS of the driver circuit.
  • a mirror transistor TP3, which is a p-channel MOSFET, is connected to a reference current source IREF connected in series.
  • the mirror transistor emulates the p-channel MOS driver transistor TPMOS.
  • the reference current source IREF specifies the maximum current through the mirror transistor TP3. This current IREF is mirrored in the p-channel MOS driver transistor TPMOS.
  • a reference current IREF of 1 mA causes a maximum current of 20 mA through the p-channel MOS driver transistor.
  • the voltage which arises at a reference current IREF at a node 14 is transmitted to the control connection of a first n-channel MOSFET TN1 of a differential amplifier stage and is compared by the differential amplifier stage with a potential which is at the control connection of a second n-channel MOSFET 's TN2 of the differential amplifier stage is applied via control input 10.
  • the output of the differential amplifier stage is fed back via a control transistor TP4 to the control terminal of the mirror transistor TP3.
  • a first p-channel MOSFET TP1 and a second p-channel MOSFET TP2 are each connected as a diode and form a load element for the first n-channel MOSFET TN1 and second n-channel MOSFET TN2 of the differential stage.
  • the control transistor TP4 whose load path is connected between the first supply voltage VDD and a control connection 8, controls the voltage at the control connection of the mirror transistor TP3 and via a control connection 8 the control voltage of the p-channel MOS transistor TPMOS.
  • the control voltage at the control connection of the driver transistor drops.
  • the control voltage at the control terminal of the mirror transistor TP3 drops and the potential at the node 14 increases. If the potential at node 14 exceeds the potential at control input 10, the output voltage of the differential amplifier stage and the control voltage at the control connection of control transistor TP increase.
  • the control transistor TP4 thus reduces the control voltage of the mirror transistor TP3 and the p-channel MOS driver transistor TPMOS so that the current through the driver transistor is limited.
  • the control input 10 can now be connected to a fixed voltage such as (VDD + VSS) / 2, so that the current limitation is always the same regardless of the load. If the control input 10 is connected to the driver circuit output 13, negative feedback is obtained. Depending on the load, the current limitation starts earlier with low-resistance loads and later with normal or high-resistance loads. This makes the current limitation even more precise.
  • FIG. 3A shows an exemplary embodiment of an integrated driver circuit which has a driver driver 100, a p-channel MOSFET TPMOS and a pnp bipolar transistor TPNP.
  • the gate connection of the p-channel MOSFET is connected to a first output 104 of the driver control and the base of the pnp bipolar transistor TPNP is connected to a second output 105 of the driver control.
  • the load path of the p-channel MOSFET is connected between the first supply voltage VDD and a driver circuit output 103.
  • the load path of the pnp bipolar transistor TPNP is connected between the second supply voltage VSS and the driver circuit output 103.
  • the first supply voltage is identical to the supply voltage of digital circuits and is 5 V, but depending on the technology it can assume different values greater than 0 V.
  • the second supply voltage is usually 0 V, but can also assume negative voltage values.
  • a first diode 101 forms at the P + N junction between the drain and the bulk connection of the p-channel MOSFET and conducts as soon as the potential at the driver circuit output 103 is at the potential at
  • a second diode 102 is formed at the PN junction between the emitter and the base of the pnp Bipolar transistor TPNP turns off and conducts when the potential at the driver circuit output 103 exceeds the potential at the base by the forward voltage of the diode.
  • both the n-well of the p-channel MOSFET and the n-base of the pnp bipolar transistor should be at the second supply voltage VSS, so that the first 101 and second 102 diodes are at a potential greater than the diode threshold voltage at the driver circuit output 103 conducts and blocks at a potential less than the diode forward voltage and no current flows through the diodes into the circuit.
  • FIG. 3B shows an exemplary embodiment in which a first output 110 of a driver control 106 is connected to the base of an npn bipolar transistor TNP and a second output 111 is connected to the gate terminal of an n-channel MOSFET.
  • the load path of the npn bipolar transistor TNPN is connected between the first supply voltage VDD and a driver circuit output 109.
  • the load path of the n-channel MOSFET's TNMOS is connected between the second supply voltage VSS and a driver circuit output 109.
  • a first 107 and a second 108 diode form between the emitter and the base of the bipolar transistor or the drain and bulk connection of the MOSFET.
  • Both diodes conduct when the potential at the driver circuit output is less than the potential at the base or at the bulk terminal by the diode forward voltage.
  • the p-well and the p-base lie on the second supply voltage VSS, so that the diodes conduct at a voltage lower than the negative diode forward voltage at the driver circuit output and the diodes block and no current at a voltage higher than the negative diode forward voltage the driver circuit flows.
  • two driver circuits 201 and 202 are used to control a two-wire line via a transmitter circuit 202 as in the ISDN-SO interface.
  • the diodes of a driver circuit always block the polarity of the voltage VOUT at the line end of the transformer.
  • the supply voltage is reduced to lower values or switched off completely when the circuit is not in use.
  • the supply voltage VDD is switched off when the subscriber terminal is inactive or switched off.
  • the diodes of both driver circuits block at a voltage VOUT at the line end of the transformer of up to approximately 1.2 V and no current can flow into the driver circuit. If the voltage VOUT exceeds a value of 1.2 V, depending on the polarity of the voltage VOUT, at least one of the two driver circuits blocks and the current flowing into one of the two driver circuits is limited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Surgical Instruments (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

Die Erfindung betrifft eine Treiberschaltung, die eine Treiberansteuerung, einen ersten und zweiten Treibertransistor und eine Strombegrenzereinrichtung aufweist. Zur Begrenzung des Stroms, der durch den ersten Treibertransistor fließt, steuert die Strombegrenzereinrichtung die Spannung am Steueranschluß des ersten Treibertransistors. Durch einen Regeleingang der Strombegrenzereinrichtung kann der Einsatzpunkt der Strombegrenzung an die zu treibende Last über eine Gegenkopplung angepaßt werden. Eine zweite Ausführungsform der Erfindung betrifft eine Treiberschaltung, bei der einer der beiden Treibertransistoren als MOSFET und der andere als Bipolartransistor ausgeführt sind, so daß Dioden der beiden Treibertransistoren bei abgeschalteter Versorgungsspannung und abhängig von einer am Ausgang der Treiberschaltung anliegenden Spannung sperren oder leiten.

Description

Beschreibung
Treiberschaltung
Die Erfindung betrifft eine Treiberschaltung nach dem Oberbegriff von Patentanspruch 1 und dem Oberbegriff von Patentanspruch 4.
Treiberschaltungen werden in integrierten Schaltungen zum Treiben von Bausteinanschlüssen (Pins) verwendet. Abhängig von der zu treibenden Last muß eine Treiberschaltung verschiedene Anforderungen wie beispielsweise eine hohe Stromtreiberfähigkeit oder eine präzise Strombegrenzung erfüllen. Insbesondere bei der ISDN-SO-Schnittstelle bestehen zwei An- forderungen, die spezielle Treiberschaltungen erfordern. Einerseits muß der zu treibende Strom auf einen maximalen Wert präzise begrenzt werden und andererseits sollte bei abgeschalteter Versorgungsspannung des treibenden ISDN-SO- Schnittstellenbausteins die Treiberschaltung bei einer am Pin anliegenden externen Spannung hochohmig sein.
Bei „An ISDN S-Interface Transceiver with analog Timing Reco- very", P.Gillingham, D.Kirkey, J.Errku, ISSCC 88, IEEE International Solid-State Circuit Conference, S.108-109 und S.317, ist die Treiberschaltung durch zwei große Treibertransistoren realisiert. Der Strom durch die Treibertransistoren wird über Stromspiegel in diese gespiegelt, wobei die Stromspiegel von einem temperaturkompensierten, über Schmelzsicherungen auf dem Baustein eingestellten Strom gespeist werden. Nachteilig ist bei dieser Lösung, daß nach einer Einstellung der
Schmelzsicherungen der Strom auf einen fest vorgegebenen, nicht mehr änderbaren Wert festgelegt ist.
Aus „An ISDN S-Interface Transceiver for Public and Private Digital Loops", F.Van Simaeys, J.Adams, D.Rabaey, S.233-236, ESSCIRC'88 ist eine ISDN-SO-Schnittstellenschaltung bekannt, bei der eine Treiberschaltung eine spannungsbegrenzte Strom- quelle aufweist, die große Treibertransistoren umfaßt. Bei einem Strom von 7,5 A gehen die Treibertransistoren in Sättigung und begrenzen somit den Strom. Nachteilig ist bei einer solchen Lösung, daß die Strombegrenzung vom Sätti- gungsstrom der Treibertransistoren abhängig und damit relativ ungenau ist.
Das der Erfindung zugrundeliegende Problem besteht daher darin, eine Treiberschaltung anzugeben, die eine präzise Strom- begrenzung aufweist und bei abgeschalteter Versorgungsspannung in einen hochohmigen Zustand geht.
Dieses Problem wird durch eine Treiberschaltung mit Merkmalen von Patentanspruch 1 und eine Treiberschaltung mit den Merk- malen von Patentanspruch 4 gelöst. Vorteilhafte Ausgestaltungen der Treiberschaltungen ergeben sich aus den jeweiligen Unteransprüchen.
Ein Ausführungsform der Erfindung betrifft eine Treiberschal- tung, die einen ersten und zweiten Transistor aufweist. Die Laststrecke des ersten Transistors ist zwischen eine erste Versorgungsspannung und einem Treiberschaltungsausgang geschaltet. Die Laststrecke des zweiten Transistors ist zwischen einer zweiten Versorgungsspannung und dem Treiberschal- tungsausgang geschaltet. Einer der beiden Treibertransistoren ist dabei als Feldeffekttransistor ausgeführt, während der andere Treibertransistor als bipolarer Transistor ausgeführt ist. Dadurch wird vorteilhafterweise vermieden, daß bei abgeschalteter Versorgungsspannung der Treiberschaltung entweder die Basis-Emitter-Diode des bipolaren Transistors oder eine parasitäre Diode des Feldeffekttransistors leitet und ständig ein Strom über die Treiberschaltung fließt.
Der erste Transistor ist als p-Kanal-MOSFET oder p-Kanal- Sperrschicht-Feldeffekttransistor und der zweite Transistor als pnp-Bipolartransistor in einer bevorzugten Ausführungsform ausgeführt. Der Vorteil dieser Schaltung liegt darin, daß die durch den P+N-Übergang am Drain-Anschluß des p-Kanal- MOSFET oder die durch den Drain-Gate-PN-Ubergang des p-Kanal- Sperrschicht-Feldeffekttransistors und die durch den Emitter- Basis-PN-Übergang des pnp-Bipolartransistors gebildete Diode, die mit dem Treiberschaltungsausgang verbunden ist, sperrt, wenn am Treiberschaltungsausgang eine negative Spannung anliegt und die Versorgungsspannung der Treiberschaltung abgeschaltet ist. Dadurch wird vermieden, daß bei negativen Spannungen am Treiberschaltungsausgang und bei abgeschalteter Versorgungsspannung ein Strom in die Treiberschaltung fließt.
In einer anderen Ausführungsform der Treiberschaltung ist der erste Treibertransistor als npn-Bipolartransistor und der zweite Treibertransistor als n-Kanal-MOSFET oder n-Kanal- Sperrschicht-Feldeffekttransistor ausgeführt. Hierbei sperrt die durch den N+P-Übergang des n-Kanal-MOSFET oder die durch den Drain-Gate-NP-Übergang des n-Kanal-Sperrschicht- Feldeffekttransistors und den NP-Ubergang des npn- Bipolartransistors gebildete Diode bei einer positiven Span- nung am Treiberschaltungsausgang.
Besonders bevorzugt wird eine Kombination zweier Treiberschaltungen nach der Erfindung zur Ansteuerung der ISDN-SO- Schnittstelle . Da bei der Ansteuerung von Zweidrahtleitungen über Übertragerschaltungen immer eine der beiden Treiberschaltungen hochohmig ist, sperren die beiden Treibertransi- storen bei einer der beiden Treiberschaltungen immer und die ISDN-SO-Schnittstelle verbraucht bei abgeschalteter Versorgungsspannung wenig Strom und erfüllt somit die Bedingung für Hochohmigkeit .
Eine weitere Ausführungsform der Erfindung betrifft eine Treiberschaltung, die zwei Treibertransistoren und eine Strombegrenzereinrichtung aufweist. Die Strombegrenzerein- richtung begrenzt den Strom durch einen Treibertransistor präzise auf einen einstellbaren Wert. Vorteilhafterweise weist die Strombegrenzereinrichtung eine wesentlich höhere Ansprechgeschwindigkeit auf als die Treiberansteuerung, so daß insbesondere bei induktiven und kapazitiven Lasten eine Kompensation auftritt.
In einer bevorzugten Ausführungsform ist ein Regeleingang der Strombegrenzereinrichtung mit einem Ausgang der Treiberschaltung verbunden, so daß die Strombegrenzung durch diese Gegenkopplung bei niederohmigen Lasten früher und bei normalen oder hochohmigen Lasten später einsetzt. Dabei kann die zu- lässige Pulsmaske für die ISDN-SO-Schnittstelle noch präziser eingestellt werden.
In einer weiteren Ausführungsform ist der Regeleingang der Strombegrenzereinrichtung auf ein festes, vorgebbares Poten- tial eingestellt, so daß die Strombegrenzung bei allen Lasten gleich einsetzt.
Eine bevorzugte Ausführungsform der Strombegrenzereinrichtung weist einen Transistor und eine dazu in Serie geschaltete Stromquelle auf. Der Transistor wird als Spiegeltransistor zu einem der beiden Treibertransistoren benutzt, so daß der durch die Stromquelle festgelegte Strom in den Treibertransistor gespiegelt wird.
In einer besonders bevorzugten Ausführungsform weist die
Strombegrenzereinrichtung eine source-gekoppelte Differenzstufe auf, wobei ein erster Eingang der Differenzstufe mit einem Anschluß des Spiegeltransistors und ein zweiter Eingang mit dem Regeleingang verbunden ist. Die Last der Differenz- stufe besteht aus einem ersten und einem zweiten als Dioden geschalteten Lasttransistor, wobei der Steueranschluß des ersten Lasttransistors mit dem Steueranschluß eines Steuertransistors verbunden ist. Der Steuertransistor stellt die Spannung am Steueranschluß eines Treibertransistors und des Spie- geltransistors ein und begrenzt damit den Strom durch den Treibertransistor . Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. In der Zeichnung zeigen
Fig.l ein erstes Ausführungsbeispiel einer Treiberschaltung nach der Erfindung;
Fig.2 ein Ausführungsbeispiel einer Strombegrenzerein- richtung;
Fig.3A ein zweites Ausführungsbeispiel einer Treiberschaltung nach der Erfindung;
Fig.3B ein drittes Ausführungsbeispiel einer Treiberschaltung nach der Erfindung; und
Fig.4 ein Ausführungsbeispiel einer Treiberschaltung einer ISDN-SO-Schnittstelle.
Gemäß Fig.l weist eine Treiberansteuerung 2 einen Eingang IN und einen ersten Ausgang 11 und einen zweiten Ausgang 12 auf. Der erste Ausgang 11 ist mit dem Steueranschluß eines p- Kanal-MOS-Treibertransistors TPMOS verbunden. Der zweite Aus- gang 12 ist mit dem Steueranschluß eines pnp-Bipolar-Treiber- transistors TPNP verbunden. Die Laststrecke des ersten Trei- bertransistors TPMOS ist zwischen eine erste Versorgungsspan- nung VDD und einem Treiberschaltungsausgang 13 geschaltet. Die Laststrecke des zweiten Treibertransistors TPNP ist zwi- sehen eine zweite VersorgungsSpannung VSS und dem Treiberschaltungsausgang 13 geschaltet. Eine Ausführung beider Trei- bertransistoren in MOS-Technologie oder in Bipolar-Tech- nologie ist möglich. Üblicherweise ist in digitalen Schaltungen die erste Versorgungsspannung VDD 5 V und die zweite Ver- sorgungsspannung VSS 0 V, es können aber auch andere Versorgungsspannungen wie beispielsweise für die erste Versorgungs- Spannung VDD 3,3 V bei Einsatz von 3 V-Technologien gewählt werden.
Ein erster Anschluß 7 einer Strombegrenzereinrichtung 1 ist mit der ersten VersorgungsSpannung VDD zur Stromversorgung verbunden. Über einen zweiten Anschluß 9 ist die Strombegrenzereinrichtung 1 mit der zweiten VersorgungsSpannung VSS verbunden. Ein bidirektionaler Steueranschluß 8 der Strombegrenzereinrichtung 1 ist über eine Steuerleitung 5 mit dem Steueranschluß des p-Kanal-MOS-Transistors TPMOS verbunden. Über die Einstellung der Steuerspannung des Treibertransistors kann die Strombegrenzereinrichtung den Strom durch den Treibertransistor begrenzen. In anderen Ausführungsbeispielen kann der bidirektionale Steueranschluß 8 der Strombegren- zereinrichtung 1 auch mit dem Steueranschluß des pnp-Bipo- lartransistors TPNP zur Strombegrenzung verbunden sein. Ein Regeleingang 10 der Strombegrenzereinrichtung 1 dient zur Gegenkopplung und ist über eine Leitung 6 (in Fig.l gestrichelt dargestellt) mit der Treiberschaltungsausgang 13 verbunden. Durch die Gegenkopplung wird eine lastabhängige Strombegrenzung erreicht. Der Regeleingang 10 kann auch mit einer festen Spannung verbunden werden, wobei keine Gegenkopplung mehr stattfindet.
Die Strombegrenzereinrichtung regelt im Betrieb der Treiberschaltung den Strom durch den ersten Transistor TPMOS so, daß durch eine Einstellung der Steuerspannung des Treibertransistors der Strom durch den Transistor auf einen Höchstwert begrenzt wird.
In Fig.2 ist ein Ausführungsbeispiel der Strombegrenzereinrichtung in MOS-Technologie dargestellt. Die Strombegrenzereinrichtung wird über einen ersten Anschluß 7 mit der ersten Versorgungsspannung VDD der Treiberschaltung und über einen zweiten Anschluß 9 mit der zweiten Versorgungsspannung VSS der Treiberschaltung verbunden. Ein Spiegeltransistor TP3, der ein p-Kanal-MOSFET ist, ist mit einer Referenzstrom- quelle IREF in Serie geschaltet. Der Spiegeltransistor bildet den p-Kanal-MOS-Treibertransistor TPMOS nach. Die Referenzstromquelle IREF gibt den maximalen Strom durch den Spiegeltransistor TP3 vor. Dieser Strom IREF wird in den p-Kanal- MOS-Treibertransistor TPMOS gespiegelt. Beträgt das Spiegelverhältnis beispielsweise 1:20, so bewirkt ein Referenzstrom IREF von 1 mA einen maximalen Strom von 20 mA durch den p- Kanal-MOS-Treibertransistor . Die Spannung, die sich bei einem Referenzstrom IREF an einem Knoten 14 einstellt, wird an den Steueranschluß eines ersten n-Kanal-MOSFET' s TN1 einer Differenzverstärkerstufe übertragen und von der Differenzverstärkerstufe mit einem Potential verglichen, das am Steueranschluß eines zweiten n-Kanal-MOSFET' s TN2 der Differenzver- stärkerstufe über den Regeleingang 10 anliegt. Der Ausgang der Differenzverstärkerstufe ist über einen Steuertransistor TP4 auf den Steueranschluß des Spiegeltransistors TP3 rückgekoppelt. Ein erster p-Kanal-MOSFET TP1 und ein zweiter p- Kanal-MOSFET TP2 ist jeweils als Diode geschaltet und bildet einen Lastelement für den ersten n-Kanal-MOSFET TN1 und zwei- ten n-Kanal-MOSFET TN2 der Differenzstufe. Der Steuertransistor TP4, dessen Laststrecke zwischen die erste Versorgungsspannung VDD und einen Steueranschluß 8 geschaltet ist, steuert die Spannung am Steueranschluß des Spiegeltransistors TP3 und über einen Steueranschluß 8 die Steuerspannung des p- Kanal-MOS-Transistors TPMOS.
Wenn durch den p-Kanal-MOS-Treibertransistor TPMOS ein höherer Strom fließen soll, sinkt die Steuerspannung am Steueran- schluß des Treibertransistors. Gleichzeitig sinkt die Steuer- Spannung am Steueranschluß des Spiegeltransistors TP3 und das Potential am Knoten 14 steigt. Übersteigt das Potential am Knoten 14 das Potential am Regeleingang 10, so steigt die Ausgangsspannung der Differenzverstärkerstufe und die Steuer- spannung am Steueranschluß des Steuertransistors TP . Der Steuertransistor TP4 verringert somit die Steuerspannung des Spiegeltransistors TP3 und des p-Kanal-MOS-Treibertransistors TPMOS, so daß der Strom durch den Treibertransistor begrenzt wird.
Der Regeleingang 10 kann nun mit einer festen Spannung wie beispielsweise (VDD+VSS)/2 verbunden werden, so daß die Strombegrenzung unabhängig von der Last immer gleich einsetzt. Wird der Regeleingang 10 mit dem Treiberschaltungsausgang 13 verbunden, erhält man eine Gegenkopplung. Dabei setzt die Strombegrenzung abhängig von der Last bei niederohmigen Lasten früher und bei normalen oder hochohmigen Lasten später ein. Dadurch wird die Strombegrenzung noch präziser.
Fig.3A zeigt ein Ausführungsbeispiel einer integrierten Treiberschaltung, die eine Treiberansteuerung 100, einen p-Kanal- MOSFET TPMOS und einen pnp-Bipolartransistor TPNP aufweist. Der Gate-Anschluß des p-Kanal-MOSFET ist mit einem ersten Ausgang 104 der Treiberansteuerung und die Basis des pnp- Bipolartransistors TPNP ist mit einem zweiten Ausgang 105 der Treiberansteuerung verbunden. Die Laststrecke des p-Kanal- MOSFET ist zwischen der ersten VersorgungsSpannung VDD und einem Treiberschaltungsausgang 103 geschaltet. Die Laststrek- ke des pnp-Bipolartransistors TPNP ist zwischen der zweiten Versorgungsspannung VSS und dem Treiberschaltungsausgang 103 geschaltet. Üblicherweise ist die erste Versorgungsspannung identisch mit der Versorgungsspannung digitaler Schaltungen und beträgt 5 V, kann aber je nach Technologie verschiedene Werte größer 0 V annehmen. Die zweite Versorgungsspannung beträgt üblicherweise 0 V, kann aber auch negative Spannungswerte annehmen.
In Fig.3A sind Dioden eingezeichnet, die sich aufgrund der Transistorstrukturen ergeben. Eine erste Diode 101 bildet sich am P+N-Übergang zwischen dem Drain- und dem Bulk- Anschluß des p-Kanal-MOSFET' s aus und leitet, sobald das Po- tential am Treiberschaltungsausgang 103 das Potential am
Bulk-Anschluß übersteigt. Eine zweite Diode 102 bildet sich am PN-Übergang zwischen dem Emitter und der Basis des pnp- Bipolartransistors TPNP aus und leitet, wenn das Potential am Treiberschaltungsausgang 103 das Potential an der Basis um die DurchlaßSpannung der Diode übersteigt. Bei abgeschalteter erster Versorgungsspannung VDD sollen sowohl die n-Wanne des p-Kanal-MOSFET 's als auch die n-Basis des pnp-Bipolartran- sistors auf der zweiten VersorgungsSpannung VSS liegen, so daß die erste 101 und zweite 102 Diode bei einem Potential größer der Diodeneinsatzspannung am Treiberschaltungsausgang 103 leitet und bei einem Potential kleiner der Diodendurch- laßspannung sperrt und kein Strom über die Dioden in die Schaltung abfließt.
Fig.3B zeigt ein Ausführungsbeispiel, bei dem ein erster Ausgang 110 einer Treiberansteuerung 106 mit der Basis eines npn-Bipolartransistors TNP und ein zweiter Ausgang 111 mit dem Gate-Anschluß eines n-Kanal-MOSFET verbunden ist. Die Laststrecke der npn-Bipolartransistors TNPN ist zwischen der ersten Versorgungsspannung VDD und einem Treiberschaltungsausgang 109 geschaltet. Die Laststrecke des n-Kanal-MOSFET' s TNMOS ist zwischen der zweiten Versorgungsspannung VSS und einem Treiberschaltungsausgang 109 geschaltet. Wie bei dem vorherigen Ausführungsbeispiel bildet sich eine erste 107 und zweite 108 Diode zwischen dem Emitter und der Basis des Bipolartransistors bzw. dem Drain- und Bulk-Anschluß des MOSFET 's aus. Beide Dioden leiten, wenn das Potential am Treiberschaltungsausgang um die Diodendurchlaßspannung kleiner ist als das Potential an der Basis bzw. am Bulk-Anschluß. Bei abgeschalteter VersorgungsSpannung liegt die p-Wanne und die p- Basis auf der zweiten Versorgungsspannung VSS, so daß bei ei- ner Spannung kleiner der negativen Diodendurchlaßspannung am Treiberschaltungsausgang die Dioden leiten und bei einer Spannung größer der negativen Diodendurchlaßspannung die Dioden sperren und kein Strom aus der Treiberschaltung fließt.
In Fig.4 werden zwei Treiberschaltungen 201 und 202 zur Ansteuerung einer Zweidrahtleitung über eine Übertragerschaltung 202 wie bei der ISDN-SO-Schnittstelle benutzt. Je nach- dem welche Polarität die Spannung VOUT am leitungsseitigen Ende des Übertragers hat, sperren die Dioden einer Treiberschaltung immer. Um Strom zu sparen wird bei vielen elektronischen Schaltungen die VersorgungsSpannung auf kleinere Wer- te heruntergeregelt bzw. ganz abgeschaltet, wenn die Schaltung gerade nicht gebraucht wird. Bei der ISDN-SO-Schnittstelle wird die Versorgungsspannung VDD abgeschaltet, wenn das Teilnehmerendgerät inaktiv bzw. abgeschaltet ist. In solchen Fällen sperren die Dioden beider Treiberschaltungen bei einer Spannung VOUT am leitungsseitigen Ende des Übertragers bis zu ca. 1,2 V und in die Treiberschaltung kann kein Strom fließen. Übersteigt die Spannung VOUT einen Wert von 1,2V, so sperrt je nach Polarität der Spannung VOUT wenigstens eine der beiden Treiberschaltungen und der in eine der beiden Treiberschaltungen fließende Strom ist begrenzt.

Claims

Patentansprüche
1. Treiberschaltung, die eine Treiberansteuerung (100; 106) und einen ersten (TPMOS; TNPN) und zweiten (TPNP; TNMOS) Treibertransistor aufweist, wobei ein erster Ausgang (104) der Treiberansteuerung mit dem Steueranschluß des ersten Treibertransistors und ein zweiter Ausgang (105) der Treiberansteuerung mit dem Steueranschluß des zweiten Treibertransistors verbunden ist und die Laststrecke des ersten Treiber- transistors zwischen einer ersten VersorgungsSpannung (VDD) und einem Treiberschaltungsausgang (103) und die Laststrecke des zweiten Treibertransistors zwischen einer zweiten Versorgungsspannung (VSS) und dem Treiberschaltungsausgang geschaltet ist, d a d u r c h g e k e n n z e i c h n e t , daß einer der beiden Treibertransistoren ein Feldeffekttransistor und der andere Treibertransistor ein Bipolartransistor ist.
2. Treiberschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der erste Treibertransistor ein p-Kanal-MOSFET oder ein p- Kanal-Sperrschicht-Feldeffekttransistor und der zweite Treibertransistor ein pnp-Bipolartransitor ist.
3. Treiberschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der erste Treibertransistor ein npn-Bipolartransistor und der zweite Treibertransistor ein n-Kanal-MOSFET oder ein n-Kanal- Sperrschicht-Feldeffekttransistor ist .
4. Treiberschaltung, die einen ersten (TPMOS) und zweiten (TPNP) Treibertransistor aufweist, wobei ein erster Ausgang (11) der Treiberansteuerung mit dem Steueranschluß des ersten Treibertransistors und ein zweiter Ausgang (12) der Treiber- ansteuerung mit dem Steueranschluß des zweiten Treibertransi- stors verbunden ist und die Laststrecke des ersten Treibertransistors zwischen einer ersten Versorgungsspannung (VDD) und einem Treiberschaltungsausgang (13) und die Laststrecke des zweiten Treibertransistors zwischen einer zweiten Versor- gungsspannung (VSS) und dem Treiberschaltungsausgang geschaltet ist, d a d u r c h g e k e n n z e i c h n e t , daß - die Treiberschaltung eine Strombegrenzereinrichtung (1) aufweist, wobei die Strombegrenzereinrichtung über einen bidirektionalen Steueranschluß (8) mit dem Steueranschluß des ersten Treibertransistors (TPMOS) verbunden ist und die Spannung an dem Steueranschluß des ersten Treibertransistors zur Strombegrenzung einstellt, und - ein Regeleingang der Strombegrenzereinrichtung über eine
Rückkoppelleitung (6) mit dem Treiberschaltungsausgang verbunden ist.
5. Treiberschaltung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß der Regeleingang der Strombegrenzereinrichtung mit einem vorgegebenen Potential ( (VDD+VSS) /2) verbunden ist.
6. Treiberschaltung nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t , daß die Strombegrenzereinrichtung einen Spiegeltransitor (TP3) und eine erste Stromquelle (IREF) aufweist, die einen gemeinsamen Knoten (14) aufweisen.
7. Treiberschaltung nach Anspruch 4, 5 oder 6, d a d u r c h g e k e n n z e i c h n e t , daß die Ξtrombegrenzereinrichtung eine source-gekoppelte Differenzstufe (TN1, TN2, I), einen ersten (TP1) und zweiten (TP2) als Diode geschalteten Lasttransistor sowie einen Steuertran- sistor (TP4) aufweist, wobei ein erster Eingang der Differenzstufe mit dem Verbindungspunkt (14) und ein zweiter Eingang der Differenzstufe mit dem Regeleingang (10) verbunden ist und ein Ausgang (15) der Differenzstufe über den Steuertransistor (TP4) auf den bidirektionalen Steueranschluß (8) und den Steueranschluß des Spiegeltransistors (TP3) rückgekoppelt ist.
PCT/DE1999/002416 1998-08-18 1999-08-02 Treiberschaltung Ceased WO2000011788A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE59913368T DE59913368D1 (de) 1998-08-18 1999-08-02 Treiberschaltung
KR1020017002144A KR20010106448A (ko) 1998-08-18 1999-08-02 드라이버 회로
EP99952274A EP1099308B1 (de) 1998-08-18 1999-08-02 Treiberschaltung
JP2000566951A JP2002523956A (ja) 1998-08-18 1999-08-02 駆動回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19837393 1998-08-18
DE19837393.7 1998-08-18

Publications (2)

Publication Number Publication Date
WO2000011788A2 true WO2000011788A2 (de) 2000-03-02
WO2000011788A3 WO2000011788A3 (de) 2000-08-10

Family

ID=7877883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002416 Ceased WO2000011788A2 (de) 1998-08-18 1999-08-02 Treiberschaltung

Country Status (7)

Country Link
EP (1) EP1099308B1 (de)
JP (1) JP2002523956A (de)
KR (1) KR20010106448A (de)
CN (1) CN1144368C (de)
AT (1) ATE324706T1 (de)
DE (1) DE59913368D1 (de)
WO (1) WO2000011788A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676424B1 (ko) 2000-10-02 2007-01-31 후지쯔 가부시끼가이샤 수신기, 하이브리드 회로, 드라이버 회로 및 동시에 양방향으로 신호 전송을 실행하는 양방향 신호 전송용 신호 전송 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187227B2 (en) * 2002-08-07 2007-03-06 Nippon Telegraph And Telephone Corporation Driver circuit
JP4150297B2 (ja) * 2003-06-30 2008-09-17 ソニー株式会社 電界効果トランジスタのドライブ回路
CN103916113B (zh) * 2012-12-31 2017-06-16 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN104101866B (zh) * 2014-08-04 2016-09-21 成都雷电微力科技有限公司 一种雷达系统中的调制脉冲系统
DE102015102878B4 (de) * 2015-02-27 2023-03-30 Infineon Technologies Austria Ag Elektronische Ansteuerschaltung
CN110311667B (zh) * 2019-07-03 2022-02-08 无锡英迪芯微电子科技股份有限公司 一种带端口电压保护电路的端口电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569113B2 (ja) * 1988-03-07 1997-01-08 株式会社日立製作所 半導体集積回路装置
JP2790496B2 (ja) * 1989-11-10 1998-08-27 富士通株式会社 増幅回路
JP3028840B2 (ja) * 1990-09-19 2000-04-04 株式会社日立製作所 バイポーラトランジスタとｍｏｓトランジスタの複合回路、及びそれを用いた半導体集積回路装置
EP0529118B1 (de) * 1991-08-23 1996-10-23 Deutsche ITT Industries GmbH Stromregelschaltung
FR2691306B1 (fr) * 1992-05-18 1994-08-12 Sgs Thomson Microelectronics Amplificateur avec limitation de courant de sortie.
US5541799A (en) * 1994-06-24 1996-07-30 Texas Instruments Incorporated Reducing the natural current limit in a power MOS device by reducing the gate-source voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676424B1 (ko) 2000-10-02 2007-01-31 후지쯔 가부시끼가이샤 수신기, 하이브리드 회로, 드라이버 회로 및 동시에 양방향으로 신호 전송을 실행하는 양방향 신호 전송용 신호 전송 시스템

Also Published As

Publication number Publication date
CN1144368C (zh) 2004-03-31
WO2000011788A3 (de) 2000-08-10
EP1099308A2 (de) 2001-05-16
CN1315079A (zh) 2001-09-26
KR20010106448A (ko) 2001-11-29
EP1099308B1 (de) 2006-04-26
ATE324706T1 (de) 2006-05-15
JP2002523956A (ja) 2002-07-30
DE59913368D1 (de) 2006-06-01

Similar Documents

Publication Publication Date Title
DE69224833T2 (de) Leistungs-mosfet-treiber mit reduzierung des querstroms
DE69307368T2 (de) Treiberschaltung zur Stromsenkung für zwei Spannungsquellen
DE69904912T2 (de) Unterschwingungsfester Busschalter
DE69404726T2 (de) Schnittstellenschaltung
DE69329791T2 (de) Schaltkreis zur abschaltung einer induktiven last
DE3838962C2 (de)
DE3805811C2 (de)
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
EP0416323A2 (de) Signalpegelwandler
DE2610177A1 (de) Fuehlerverstaerker mit drei moeglichen betriebszustaenden zum anschluss an datenvielfachleitungen
EP1099308B1 (de) Treiberschaltung
DE60209621T2 (de) Stromschaltkreis
DE102004019345B4 (de) Ausgangsstufenanordnung
DE69424108T2 (de) Störungsunempfindliche Codeeinstellungsschaltung
DE69313177T2 (de) Verstärker mit Ausgangsstrombegrenzung
DE69026648T2 (de) Differenzverstärkerschaltung mit hoher Betriebsgeschwindigkeit
DE69627059T2 (de) Ausgangsschaltung mit niedriger Spannung für Halbleiterschaltung
DE3727948C2 (de)
EP0523266A1 (de) Integrierbarer Stromspiegel
DE68911923T2 (de) Spannungskomparator.
EP0351634B1 (de) Halbleiterschaltung für schnelle Schaltvorgänge
DE69220987T2 (de) Klemmschaltung
EP0992114B1 (de) Ansteuerschaltung für ein steuerbares halbleiterbauelement
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
EP0436823A1 (de) Signalpegelwandler

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99809557.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020017002144

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999952274

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999952274

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09763112

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020017002144

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020017002144

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999952274

Country of ref document: EP