WO2000026681A1 - Vorrichtung zum prüfen von leiterplatten - Google Patents

Vorrichtung zum prüfen von leiterplatten Download PDF

Info

Publication number
WO2000026681A1
WO2000026681A1 PCT/EP1999/002753 EP9902753W WO0026681A1 WO 2000026681 A1 WO2000026681 A1 WO 2000026681A1 EP 9902753 W EP9902753 W EP 9902753W WO 0026681 A1 WO0026681 A1 WO 0026681A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact points
basic grid
scan channels
contact
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP1999/002753
Other languages
English (en)
French (fr)
Inventor
Manfred Prokopp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Test Systems GmbH and Co KG
Original Assignee
ATG Test Systems GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATG Test Systems GmbH and Co KG filed Critical ATG Test Systems GmbH and Co KG
Priority to EP99923454A priority Critical patent/EP1031042B1/de
Priority to JP2000580011A priority patent/JP3708438B2/ja
Priority to DE59900130T priority patent/DE59900130D1/de
Priority to US09/622,391 priority patent/US6441636B1/en
Publication of WO2000026681A1 publication Critical patent/WO2000026681A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards

Definitions

  • the invention relates to a device for testing printed circuit boards.
  • test device which has a number of test connections, circuit board test points of the circuit board to be tested being in contact with a test connection via an electrical connection.
  • the present invention is intended to provide a simple and inexpensive test device for testing large-area printed circuit boards.
  • Such large-area printed circuit boards are, for example, so-called “backplanes” which have an edge length of, for example, 1000 mm ⁇ 750 mm.
  • Large-area printed circuit boards in the sense of the invention are printed circuit boards with an edge length of at least 500 mm ⁇ 500 mm or an area of 250,000 mm 2 .
  • the basic grid plate 2 is preferably formed from a laminated circuit board.
  • the embodiment shown in FIG. 1 has an upper and a lower boundary layer 5, 6 and thirteen intermediate layers 7.
  • Conductor tracks 9 are embedded in the basic grid plate 2 between two rows of plated-through holes 8, which are referred to below as scan channels.
  • twelve scan channels are provided between two rows of plated-through holes 8, which are each arranged in pairs in an intermediate layer between two intermediate layers 7.
  • the respective twelve pairs arranged adjacent to a row of plated-through holes 8 are assigned to this row, that is to say that each plated-through hole 8 and thus each contact point 4 of a specific row is electrically connected to one of the scan channels 9 assigned to this row via a stub 10.
  • every 24th contact point 4 in a row is electrically connected to the same scan channel 9.
  • Fig. 2 shows a plan view of the basic grid plate 2 according to the invention, the basic grid is shown in a roughly simplified manner by the course of the scan channels 9 without contact points 4. To simplify the drawing, only a few scan channels 9 lying parallel in one plane are shown.
  • the bus adapter 14 has a multiplicity of contact pins 17, each of which electrically connects a scan channel 9 to a bus line 16.
  • the crossing points of the scan channels 9 with the bus lines 16, which are electrically connected by a contact pin 17, are each shown in FIG. 2 by a circle 18.
  • the contact pins 17 are preferably designed as resilient contact pins.
  • a plurality of scan channels 9 are each electrically connected to one another via the bus lines 16.
  • the electronic cards are e.g. electrically and mechanically connected to the basic grid plate by means of a flexible line and spring pins, as is known from DE 196 27 801 C1.
  • Another advantage of the invention is that you can change the electrical connections between the scan channels 9 with a single basic grid plate 2 by varying the arrangement of the contact pins 17 in the bus adapter 14. As a result, 2 different can be made on a single basic grid plate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung zum Prüfen von unbestückten Leiterplatten, insbesondere grossflächigen, unbestückten Leiterplatten, mit einem Grundraster, das mit in einem vorbestimmten Raster angeordneten Kontaktstellen versehen ist, wobei jeweils mehrere Kontaktstellen elektrisch mit einem geradlinig verlaufenden Scankanal verbunden sind, und auf dem Grundraster ein Adapter und/oder ein Translator lagert; einer Auswerteelektronik, die elektrisch mit den Kontaktstellen über die Scankanäle verbunden ist; einer zu prüfenden Leiterplatte, die auf den Adapter und/oder den Translator derart aufgelegt werden kann, dass der Adapter und/oder Translator einen elektrischen Kontakt von auf der Leiterplatte befindlichen Leiterplattentestpunkten zu Kontaktstellen des Grundrasters herstellt; und einer Einrichtung zum elektrischen Verbinden von zumindest zwei Scankanälen.

Description

Vorrichtung zum Prüfen von Leiterplatten
Die Erfindung betrifft eine Vorrichtung zum Prüfen von Leiterplatten.
Es wird von einem nachveröffentlichten internen Stand der Technik, nämlich der EP 875 767 A2 ausgegangen, die auf die Anmelderin der vorliegenden Patentanmeldung zurückgeht. Demgemäß wird eine Prüfvorrichtung vorgesehen, die eine Anzahl von Testanschlüssen aufweist, wobei Leiterplattentestpunkte der zu testenden Leiterplatte mit einem Testanschluß über eine elektrische Verbindung in Kontakt stehen.
Die Auswerteelektronik ist elektrisch mit einem Grundraster verbunden, wobei auf dem Grundraster ein Adapter und/oder ein Translator lagert, auf welche eine zu testende Leiterplatte aufgelegt werden kann. Der Adapter und/oder Translator stellt einen elektrischen Kontakt von auf der Leiterplatte befindlichen Leiterplattentestpunkten zu Kontaktstellen des Grundrasters her.
Diese Prüfvorrichtung zeichnet sich dadurch aus, daß zumindest zwei Kontaktstellen elektrisch miteinander verbunden sind. Insbesondere sind bei dieser Vorrichtung jeweils mehrere Kontaktstellen entlang je einem geradlinigen Scankanal elektrisch miteinander verbunden. Die einzelnen Scankanäle sind mit einer Auswerteelektronik elektrisch verbunden. Da jeder Scankanal mit mehreren Kontaktstellen verbunden ist, ist die Anzahl der Einheiten der Auswerteelektronik im Vergleich zu der Auswerteelektronik einer vergleichbaren Prüfvorrichtung erheblich vermindert und der gesamte Aufbau der Prüfvorrichtung gestaltet sich sehr einfach. Obwohl bei dieser Prüfvorrichtung mehrere Testpunkte mit einem einzigen Scankanal elektrisch verbunden sind, hat sich überraschenderweise gezeigt, daß bei den allermeisten Anwendungen keine Doppelbelegungen der Scankanäle vorliegen bzw. derartige Doppelbelegungen mit einer gezielten Zuordnung der Leiterplattentestpunkte zu den Kontaktstellen der Prüfvorrichtung ausgeschlossen werden können. Dies wird dadurch erzielt, daß mit dieser bekannten Vorrichtung mit vergleichbar einfachen technischem Aufwand eine hohe Dichte an Kontaktstellen geschaffen wird. So wird ein mittlerer Abstand von 800 μm oder weniger zwischen benachbarten Kontaktstellen gefordert. Diese hohe Kontaktstellendichte ist vorteilhaft, da sie erlaubt, daß lokal eine entsprechend hohe Leiterplattentestpunktdichte kontaktiert werden kann, wobei gleichzeitig durch die Kontaktstellendichte eine ausreichende Redundanz zur Verfügung gestellt wird, so daß eine Doppelbelegung eines Scankanals sicher vermieden werden kann.
Mit der vorliegenden Erfindung soll eine einfache und kostengünstige Prüfvorrichtung zum Prüfen von großflächigen Leiterplatten geschaffen werden. Solche großflächigen Leiterplatten sind z.B. sogenannte „Backplanes", die eine Kantenlänge von z.B. 1000 mm x 750 mm besitzen. Großflächige Leiterplatten im Sinne der Erfindung sind Leiterplatten mit einer Kantenlänge von zumindest 500 mm x 500 mm bzw. einer Fläche von 250.000 mm2.
Die Erfindung wird durch eine Prüfvorrichtung mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend beispielhaft anhand der Zeichnungen näher erläutert. Es zeigen schematisch:
Fig. 1 einen Bereich einer Grundrasterplatte im Schnitt quer zu den Scankanälen,
Fig. 2 schematisch grob vereinfacht die Anordnung mehrerer Scankanäle und eine mehrere Scankanäle miteinander verbindende Busplatte, und Fig. 3 die in Fig. 2 gezeigte Anordnung in der Frontansicht (mit Blickrichtung gemäß dem Pfeil A in Fig. 2).
Die erfindungsgemäße Prüfvorrichtung 1 weist eine Grundrasterplatte 2 mit einem an ihrer Oberseite angeordneten Grundraster 3 auf, das aus einer Vielzahl in einem regelmäßigen Raster angeordneten, elektrisch leitenden Kontaktstellen 4 ausgebildet ist.
Die Grundrasterplatte 2 ist vorzugsweise aus einer laminierten Leiterplatte ausgebildet. Das in Fig. 1 dargestellte Ausführungsbeispiel weist eine obere und eine untere Begrenzungslage 5, 6 und dreizehn Zwischenlagen 7 auf.
Von den Kontaktstellen 4 erstreckt sich senkrecht durch die oberste Lage 5 und alle Zwischenlagen 7 jeweils eine vertikale Durchkontaktierung 8. Die Durchkontaktierungen 8 sind in der Regel als Bohrungen mit einer leitenden, metallischen Beschichtung ausgebildet. Die Durchkontaktierungen 8 und damit die Kontaktstellen 2 sind bspw. in einem regelmäßigen quadratischen Raster, dem Grundraster, mit einem Mittenabstand a von z.B. 1 ,27 mm angeordnet. Es sind auch andere Arten einer regelmäßigen Rasterung möglich.
Die Durchkontaktierungen 8 und damit die Kontaktstellen 2 sind somit in Reihen angeordnet. Zwischen zwei Reihen von Durchkontaktierungen 8 sind jeweils Leiterbahnen 9 in der Grundrasterplatte 2 eingebettet, die nachfolgend als Scankanäle bezeichnet werden.
Bei dem in Fig. 1 gezeigten Ausführungsbeispiel sind zwischen zwei Reihen von Durchkontaktierungen 8 jeweils zwölf Scankanäle vorgesehen, die jeweils paarweise in einer Zwischenschicht zwischen zwei Zwischenlagen 7 angeordnet sind. Die jeweils zwölf Paare benachbart zu einer Reihe von Durchkontaktierungen 8 angeordneten Scankanäle 9 sind dieser Reihe zugeordnet, d.h., daß jede Durchkontaktierung 8 und damit jede Kontaktstelle 4 einer bestimmten Reihe elektrisch mit einem der dieser Reihe zugeordneten Scankanäle 9 über eine Stichleitung 10 verbunden ist. Bei dem vorliegenden Ausführungsbeispiel ist jede 24. Kontaktstelle 4 in einer Reihe jeweils mit dem gleichen Scankanal 9 elektrisch verbunden.
Fig. 2 zeigt eine Draufsicht auf die erfindungsgemäße Grund rasterplatte 2, wobei das Grundraster grob vereinfacht durch den Verlauf der Scankanäle 9 ohne Kontaktstellen 4 dargestellt ist. Zur Vereinfachung der zeichnerischen Darstellung sind lediglich wenige parallel in einer Ebene liegende Scankanäle 9 gezeigt.
Die Grundrasterplatte 2 weist einen, im dargestellten Ausführungsbeispiel etwa quadratischen Prüffeldbereich 11 und einen sich über den Prüffeldbereich 11 hinaus erstreckenden Anschlußbereich 12 auf. Am Anschlußbereich 12 sind wie beim Prüffeldbereich 11 an der Oberseite die in Fig. 1 gezeigten Kontaktstellen 4 als auch zusätzlich an der Unterseite Kontaktstellen 13 vorgesehen, die jeweils mittels der Durchkontaktierungen 8 und den Stichleitungen 10 mit den Scankanälen 9 elektrisch verbunden sind. Unmittelbar auf der Oberseite liegt ein Busadapter 14 auf, auf dem wiederum eine Busplatte 15 angeordnet ist. Die Busplatte 15 weist quer zu den Scankanälen 9 verlaufende, parallele Busleitungen 16 auf. Die Busleitungen 16 sind entweder auf der zum Busadapter 14 weisenden Oberfläche der Busplatte 15 offen liegend angeordnet oder in dem Abstand der Reihen von Durchkontaktierungen 8 mit an der Oberfläche der Busplatte 15 angeordneten Kontaktstellen elektrisch verbunden.
Der Busadapter 14 weist eine Vielzahl von Kontaktstiften 17 auf, die jeweils einen Scankanal 9 mit einer Busleitung 16 elektrisch verbinden. Die durch einen Kontaktstift 17 elektrisch verbundenen Kreuzungspunkte der Scankanäle 9 mit den Busleitungen 16 sind in Fig. 2 jeweils durch einen Kreis 18 gezeigt. Die Kontaktstifte 17 sind vorzugsweise als federnde Kontaktstifte ausgebildet.
Durch das Vorsehen des Busadapters 14 und der Busplatte 15 sind jeweils mehrere Scankanäle 9 über die Busleitungen 16 elektrisch miteinander verbunden.
Jede Gruppe von elektrisch miteinander verbundenen Scankanälen 9 ist mit einer Elektronikkarte 19 der Auswerteelektronik elektrisch verbunden, d.h., daß für mehrere Scankanäle lediglich ein einziger Anschluß zur Auswerteelektronik vorgesehen ist. Hierdurch vermindert sich die Anzahl der Einheiten der Auswerteelektronik im Vergleich zu herkömmlichen Prüfvorrichtungen mit gleicher Kontaktstellenzahl drastisch, da die herkömmlichen Prüfvorrichtungen für jede Kontaktstelle einen separaten Anschluß und damit dem Anschluß zugeordnete Verarbeitungskapazität an Auswerteelektronik besitzt.
Die Elektronikkarten sind z.B. mittels einer Flexleitung und Federstiften, wie es aus der DE 196 27 801 C1 bekannt ist, elektrisch und mechanisch mit der Grundrasterplatte verbunden.
Durch die Erfindung sind nicht nur entlang eines geradlinigen Scankanals angeordnete Kontaktstellen, sondern auch über die Fläche der Grundrasterplatte verteilt angeordnete Kontaktstellen elektrisch verbunden.
Simulationen haben gezeigt, daß bei großflächigen Leiterplatten, wie z.B. Backplanes, die Mehrzahl der auf der Grundrasterplatte vorgesehenen Kontaktstellen 4 nicht elektrisch kontaktiert werden, so daß eine Mehrfachbelegung der miteinender elektrisch verbundenen Scankanäle 9 einfach vermieden werden kann, wobei gleichzeitig eine hohe Dichte an Kontaktstellen 4 zur Verfügung gestellt wird, die bei lokalen Ansammlungen von Leiterplattentestpunkten auf der zu prüfenden Leiterplatte von Vorteil ist.
Die erfindungsgemäße Vorrichtung kann z.B. zum Prüfen von sogenannten Backplanes mit einer Größe von 1000 mm x 600 mm ausgelegt sein. Solche Backplanes besitzen z.B. etwa 20.000 Leiterplattentestpunkte, die mit der Prüfvorrichtung kontaktiert werden müssen. Übliche Testgeräte weisen ein Raster von 1/10 Zoll (inch) auf, so daß herkömmliche Testgeräte ein Grundraster mit 160.000 Kontaktstellen aufweisen, wobei jede Kontaktstelle einzeln mit der Prüfelektronik verbunden ist. Diese Prüfvorrichtungen weisen deshalb eine Prüfelektronik für 160.000 Kontaktstellen auf, wobei eine entsprechend große Anzahl an Elektronikkarten vorzusehen ist. Durch die erfindungsgemäße Verknüpfung der Kontaktstellen 4 im Prüffeldbereich sind eine Vielzahl von Kontaktstellen gemeinsam mit jeweils einem einzigen Eingang der Prüfelektronik verbunden. Hierdurch kann die Anzahl an Elektronikkarten drastisch verringert werden und dennoch alle mit der zu prüfenden Leiterplatte in Kontakt stehenden Kontaktstellen 4 der Prüfvorrichtung ordnungsgemäß angesteuert werden.
Mit der erfindungsgemäßen Ausgestaltung einer Prüfvorrichtung ist es auch möglich, derart große Prüffeldbereiche mit erhöhter Kontaktstellendichte, z.B. doppelter Kontaktstellendichte zu versehen, wobei die eingesetzte Elektronik nicht erhöht werden muß. Eine solche Erhöhung der Kontaktdichte ist zweckmäßig, wenn an der Leiterplatte Kontaktstellenbereiche mit hoher lokaler Dichte vorgesehen sind, wie sie z.B. für moderne, hochintegrierte ICs notwendig sind.
Ein weiterer Vorteil der Erfindung liegt darin, daß man mit einer einzigen Grundrasterplatte 2 durch Variieren der Anordnung der Kontaktstifte 17 im Busadapter 14 die elektrischen Verbindungen zwischen den Scankanälen 9 verändern kann. Hierdurch kann man an einer einzigen Grundrasterplatte 2 unterschiedliche
Verknüpfungen der Kontaktstellen 4 im Prüffeldbereich 11 erzeugen und individuell an die zu prüfende Leiterplatte anpassen.
Die Erfindung ist nicht auf obiges Ausführungsbeispiel beschränkt; im Rahmen der Erfindung liegt z.B. auch eine Ausführungsform, bei der die Elektronikkarten an der
Busplatte angeschlossen sind, wobei bspw. der Busadapter und die Busplatte unterhalb der Grundrasterplatte angeordnet sind. Es ist auch möglich, daß die Busplatte mit Steckstiften versehen ist, die direkt in die hohlen, ohne Abdeckung ausgebildeten Durchkontaktierungen des Anschlußbereichs 12 eingesteckt werden können. Bei einer solchen Ausführungsform wird kein Adapter benötigt, da die Busplatte unmittelbar mit der Grundrasterplatte verbunden wird. Es sind jedoch auch beliebige andere Verbindungstechniken möglich zum selektiven elektrischen Verbinden der Scankanäle. Der Busadapter kann z.B. auch als Gummiadapter ausgebildet sein. Ein solcher Gummiadapter ist eine elastische Gummiplatte mit elektrisch leitenden Abschnitten, die die Scankanäle mit den Busleitungen elektrisch verbinden.

Claims

Ansprüche
1. Vorrichtung zum Prüfen von unbestückten Leiterplatten, insbesondere großflächigen, unbestückten Leiterplatten, mit einem Grundraster (3), das mit in einem vorbestimmten Raster angeordneten
Kontaktstellen (4) versehen ist, wobei jeweils mehrere Kontaktstellen (4) elektrisch mit einem geradlinig verlaufenden Scankanal (9) verbunden sind, und auf dem Grundraster (3) ein Adapter und/oder ein Translator lagert, einer Auswerteelektronik, die elektrisch mit den Kontaktstellen über die Scankanäle (9) verbunden ist eine zu prüfende Leiterplatte auf den Adapter und/oder den Translator derart aufgelegt werden kann, daß der Adapter und/oder Translator einen elektrischen Kontakt von auf der Leiterplatte befindlichen Leiterplattentestpunkten zu Kontaktstellen (4) des
Grundrasters (3) herstellt, und einer Einrichtung zum elektrischen Verbinden von zumindest zwei Scankanälen (9).
2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die Einrichtung zum elektrischen Verbinden von zumindest zwei Scankanälen (9) eine Busplatte (15) mit mehreren vorzugsweise parallel verlaufenden Busleitungen (16) aufweist, die selektiv mit den Scankanälen in Verbindung gebracht werden können.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß zwischen der Busplatte (15) und der das Grundraster (3) aufweisenden Grundrasterplatte (2) ein Busadapter (14) angeordnet ist, mit welchem die Scankanäle (9) selektiv mit den Busleitungen (16) verbunden sind.
4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Busplatte (15) mit Kontaktelementen, wie z.B. Kontaktstiften, zum direkten Kontaktieren einer die Scankanäle (9) aufweisenden Grundrasterplatte (2) versehen ist
5. Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch einen Grundrasterplatte (2) mit einem Prüffeldbereich (11 ), in dem die mit den Scankanälen (9) verbundenen Kontaktstellen (4) zum elektrischen Kontaktieren mit einer zu prüfenden Leiterplatte angeordnet sind, und einem Anschlußbereich (12), in dem weitere mit den Scankanälen verbundene Kontaktstellen (4) zum Kontaktieren der Busleitungen (16) vorgesehen sind.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß am Anschlußbereich (12) an der den Kontaktstellen (4) zum Kontaktieren der Busleitungen (16) gegenüberliegenden Seite der Grundrasterplatte (2) Kontaktstellen (13) zum Kontaktieren der Auswerteeiektronik vorgesehen sind.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Kontaktstellen (4, 13) an der Grundrasterplatte (2) paarweise gegenüberligend angeordnet und jeweils mit einem Scankanal (9) verbunden sind.
8. Vorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Prüffeldbereich eine Fläche von zumindest 250.000 mm2 aufweist.
9. Vorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Kontaktstellen (4) zum Kontaktieren der zu prüfenden Leiterplatte mit einem Rasterabstand von nicht mehr als 1/10 Zoll angeordnet sind.
PCT/EP1999/002753 1998-11-02 1999-04-16 Vorrichtung zum prüfen von leiterplatten Ceased WO2000026681A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP99923454A EP1031042B1 (de) 1998-11-02 1999-04-16 Vorrichtung zum prüfen von leiterplatten
JP2000580011A JP3708438B2 (ja) 1998-11-02 1999-04-16 プリント回路基板テスタ
DE59900130T DE59900130D1 (de) 1998-11-02 1999-04-16 Vorrichtung zum prüfen von leiterplatten
US09/622,391 US6441636B1 (en) 1998-11-02 1999-04-16 Device for testing printed boards

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19850367.9 1998-11-02
DE19850367 1998-11-02

Publications (1)

Publication Number Publication Date
WO2000026681A1 true WO2000026681A1 (de) 2000-05-11

Family

ID=7886354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1999/002753 Ceased WO2000026681A1 (de) 1998-11-02 1999-04-16 Vorrichtung zum prüfen von leiterplatten

Country Status (7)

Country Link
US (1) US6441636B1 (de)
EP (1) EP1031042B1 (de)
JP (1) JP3708438B2 (de)
CN (1) CN1219217C (de)
DE (1) DE59900130D1 (de)
TW (1) TW500925B (de)
WO (1) WO2000026681A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031516A1 (de) * 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
CN100357903C (zh) * 2004-04-01 2007-12-26 华硕电脑股份有限公司 测试装置及连接测试装置的方法
WO2008071541A3 (de) * 2006-12-15 2008-08-21 Atg Luther & Maelzer Gmbh Modul für eine prüfvorrichtung zum testen von leiterplatten

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231956A2 (de) * 2000-03-09 2002-08-21 Gambro, Inc. Verfahren und vorrichtung zur extrakorporalen blutbehandlung
US7071717B2 (en) * 2004-10-28 2006-07-04 Agilent Technologies, Inc. Universal test fixture
CN105676111A (zh) * 2016-01-27 2016-06-15 系新电子技术（苏州）有限公司 一种ict测试治具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838688A2 (de) * 1996-10-28 1998-04-29 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von Leiterplatten

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
US5241266A (en) * 1992-04-10 1993-08-31 Micron Technology, Inc. Built-in test circuit connection for wafer level burnin and testing of individual dies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838688A2 (de) * 1996-10-28 1998-04-29 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von Leiterplatten

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T. H. NEWSOM ET AL.: "card test flexibility with reduced lead length", IBM TDB, vol. 23, no. 7b, December 1980 (1980-12-01), pages 3096 - 3097, XP002113173 *
VANDERHELM R: "SMART TESTER FOR FLEX INTERFACE", MOTOROLA TECHNICAL DEVELOPMENTS, vol. 19, 1 June 1993 (1993-06-01), pages 88 - 90, XP000361490 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031516A1 (de) * 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
CN100357903C (zh) * 2004-04-01 2007-12-26 华硕电脑股份有限公司 测试装置及连接测试装置的方法
WO2008071541A3 (de) * 2006-12-15 2008-08-21 Atg Luther & Maelzer Gmbh Modul für eine prüfvorrichtung zum testen von leiterplatten
US7893705B2 (en) 2006-12-15 2011-02-22 Atg Luther & Maelzer Gmbh Module for test device for testing circuit boards

Also Published As

Publication number Publication date
EP1031042A1 (de) 2000-08-30
JP2002529708A (ja) 2002-09-10
CN1302379A (zh) 2001-07-04
JP3708438B2 (ja) 2005-10-19
CN1219217C (zh) 2005-09-14
US6441636B1 (en) 2002-08-27
DE59900130D1 (de) 2001-07-26
TW500925B (en) 2002-09-01
EP1031042B1 (de) 2001-06-20

Similar Documents

Publication Publication Date Title
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
DE102009049848A1 (de) Elektrische Verbindungsvorrichtung
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
EP0142119B1 (de) Anordnung zur Veränderung der Kontaktabstände eines Kontaktfeldrasters an einem Leiterplattenprüfgerät
DE10042224C2 (de) Modultestsockel für Prüfadapter
DE19961791C2 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
EP0288528B1 (de) Vorrichtung zum prüfen von elektrischen leiterplatten
DE102005060081A1 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
EP1031042B1 (de) Vorrichtung zum prüfen von leiterplatten
DE1800657B2 (de) Kontaktvorrichtung, insbesondere zur elektrischen Prüfung der Leitungszüge gedruckter oder geätzter Schaltungsplatten
EP0875767A2 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
EP0184619A2 (de) Leiterplatten-Prüfeinrichtung
EP0818684B1 (de) Vorrichtung zum Prüfen von elektrischen Leiterplatten
EP1322967B1 (de) Modul für eine prüfvorrichtung zum testen von leiterplatten
EP2238461B1 (de) Modul für einen paralleltester zum prüfen von leiterplatten
DE19943388B4 (de) Vorrichtung zum Prüfen von Leiterplatten
DE2750506C2 (de) Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen
DE2616975C3 (de) Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
DE2851858A1 (de) Kontaktiervorrichtung
DE102019201808B4 (de) Moduleinheit und Modulanordnung
EP0350609A2 (de) Leiterplattenprüfgerät
DE2954194C2 (de) Adapter zum Anschluß von eine Vielzahl von rasterartig verteilten Anschlußpunkten aufweisenden Prüflingen
EP0073489A2 (de) Elektrische Baugruppe
DE3626325C2 (de)
DE112005003526T5 (de) Teststecksockel

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99801980.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1999923454

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09622391

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999923454

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999923454

Country of ref document: EP