WO2001020419A1 - Semiconductor device - Google Patents

Description

明細書

技術分野

本発明は、 半導体装置のリップルリジェクション特性の向上と最低動作電圧の 低電圧化を可能とするための技術に関する。 背景技術

I C化された半導体装置は、 その内部に数多くの増幅回路や比較回路、 あるい は基準電圧発生回路などの基本機能回路が高密度で形成されている。 このような 半導体装置としては、 一例として、 内部回路を図 2に示す回路図のように構成し たレギユレ一夕 I Cが存在する。

図 2の回路は、 先ず、 入力端子 1と出力端子 2の間に P N P型のトランジスタ Q Jの主電流路を直列に接続し、 トランジスタ Q iのべ一スは P N P型のトランジ ス夕 Q ₂を主電流路を介してグランドに接続する。 トランジスタ のべ一ス、 ェ ミッ夕間には抵抗 ₃を接続し、出力端子 2とグランドとの間には抵抗 と R ₂ を直列に接続している。 そして電源供給回路 4 b、 基準電圧発生回路 5、 誤差増 幅回路 6を構成し、 基準電圧発生回路 5と誤差増幅回路 6の電源端子と入力端子 1との間に電源供給回路を接続する。 誤差増幅回路 6の一方の入力端子は基準電 圧発生回路 5の出力端子に接続し、 誤差増幅回路 6の他方の入力端子は抵抗 R , と抵抗 R ₂の接続点に接続し、誤差増幅回路 6の出力端子は卜ランジス夕 Q ₂のべ

—スに接続した構成となっている。

ここで電源供給回路 4 b、 基準電圧発生回路 5、 誤差増幅回路 6は、 それぞれ 以下のようにして構成している。

P N P型のトランジスタ Q_{4 1}のエミヅ夕を入力端子に接続し、 そのコレクタを 抵抗 R₈とダイオード D₄₃を介してグランドに接続する。 トランジスタ Q₄₁のべ —スと入力端子 1との間には抵抗 R 3を接続し、 トランジスタ Q ₄ のベースとグ ランドとの間には N P N型のトランジスタ Q ₄₂の主電流路を接続し、 トランジス 夕 Q₄₁のコレクタ、 ベース間にはダイオード D₄₁を接続する。 トランジスタ Q_{4 2}のベースは抵抗 R ₄を介して制御入力端子 3に接続し、 電源供給回路 4 bを構成 する。

また、 電源供給回路 4bを構成するトランジスタ Q₄₁のコレクタに、 PNP型 のトランジスタ Q₅₁およびトランジスタ Q₅₂の各エミヅ夕を接続する。 トランジ ス夕 Q₅₁およびトランジスタ Q₅₂の互いのベースを共通接続し、 トランジスタ Q ₅ jのコレクタ、ベース間を接続する。 トランジスタ Q₅₁とトランジスタ Q₅₂のそ れそれのコレクタは、 それぞれ NPN型のトランジスタ Q₅₃あるいはトランジス 夕 Q₅₄のコレクタに接続する。トランジスタ Q₅₃とトランジスタ Q₅₄の互いのベ —スを共通接続し、 トランジスタ Q₅₄のコレクタ、 ベース間を接続する。 トラン ジス夕 Q ₅₃のェミツ夕を抵抗 R , 0と抵抗 R ₁！の直列回路を介してグランドに接続 し、 トランジスタ Q ₅₄のエミヅ夕を抵抗 R！ 0と抵抗 R！ Jの接続点に接続する。ベ ースが電源供給回路 4 bの抵抗 R ₈とダイオード D ₄₃の接続点に接続されたトラン ジス夕 Q ₅₅の主電流路をトランジスタ Q ₅₃の主電流路に対して並列に接続し、基 準電圧発生回路 5を構成する。

そして、 電源供給回路 4bを構成するトランジスタ Q₄₁のコレクタに、 PNP 型のトランジスタ Q₆₁およびトランジスタ Q ₆₂の各エミッ夕を接続する。 トラン ジス夕 Q ₆ iおよびトランジスタ Q ₆₂の互いのベースを共通接続し、 トランジスタ

Q₆₂のコレクタ、 ベース間を接続する。 トランジスタ Q₆₁とトランジスタ Q₆₂ のそれぞれのコレクタは、 それぞれ NPN型のトランジスタ Q₆₃あるいはトラン ジス夕 Q₆₄のコレクタに接続する。トランジスタ Q₆₃とトランジスタ Q₆₄の各ェ ミッ夕は共通接続し、 その各エミヅ夕の共通接続点とグランドの間に抵抗 R₁₂を 接続する。 トランジスタ Q₆₃のべ一スは基準電圧発生回路 5を構成するトランジ ス夕 Q₅₄のコレクタおよびベースに接続し、 トランジスタ Q₆₄のべ一スを抵抗 R iと抵抗 R₂の接続点に接続する。トランジスタ Q₆₁とトランジスタ Q₆₃のコレク 夕同士の接続点をトランジスタ Q ₂のベースに接続し、 誤差増幅回路 6を構成す る。

以上のような構成とした図 2の回路では、 制御入力端子 3に印加される制御信 号のレベルが高くなるとトランジスタ Q₄₂およびトランジスタ Q₄₁がオン状態と なる。 すると、 電源供給回路 4bのトランジスタ Q₄₁を介して、 入力端子 1に接 続された外部電源から基準電圧発生回路 5、 誤差増幅回路 6の各内部回路に駆動 電圧が供給される。

駆動電圧の供給を受けた基準電圧発生回路 5は、 回路の起動時において、 先ず トランジスタ Q₅₅が導通することによりトランジスタ Q₅₁と Q₅₂によるカレント ミラ一回路が動作する。次にトランジスタ Q ₅ と Q ₅₂から電流の供給を受けたト ランジス夕 Q₅₃と Q₅₄によるカレントミラ一回路が動作し、 トランジスタ Q₅₃ の導通に伴ってトランジスタ Q₅₅はオフ状態となる。以後、 運転状態となった基 準電圧発生回路 5は、 半導体材料のバンドギャップに基づく、 およそ 1. 25V の基準電圧をトランジスタ Q₅₄のコレクタおよびベースの位置に発生させること になる。

一方、 駆動電圧の供給を受けた誤差増幅回路 6については、 先ず、 基準電圧の 供給を受けたトランジスタ Q₆₃が動通し、 これに伴ってトランジスタ Q₂および トランジスタ が導通する。 トランジスタ が導通すると、 トランジスタ を介して入力端子 1から出力端子 2に電力が伝達され、 出力端子 2に出力電圧が 出現する。 出力端子 2に出現した出力電圧は抵抗 と R₂によって分圧され、 こ の分圧電圧はトランジスタ Q₆₄のペースに供給される。 するとトランジスタ Q₆

₄は導通し、 トランジスタ Q₆₁、 Q₆₂によるカレントミラ一回路が動作する。 以 後、 運転状態となった誤差増幅回路 6は、 トランジスタ Q₆₃に供給された基準電 圧とトランジスタ Q₆₄に供給された分圧電圧に応じてトランジスタ Q₂および の導通量を制御し、 出力電圧の大きさを一定に制御することになる。

このような図 2の回路では、 基準電圧発生回路 5および誤差増幅回路 6は、 ォ ン状態のトランジスタ Q₄₁と入力端子 1を介して外部電源と接続される。 このた め、 外部電源から供給される電圧が変動した場合、 基準電圧発生回路 5および誤 差増幅回路 6は電圧変動の影響を直接に受けてしまう。 これに加え、 各回路 5、 6の電源側に設けられた各トランジスタ Q₅₁、 Q₅₂、 Q₆₁および Q₆₂には、 P NP型のトランジスタであるため印加電圧が高いとァ一リ一効果が大きく現れる、 また、 PNP型のトランジスタは製造プロセスにおける諸条件の変動の影響を受 けやすく、 製品毎の特性値のばらつきが大きくなるといつた問題が有つた。

これらの理由から、 図 2の構成による回路は、 特に電圧変動の影響を受け易い ものとなっており、 半導体装置の入力電圧の変動に対するリ ヅプルリジェクショ ン特性の向上とその特性の均質化が困難であった。

このような図 2の回路に対して、 電源供給回路を図 3に示すような構成とする ことにより、 特性の改善を図ることがあった。

図 3の回路は、 PNP型のトランジスタ Q₄₈およびトランジスタ Q₄₉の各エミ ヅ夕を入力端子 1に接続する。 トランジスタ Q ₄₈と Q ₄₉の互いのベースを共通接 続し、 トランジスタ Q₄₈のコレクタ、 ベース間を接続する。 トランジスタ Q₄₈ のコレクタとグランドとの間には抵抗 R₉とトランジスタ Q₄₂の主電流路を直列 に接続し、 トランジスタ Q ₄₂のべ一スは抵抗 R ₄を介して制御入力端子 3に接続 する。 トランジスタ Q₄₉のコレクタは NPN型のトランジスタ Q₄₁₀のベースに 接続し、 トランジスタ Q₄₉のコレクタとグランドとの間には複数のダイオード D ₄₄〜D₄₈を直列に接続する。 そして、 トランジスタ Q₄₁₀のコレクタを基準電圧 発生回路 5および誤差増幅回路 6の接続し、 電源供給回路 4 cを構成していた。 このような構成とした電源供給回路 4 cでは、制御入力端子 3に印加される制御 信号のレベルが高くなるとトランジスタ Q₄₂がオン状態となり、 トランジスタ Q ₄₈、 Q₄₉によるカレントミラ一回路が動作する。 トランジスタ Q₄₉の主電流路を 通過した電流の一部は直列接続したダイオード D ₄₄〜 D ₄₈を介してグランドに流 入し、この時にダイオード D₄₄〜D₄₈に発生した順方向電圧によってトランジス 夕 Q_{4 1} oのベースの位置の電位が上昇する。するとトランジスタ Q₄₁₀はェミツ夕 の位置の電圧とそのベース、 エミッ夕間電圧の合成値がベースの位置の電圧と同 じになるように動作し、 基準電圧発生回路 5および誤差増幅回路 6に供給する駆 動電圧を、 ほぼダイオード D ₄₄〜 D ₄₈に発生した全順方向電圧から Q ₄10のべ一 ス、 エミッ夕間電圧を差し引いた大きさにする。 これにより、 仮に入力電圧が変 動しても駆動電圧の変動量は入力電圧のそれよりも小さく抑えられ、 入力電圧の 変動に対する半導体装置のリップルリジェクション特性の向上と特性の均質化が 可倉 となる。 ，

(発明が解決しょうとする課題）

ところで、 図 3中の基準電圧発生回路 5に図 2と同様なバンドギヤップ型の基 準電圧発生回路を使用する場合、 基準電圧発生回路 5に供給する駆動電圧には、 およそ 1. 8 V以上の電圧値が必要である。 図 3の構成の回路においては、 この 駆動電圧はダイオード D₄₄〜D₄₈の全順方向降下電圧によって決定される。 ダイォード素子の順方向降下電圧の大きさは室温状態で素子 1個当たりおよそ 0. 7Vである。 そこで、 駆動電圧を 1. 8 V以上にするためには、 トランジス 夕 Q₄₁。のべ一ス、 ェミッタ間電圧を考慮に入れると、 ダイオード素子が 4本必 要になる。 しかし、 ダイオード素子は— 2 mV/°C程度の温度特性を持っため、 半導体装置の全使用温度範囲において駆動電圧が 1. 8 Vを下回らないようにす るには、 さらにダイオード素子を 1本カ卩える必要が有る。 従って図 3に示す電源 供給回路 4 cでは、合計 5本以上のダイォード素子を直列接続しなければならない このような場合、 外部電源から半導体装置に供給する電圧としては、 ダイォ一 ド D _{4 4}〜D _{4 8}の全順方向降下電圧にトランジスタ Q _{4 9}のコレクタ、エミッ夕間電 圧を加えた、 3 . 5 V以上の電圧値が要求されることになる。 しかし、 現在の巿 場では半導体装置の最低の動作電圧値に 2 . 5 Vが要求されており、 3 . 5 V以 上の電圧値が要求される図 3の電源供給回路 4 cを採用した半導体装置では要求仕 様を満足できなかった。

そこで本発明は、 リップルリジェクシヨン特性の向上と動作電圧の低電圧化が 可能な半導体装置を提供することを目的とする。

(課題を解決するための手段）

上記課題を解決するための本発明による半導体装置は、 外部電源に接続される 入力端子と、 基準電圧発生回路を含む内部回路とを具備し、 さらに、 内部回路に 対して駆動電圧を供給するための第 1のトランジス夕と 基準電圧発生回路が出 力する基準電圧と駆動電圧の大きさに応じて電流を通過させる第 2のトランジス 夕とを有し、 駆動電圧を入力端子に供給された電圧よりも低く、 かつ、 基準電圧 発生回路が出力する基準電圧よりも高い大きさとする、 入力端子と内部回路との 間に接続された電源供給回路とを具備することを特徴とする半導体装置である。 図面の簡単な説明

図 1は、 本発明による半導体装置の実施例の回路図である。

図 2は、 従来の半導体装置の一例の回路図である。

図 3は、 特性面の改良を図った従来の半導体装置の別の回路図である。 発明の実施の形態

半導体装置の入力端子と基準電圧発生回路を含む内部回路の間に電源供給回路 を接続する。

電源供給回路は、 入力端子と内部回路の間にその主電流路が接続され、 内部回 路に対して駆動電圧を供給するための第 1のトランジスタと、 主電流路の一端に 駆動電圧が、 制御端子に基準電圧発生回路からの基準電圧が供給され、 基準電圧 と駆動電圧の大きさに応じて電流を通過させる第 2のトランジスタとを有するも のとする。 そして第 2のトランジスタを通過した電流に応じて第 1のトランジス 夕の導通量を制御し、 駆動電圧を入力端子に印加される電圧よりも低く、 基準電 圧発生回路が出力する基準電圧よりも高い値に設定する。 具体的には、 駆動電圧 は、 基準電圧よりも半導体素子の順方向電圧の分だけ高い値に設定し、 その半導 体素子は第 2のトランジスタとする。

(実施例）

リップルリジェクション特性の向上と動作電圧の低電圧化を可能とする本発明 の実施例による半導体装置の回路図を図 1に示した。 図 1に示す回路は、 電源供 給回路 4 aを以下のように構成した。 なお、 図 1において、 図 2、 図 3に示され たものと同じ構成要素に対しては同じ符号を付与してある。

トランジスタ Q₄₁のエミヅ夕は入力端子 1に接続し、 トランジスタ Q₄₁のべ一 ス、 エミヅ夕間、 コレクタ、 ベース間にはそれぞれ抵抗 R ₃、 ダイオード D₄₁を 接続する。 トランジスタ Q ₄ のベースはトランジスタ Q₄₂のコレクタに接続し、 トランジスタ Q₄₂のエミッ夕はダイオード D₄₂と抵抗 R₅の直列回路を介してグ ランドに接続する。 トランジスタ Q₄₂のベースは抵抗 R₄を介して制御入力端子 3に接続し、 さらにトランジスタ Q₄₂のべ一スは NPN型のトランジスタ Q₄₃ のコレクタに接続する。 トランジスタ Q₄₃のベースはトランジスタ Q₄₂のエミッ 夕に接続し、 トランジスタ Q₄₃のエミッ夕はグランドに接続する。

トランジスタ Q₄₁のコレクタは PNP型のトランジスタ Q₄₄のェミツ夕に接続 し、 トランジスタ Q₄₄のコレクタは PNP型のトランジスタ Q₄₅のェミツ夕に接 続し、 トランジスタ Q₄₅のコレクタはダイオード D₄₂と抵抗 R₅の接続点に接続 する。 2つの NPN型のトランジスタ Q₄₆と Q₄₇のべ一スを共通接続し、各エミ ッ夕をグランドに接続する。 トランジスタ Q₄₆のコレクタ、 ベース間を接続し、 トランジスタ Q₄₆のコレクタをトランジスタ Q₄₅のベースに接続する。 トランジ ス夕 Q₄₇のコレクタを抵抗 R₇を介してトランジスタ Q₄₄のベースに接続し、 ト ランジス夕 Q ₄₄のベースを抵抗 R ₆を介して基準電圧発生回路 5の基準電圧が得 られる回路点に接続し、 電源供給回路 4 aを構成する。

なお、基準電圧発生回路 5の起動用のトランジスタ Q₅₅のべ一スをトランジス 夕 Q ₄₂のェミツ夕へ接続すること以外の残りの回路部分については、 図 1と図 2 の回路構成は同一である。

以上のような構成とした図 1の回路では、 電源供給回路 4 aは基準電圧発生回 路 5及び誤差増幅回路 6に対し、 以下のようにして駆動電圧を供給する。

制御入力端子 3に印加される制御信号のレベルが高 <なると、 トランジスタ Q ₄₂と共にトランジスタ Q ₄ iが導通し、電源供給回路 4 aから基準電圧発生回路 5 および誤差増幅回路 6の各内部回路に駆動電圧が供給される。 ここでトランジス 夕 Q ₄₃は、 トランジスタ Q ₄₂のベース電流をダイオード D ₄₂と抵抗 R ₅の直列回 路間に現れた電圧に応じて安定化する役割を果たす。 トランジスタ Q ₄₂が導通し た直後にトランジスタ Q ₅₅が導通することにより基準電圧発生回路 5が動作を開 始し、 トランジスタ Q₅₄のベースおよびコレクタの位置におよそ 1. 25Vの基 準電圧を発生させる。 この基準電圧は誤差増幅回路 6に供給されると同時に、 電 源供給回路 4 aのトランジスタ Q₄₄のベースにも抵抗 R₆を介して供給される。 ここで、 トランジスタ Q₄₁のコレクタの位置に現れる駆動電圧が所定の電圧値 を越えて高くなろうとすると、 トランジスタ Q₄₄のコレクタからトランジスタ Q

₄₅の主電流路を介して抵抗 R ₅に流入する電流が増加する。すると抵抗 R ₅の端子 間電圧が増加し、 トランジスタ Q₄₂を介して流れるトランジスタ Q₄₁のベース電 流の流量が減少する。 その結果、 トランジスタ Q₄₁はコレクタ、 エミッ夕間電圧 を増加させ、 駆動電圧が前記所定の電圧値を越えて高くなろうとするのを抑制す る。 なお、 図 1に示す構成の回路における所定の電圧値とは、 トランジスタ Q₄₄ のベースに供給される基準電圧とトランジスタ Q₄₄のベース、 エミッ夕間の順方 向電圧を合わせた電圧値にほぼ等しい値である。

図 1のような構成では、 基準電圧が 1. 25V、 トランジスタ Q₄₄のべ一ス、 エミッ夕間の順方向電圧がおよそ 0. 65 V前後であるため、 基準電圧発生回路 5に供給される駆動電圧は電源供給回路 4 aによって約 1. 9 Vの値に設定され ることになる。 仮に外部電源からの供給電圧が変動しても、 上記した電源供給回 路 4 aによる駆動電圧の設定動作によって、 基準電圧発生回路 5、 誤差増幅回路 6への供給電圧の変動の影響は非常に小さくすることができる。 その結果、 半導 体装置内の各回路の見掛け上のリヅプルリジェクシヨン特性は向上する。 また、 1. 9 Vの駆動電圧とトランジスタ Q41のコレクタ、 エミヅ夕間電圧を考慮す ると、 図 1に示す回路構成とした半導体装置は最低の動作電圧を約 2 Vにするこ とができ、 動作電圧の低電圧化も可能となる。

なお、 トランジスタ Q₄₆とトランジスタ Q₄₇によるカレントミラ一回路はトラ ンジス夕 Q₄₄と Q₄₅のベース電流を補正する役割を果たしている。 また、 この動 作の中で図 1に示すトランジスタ Q ₄ iは、制御入力端子 3に印加された制御信号 のレベルに応じて基準電圧発生回路 5などの内部回路に供給する駆動電圧をオン 、 オフするスィッチとしての機能と、 駆動電圧を安定ィ匕するための電圧制御素子 としての機能を合わせ持っている。 さらにトランジスタ Q₄₂、 トランジスタ Q_{4 3}および抵抗 R₅の回路部分は、 トランジス夕 Q₄ のベース電流を安定的に流す定 電流回路としての機能と共に、 トランジスタ Q₄₄から流入する電流信号に応じて トランジス夕 Q₄！のベース電流を制御する制御回路としての機能を合わせ持って いる。 以上に説明した本発明の実施例において、 図 1の回路図は全体としてシリーズ レギユレ一夕を構成しているが、 これに限定されず、 本発明は基準電圧発生回路 を含む内部回路を具備する種々の半導体装置に適用可能である。

また図 1の実施例では、 制御入力端子 3を有し、 外部から動作をオン、 オフす ることが可能な構成の半導体装置を示しているが、 例えば抵抗 R ₄の一端を制御 入力端子 3ではなく入力端子 1に接続し、 外部から動作をオン、 オフすることが できない構成の半導体装置であっても良い。

さらに、 電源供給回路 4 a中のダイオード D _{4 2}を省略する、基準電圧発生回路 5を他の回路構成にするなど、 本発明の要旨を変更しない範囲で回路構成を変更 することは可能である。

(発明の効果）

以上に説明したように本発明による半導体装置は、 内部回路に対して駆動電圧 を供給するための第 1のトランジスタと、 基準電圧発生回路が出力する基準電圧 と駆動電圧の大きさに応じて電流を通過させる第 2のトランジスタとを有する電 源供給回路を入力端子と内部回路との間に接続する。 ここで電源供給回路は、 駆 動電圧を基準電圧発生回路が出力する基準電圧よりも半導体素子の順方向電圧の 分だけ高い大きさとなるように、 第 2のトランジスタを通過した電流に応じて第 1のトランジスタの導通量を制御することを特徴としている。

これにより、 電源供給回路の駆動電圧の設定動作によって内部回路への供給電 圧の変動の影響は非常に小さくすることができ、 半導体装置のリッブルリジェク シヨン特性は向上する。 また、 駆動電圧は基準電圧よりも半導体素子の順方向電 圧分だけ高い値に設定されることから、 半導体装置の動作電圧も低くできる。 従って本発明によれば、 リヅプルリジェクション特性の向上と動作電圧の低電 圧化が可能な半導体装置を提供することが可能となる。

Claims

請求の範囲

1 . 外部電源に接続される入力端子と、

基準電圧発生回路を含む内部回路と、

該内部回路に対して駆動電圧を供給するための第 1のトランジスタと、 該基準 電圧発生回路が出力する基準電圧と該駆動電圧の大きさに応じて電流を通過させ る第 2のトランジスタとを有し、 該駆動電圧を該入力端子に供給された電圧より も低 かつ、該基準電圧発生回路が出力する基準電圧よりも高い大きさとする、 該入力端子と該内部回路との間に接続された電源供給回路と、

を具備することを特徴とする半導体装置。

2 . 前記供給電圧は、 前記基準電圧発生回路が出力する基準電圧よりも、 半導体 素子の P N接合部分に発生する順方向降下電圧の分だけ高くした事を特徴とする 請求項 1に記載した半導体装置。

3 . 前記基準電圧発生回路がバンドギャップ型であることを特徴とする、 請求項 1または請求項 2に記載した半導体装置。