WO2001059928A1 - Symmetrierschaltungsanordnung - Google Patents

Symmetrierschaltungsanordnung Download PDF

Info

Publication number
WO2001059928A1
WO2001059928A1 PCT/EP2000/001134 EP0001134W WO0159928A1 WO 2001059928 A1 WO2001059928 A1 WO 2001059928A1 EP 0001134 W EP0001134 W EP 0001134W WO 0159928 A1 WO0159928 A1 WO 0159928A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
amplifier
inverting input
output signal
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2000/001134
Other languages
English (en)
French (fr)
Inventor
Otmar Kern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Georg Neumann GmbH
Original Assignee
Georg Neumann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Georg Neumann GmbH filed Critical Georg Neumann GmbH
Priority to PCT/EP2000/001134 priority Critical patent/WO2001059928A1/de
Priority to AT00912456T priority patent/ATE279813T1/de
Priority to EP00912456A priority patent/EP1273100B1/de
Priority to JP2001559141A priority patent/JP3771172B2/ja
Priority to DK00912456T priority patent/DK1273100T3/da
Priority to US10/203,160 priority patent/US6583658B1/en
Priority to DE2000508276 priority patent/DE50008276D1/de
Publication of WO2001059928A1 publication Critical patent/WO2001059928A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Definitions

  • the invention relates to a
  • Balancing circuit arrangement according to the preamble of claim 1. Such a circuit arrangement is generally known.
  • High-resolution delta-sigma converters are usually used to convert an analog signal, for example the output signal of a condenser microphone capsule, into a digital signal. For technical reasons, such converters operate on an operating voltage of +5 volts and have symmetrical analog inputs. The permissible analog input levels for full modulation are defined with a maximum of +/- 1.25 volts in phase opposition to each input connection, which corresponds to a differential signal of +/- 2.5 volts. An asymmetrical analog input signal, such as that from a Condenser microphone capsule is provided behind the impedance converter, must therefore always be inverted. A suitable balancing circuit arrangement according to the prior art is shown in FIG. 1.
  • the output signal SI of a signal source is switched to the non-inverting input of a first amplifier 2.
  • its output signal S2 is fed back undiminished in the sense of negative feedback to the inverting input of the amplifier 2.
  • the signal S2 is fed to the non-inverting input of an analog-digital converter 4.
  • the output signal S2 of the first amplifier 2 is connected to the inverting input of a second amplifier 3 via a series resistor R2.
  • the non-inverting input of the second amplifier 3 is at ground or reference potential.
  • the output signal S3 of the second amplifier 3 is fed to the inverting input of the analog-digital converter 4 and is furthermore via a resistor R1 in the sense of a Negative feedback is fed back to the inverting input of the second amplifier 3.
  • the negative feedback resistor R1 has the same value as the series resistor R2.
  • the output signal S3 of the second amplifier 3 is equal in amount to the output signal S2 of the first amplifier 2 and is inverted with respect to the signal S2.
  • the digital signal S4 generated at the output of the analog-digital converter 4 represents the difference signal between the input signals S2 and S3 of the converter 4 and therefore corresponds in magnitude to twice the value of the signal S2.
  • the signal SI of the signal source 1 is - based on the symmetrical input of the analog-digital converter 4 - amplified by a factor of 2, so that only a maximum source signal level of +/- 1.25 volts can be processed.
  • the peak amplitudes processed in modern analog condenser microphone capsules are significantly higher.
  • the second amplifier 3 adds its own noise components to the noise of the first amplifier 2 disproportionately. This is because the noise generated in the second amplifier 3 always appears as if it were being fed in at its inverting input.
  • the object of the invention is to provide a balancing circuit arrangement which can process higher maximum levels of the source signal and is lower in noise.
  • Fig. 2 is an electrical circuit diagram of a first
  • Fig. 3 is an electrical circuit diagram of another
  • the same circuit structure as in FIG. 1 is provided in principle, but in contrast to FIG. 1, the output signal S3 of the amplifier 3 is not only fed back to the inverting input of the second amplifier 3, but also to the base point the signal source 1 is supplied. This creates the effect of a negative feedback that coincides with the base point of the signal source 1 opposite sign, compared to their output signal SI.
  • the correct addition of the two signal voltages SI and S3 automatically yields the voltage amount which is generated by the signal source 1 between its two connections.
  • the signal voltage SI - in relation to the reference potential or ground - decreases by the amount of the signal voltage S3 in accordance with the relationship
  • V ges is the total gain of the closed control loop of the circuit arrangement between the output and the base point of the signal source 1.
  • the signal voltage SI thus decreases to half the value available in the circuit arrangement according to FIG. 1.
  • the signal voltage source 1 now carries a symmetrical signal at its two connections with the same amount as the difference signal between the outputs of the amplifiers 2 and 3 or the symmetrical input of the analog-digital converter 4.
  • Such an amplification can, as shown with reference to the embodiment according to FIG. 3, be set by voltage division in the negative feedback path of the amplifier 2. The resistors R3 and R4 are used for this in FIG.
  • the signal S3 traced back to the base point of the signal source 1 can in turn be weakened by the amount of the gain of the first amplifier 2.
  • the noise signal suppression and the symmetry of the signal SI from the voltage source 1 the same advantageous conditions then result as described with reference to the exemplary embodiment according to FIG. 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Bei einer Symmetrierschaltungsanordnung zum Umwandeln eines asymmetrischen analogen Eingangssignals (S1) in ein symmetrisches Ausgangssignal (S2, S3) ist ein erster Verstärker (2) vorgesehen, dessen nicht-invertierender Eingang mit dem analogen Eingangssignal (S1) verbunden ist und dessen Ausgangssignal (S2) auf dessen invertierenden Eingang gegengekoppelt ist. Ferner ist ein zweiter Verstärker (3) vorgesehen, dessen nicht-invertierender Eingang auf Masse gelegt ist, dessen invertierender Eingang mit dem Ausgangssignal (S2) des ersten Verstärkers (2) über einen Vorwiderstand (R2) verbunden ist und dessen Ausgangssignal (33) über einen Gegenkopplungswiderstand (R1) auf seinen invertierenden Eingang gegengekoppelt ist, wobei der Gegenkopplungswiderstand (R1) und der Vorwiderstand (R2) den gleichen Widerstandswert aufweisen. Um höhere maximale Pegel des Quellensignals verarbeiten zu können und das Rauschen des zweiten Verstärkers zu unterdrücken, wird vorgeschlagen, das Ausgangssignal (S3) des zweiten Verstärkers (3) auf den Fusspunkt der Signalquelle (1) für das anologe Eingangssignal (S1) für das analoge Eingangssignal (S1) gegenzukoppeln.

Description

SYMMETRIERSCHALTUNGSANORDNUNG
B E S C H R E I B U N G
Die Erfindung bezieht sich auf eine
Symmetrierschaltungsanordnung gemäß dem Oberbegriff des Patentanspruch 1. Eine derartige Schaltungsanordnung ist allgemein bekannt.
Zur Umwandlung eines analogen Signals, beispielsweise des Ausgangssignals einer Kondensatormikrofonkapsel, in ein digitales Signal werden üblicherweise hochauflösende Delta-Sigma- Wandler verwendet. Derartige Wandler arbeiten technologisch bedingt an einer Betriebsspannung von +5 Volt und weisen symmetrische Analog-Eingänge auf. Die zulässigen analogen Eingangspegel für Vollaussteuerungen werden hierbei mit maximal +/-1,25 Volt gegenphasig zu jedem Eingangsanschluß definiert, was einem Differenzsignal von +/- 2,5 Volt entspricht. Ein asymmetrisches analoges Eingangssignal, wie es beispiels-weise von einer Kondensator-Mikrofonkapsel hinter dem Impedanzwandler zur Verfügung gestellt wird, muß daher stets zusätzlich invertiert werden. Eine hierfür geeignete Symmetrierschaltungsanordnung nach dem Stand der Technik ist in Figur 1 dargestellt.
In Figur 1 wird das Ausgangssignal SI einer Signalquelle 1, beispielsweise einer Mikrofonkapsel, auf den nicht-invertierenden Eingang eines ersten Verstärkers 2 geschaltet. Damit der erste Verstärker 2 die Verstärkung V= + l besitzt, wird dessen Ausgangssignal S2 unvermindert im Sinne einer Gegenkopplung auf den invertierenden Eingang des Verstärkers 2 rückgeführt. Des weiteren wird das Signal S2 auf den nicht-invertierenden Eingang eines Analog-Digital- Wandlers 4 geführt. Weiterhin wird das Ausgangssignal S2 des ersten Verstärkers 2 über einen Vorwiderstand R2 mit dem invertierenden Eingang eines zweiten Verstärkers 3 verbunden. Der nicht- nvertierende Eingang des zweiten Verstärkers 3 liegt auf Masse bzw. Bezugspotential. Das Ausgangssignal S3 des zweiten Verstärkers 3 wird dem invertierenden Eingang des Analog-Digital-Wandlers 4 zugeführt und wird ferner über einen Widerstand Rl im Sinne einer Gegenkopplung auf den invertierenden Eingang des zweiten Verstärkers 3 rückgeführt. Der Gegenkopplungswiderstand Rl besitzt den gleichen Wert wie der Vorwiderstand R2. Durch diese Beschallung besitzt der zweite Verstärker 3 für sein Eingangssignal S2 den Verstärkungsgrad V= - 1. Das Ausgangssignal S3 des zweiten Verstärkers 3 ist betragsmäßig gleich dem Ausgangssignal S2 des ersten Verstärkers 2 und ist gegenüber dem Signal S2 invertiert. Das am Ausgang des Analog-Digital-Wandlers 4 erzeugte digitale Signal S4 stellt das Differenzsignal zwischen den Eingangssignalen S2 und S3 des Wandlers 4 dar und entspricht daher betragsmäßig dem doppelten Wert des Signals S2.
Die Symmetrierschaltungsanordnung nach Fig. 1 besitzt folgende
Nachteile:
Das Signal SI der Signalquelle 1 wird - bezogen auf den symmetrischen Eingang des Analog-Digital-Wandlers 4 - um den Faktor 2 verstärkt, so daß nur ein maximaler Quellensignalpegel von +/-1,25 Volt verarbeitet werden kann. Die in modernen analogen Kondensatormikrofonkapseln verarbeiten Spitzenamplituden liegen jedoch deutlich höher. Der zweite Verstärker 3 addiert zu dem Rauschen des ersten Verstärkers 2 eigene Rauschanteile überproportional hinzu. Dies liegt daran, daß das im zweiten Verstärker 3 entstehende Rauschen stets so erscheint, als ob es an seinem invertierenden Eingang eingespeist würde. Während demzufolge der Verstärkungsgrad des zweiten Verstärkers 3 für das Nutzsignal mittels der Widerstände Rl, R2 auf V= - 1 eingestellt ist, wird das Rauschen des zweiten Verstärkers 3 wie ein in seinen nicht- invertierenden Eingang eingespeistes Signal entsprechend der Formel (Rl + R2) / R2 = 2 verstärkt.
Die Aufgabe der Erfindung besteht demgegenüber darin, eine Symmetrierschaltungsanordnung zu schaffen, welche höhere maximale Pegel des Quellensignals verarbeiten kann und rauschärmer ist.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Symmetrierschaltungsanordnung nach Anspruch 1 ergeben sich aus den Unteransprüchen.
Die Erfindung wird anhand von Ausführungsbeispielen in den Zeichnungen näher erläutert. Es zeigt:
Fig. 2 ein elektrisches Schaltbild eines ersten
Ausführungsbeispiels einer erfindungsgemäßen
Symmetrierschaltungsanordnung, und
Fig. 3 ein elektrisches Schaltbild eines weiteren
Ausführungsbeispiels einer erfindungsgemäßen
Symmetrierschaltungsanordnung .
Bei der in Figur 2 dargestellten Symmetrierschaltungsanordnung ist prinzipiell derselbe Schaltungsaufbau wie nach Fig. 1 vorgesehen, wobei jedoch im Unterschied zu Fig. 1 das Ausgangssignal S3 des Verstärkers 3 nicht nur auf den invertierenden Eingang des zweiten Verstärkers 3 gegengekoppelt wird, sondern gleichzeitig auch dem Fußpunkt der Signalquelle 1 zugeführt wird. Hierdurch entsteht die Wirkung einer Gegenkopplung, die den Fußpunkt der Signalquelle 1 mit entgegengesetztem Vorzeichen, verglichen mit deren Ausgangssignal SI, ansteuert. Die vorzeichenrichtige Addition der beiden Signalspannungen SI und S3 ergibt automatisch den Spannungsbetrag, welcher von der Signalquelle 1 zwischen ihren beiden Anschlüssen generiert wird.
Aufgrund der Gegenkopplung des Signals S3 auf den Fußpunkt der Signalquelle 1 vermindert sich die Signalspannung SI - bezogen auf Bezugspotential bzw. Masse - um den Betrag der Signalspannung S3 entsprechend der Beziehung
- 1 / Z X Vges , wobei Vges die Gesamtverstärkung des geschlossenen Regelkreises der Schaltungsanordnung zwischen Ausgang und Fußpunkt der Signalquelle 1 ist. Die Gesamtverstärkung Vges besitzt im Falle der Schaltungsanordnung nach Fig. 1 den Wert Vges= - 1. Damit vermindert sich die Signalspannung SI auf die Hälfte des bei der Schaltungsanordnung nach Fig. 1 vorhandenen Wertes. Auf diese Weise führt nun auch die Signalspannungsquelle 1 an ihren beiden Anschlüssen ein symmetrisches Signal mit dem gleichen Betrag wie das Differenzsignal zwischen den Ausgängen der Verstärker 2 und 3 bzw. dem symmetrischen Eingang des Analog-Digital-Wandlers 4. Der Grad der Verstärkung zwischen der Signalquelle 1 und dem Eingang des Analog-Digital-Wandlers 4 beträgt nur noch V= l, so daß Signalamplituden von SI bis +/- 2,5 Volt übertragen werden können.
Darüber hinaus ergibt sich ein weiterer wesentlicher Vorteil. Das unerwünschte Eigenrauschen des Verstärkers 3 wird hinsichtlich des auf Differenzsignale reagierenden Eingangs des Analog-Digital-Wandlers 4 vollständig beseitigt. Diese Wirkung entsteht dadurch, daß das am Ausgang des Verstärkers 3 entstehende Rauschen unvermindert über den Fußpunkt der Signalquelle 1 an den Eingang bzw. Ausgang des ersten Verstärkers 2 gelangt und dort mit gleichem Betrag und gleicher Phasenlage wie am Ausgang des zweiten Verstärkers 3 auftritt. Da der Ausgang des ersten Verstärkers 2 gleichzeitig den Fußpunkt des aus den Widerständen Rl und R2 gebildeten Gegenkopplungs-Spannungsteilers bildet, werden nicht-invertierte Signalanteile des zweiten Verstärkers 3, d.h. , dessen Eigenrauschen, nicht mehr in Richtung seines invertierenden Eingangs geteilt. Demzufolge wird dieses Rauschen nicht mehr, wie im Falle der Schaltungsanordnung nach Fig. 1, um den Faktor 2 verstärkt, sondern erhält die Verstärkung V = 1. Da das Rauschen mit gleichem Betrag und gleicher Phasenlage sowohl am Ausgang des zweiten Verstärkers 3 als auch am Ausgang des ersten Verstärkers 2 vorhanden ist, wird es von dem nur auf gegenphasige Signale reagierenden Analog- Digital-Wandler 4 nicht mehr erfaßt, sondern unterdrückt. Dieser Wirkungsmechanismus bleibt auch dann erhalten, wenn für bestimmte Betriebsfälle eine Signalverstärkung zwischen der Signalquelle 1 und dem Analog-Digital-Wandler 4 gewünscht wird. Eine solche Verstärkung kann, wie anhand der Ausführungsform nach Fig.3 gezeigt ist, durch Spannungsteilung im Gegenkopplungspfad des Verstärkers 2 eingestellt werden. Hierzu dienen in Fig. 3 die Widerstände R3 und R4. Durch die Wirkung der geschlossenen Regelschleife wird das Rauschen des zweiten Verstärkers 3 an seinem Ausgang um das Maß der eingestellten Verstärkung des ersten Verstärkers 2 negativ verstärkt, d.h., weitgehend unterdrückt, während es am Ausgang des ersten Verstärkers 2 unverändert mit dem Verstärkungsgrad V = 1 vorhanden ist. Des weiteren erscheint die abgegebene Signalspannung SI der Signalquelle 1 nicht mehr symmetrisch bezogen auf den Bezugspotential bzw. Masse, sondern nur noch als Addition der Signalspannungen SI und S3, wobei die Signalspannung S3 um den Betrag der Verstärkung des ersten Verstärkers 2 größer ist als die Signalspannung SI. Dies hat im allgemeinen keine Nachteile, während die Rauschspannung aus dem zweiten Verstärker 3 am Eingang des Analog-Digital-Wandlers 4 im Vergleich zu den Verhältnissen bei der bekannten Schaltungsanordnung nach Fig. 1 annähernd halbiert wird.
Durch Einfügen eines weiteren Spannungsteilers R5 und R6, der bevorzugt dasselbe Teilungsverhältnis aufweist wie die Widerstände Rl und R4, kann das auf den Fußpunkt der Signalquelle 1 rückgeführte Signal S3 wiederum um den Betrag der Verstärkung des ersten Verstärkers 2 abgeschwächt werden. Hinsichtlich der Rauschsignal- Unterdrückung und der Symmetrie des Signals SI aus der Spannungsquelle 1 ergeben sich dann wieder die gleichen vorteilhaften Verhältnisse wie anhand des Ausführungsbeispiels nach Fig. 2 beschrieben ist.

Claims

P A T E N T A N S P R Ü C H E
1. Symmetrierschaltungsanordnung zum Umwandeln eines asymmetrischen analogen Eingangssignals (SI) in ein symmetrisches Ausgangssignal (S2, S3), mit
-einem ersten Verstärker (2), dessen nicht-invertierender Eingang mit dem analogen Eingangssignal (SI) verbunden ist und dessen Ausgangssignal (S2) auf dessen invertierenden Eingang gegengekoppelt ist; einem zweiten Verstärker (3), dessen nicht-invertierender Eingang auf Masse gelegt ist, dessen invertierender Eingang mit dem Ausgangssignal (S2) des ersten Verstärkers (2) über einen Vorwiderstand (R2) verbunden ist und dessen Ausgangssignal (S3) über einen Gegenkopplungswiderstand (Rl) auf seinen invertierenden Eingang gegengekoppelt ist, wobei der Gegenkopplungswiderstand (Rl) und der Vorwiderstand (R2) den gleichen Widerstandswert aufweisen, dadurch gekennzeichnet, daß das Ausgangssignal (S3) des zweiten Verstärkers (3) auf den Fußpunkt der Signalquelle (1) für das analoge Eingangssignal (SI) gegengekoppelt ist.
2. Symmetrierschaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß das Ausgangssignal (S2) des ersten Verstärkers (2) über einen Spannungsteiler (R3, R4) auf seinen invertierenden Eingang gegengekoppelt ist, wobei der Abgriff des Spannungsteilers (R3, R4) mit dem invertierenden Eingang des ersten Verstärkers (2) verbunden ist.
3. Symmetrierschaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ausgangssignal (S3) des zweiten Verstärkers (3) über einen Spannungsteiler (R5, R6) auf den Fußpunkt der Signalquelle (1) für das analoge Eingangssignal (SI) gegengekoppelt ist, wobei der Abgriff des Spannungsteilers (R5, R6) mit dem Fußpunkt der Signalquelle (1) verbunden ist.
PCT/EP2000/001134 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung Ceased WO2001059928A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
PCT/EP2000/001134 WO2001059928A1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung
AT00912456T ATE279813T1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung
EP00912456A EP1273100B1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung
JP2001559141A JP3771172B2 (ja) 2000-02-11 2000-02-11 平衡化回路配列
DK00912456T DK1273100T3 (da) 2000-02-11 2000-02-11 Balanceringskredslöbsindretning
US10/203,160 US6583658B1 (en) 2000-02-11 2000-02-11 Balanced circuit arrangement
DE2000508276 DE50008276D1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2000/001134 WO2001059928A1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung

Publications (1)

Publication Number Publication Date
WO2001059928A1 true WO2001059928A1 (de) 2001-08-16

Family

ID=8163834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/001134 Ceased WO2001059928A1 (de) 2000-02-11 2000-02-11 Symmetrierschaltungsanordnung

Country Status (7)

Country Link
US (1) US6583658B1 (de)
EP (1) EP1273100B1 (de)
JP (1) JP3771172B2 (de)
AT (1) ATE279813T1 (de)
DE (1) DE50008276D1 (de)
DK (1) DK1273100T3 (de)
WO (1) WO2001059928A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327301B2 (en) 2003-04-10 2008-02-05 Agilent Technologies, Inc. Single end to differential signal converter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7899196B2 (en) * 2004-02-09 2011-03-01 Audioasics A/S Digital microphone
CN102265644A (zh) * 2008-12-24 2011-11-30 松下电器产业株式会社 平衡信号输出型传感器
JP2010206237A (ja) * 2009-02-27 2010-09-16 Panasonic Corp 増幅装置、センサモジュール
JP6173180B2 (ja) * 2013-11-15 2017-08-02 株式会社オーディオテクニカ マイクロホン及びマイクロホン装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2629172A1 (de) * 1976-06-29 1978-01-12 Siemens Ag Schaltungsanordnung zur ueberpruefung von analog-signalen auf das auftreten mit einer vorgegebene schwellwerte ueber- oder unterschreitenden amplitude
DD252716A1 (de) * 1986-09-09 1987-12-23 Erfurt Electronic Schaltungsanordnung zur umschaltung der polaritaet analoger signale
US4764752A (en) * 1987-06-15 1988-08-16 Ormond Alfred N Analog to digital converter having no zero or span drift
EP0375195A2 (de) * 1988-12-19 1990-06-27 Advanced Micro Devices, Inc. Zeitkontinuierlicher differentialer Analog-Digitalwandler
EP0415080A2 (de) * 1989-08-25 1991-03-06 STMicroelectronics S.r.l. Vorrichtung zur Umwandlung von elektrischen analogen unsymmetrischen Signalen in vollständig differentielle Signale
US5294783A (en) * 1992-01-10 1994-03-15 Welch Allyn, Inc. Analog reconstruction circuit and bar code reading apparatus employing same
EP0712002A2 (de) * 1994-11-08 1996-05-15 PAPST-MOTOREN GMBH & CO. KG Anordnung zur Erzeugung eines Drehzahl-Istwertsignals
US5592167A (en) * 1994-10-19 1997-01-07 Exar Corporation Analog-digital converter using current controlled voltage reference
US5872482A (en) * 1995-07-27 1999-02-16 Zentrum Mikroelektronik Dresden Gmbh Amplifier circuit having a pair of differential transistors with differing threshold values for perform offset compensation
FR2778513A1 (fr) * 1998-05-06 1999-11-12 Matra Nortel Communications Circuit de traitement de signal analogique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE252716C (de)
JPH03743Y2 (de) * 1981-04-10 1991-01-11
JPH02268521A (ja) * 1989-04-11 1990-11-02 Matsushita Electric Ind Co Ltd Ａ／ｄ変換方法及びａ／ｄ変換装置
US5159340A (en) * 1990-08-31 1992-10-27 Hewlett-Packard Company Signal digitizer for bar code readers
JP3173524B2 (ja) * 1992-05-15 2001-06-04 ソニー株式会社 アンバランス・バランス変換回路
ES2184972T3 (es) * 1997-09-05 2003-04-16 Cit Alcatel Disposicion de amplificador de salida diferencial y metodo para sintonizar la impedancia de salida de un amplificador de salida diferencial.
US6507223B2 (en) * 2001-02-22 2003-01-14 Sigmatel, Inc. Differential line driver having adjustable common mode operation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2629172A1 (de) * 1976-06-29 1978-01-12 Siemens Ag Schaltungsanordnung zur ueberpruefung von analog-signalen auf das auftreten mit einer vorgegebene schwellwerte ueber- oder unterschreitenden amplitude
DD252716A1 (de) * 1986-09-09 1987-12-23 Erfurt Electronic Schaltungsanordnung zur umschaltung der polaritaet analoger signale
US4764752A (en) * 1987-06-15 1988-08-16 Ormond Alfred N Analog to digital converter having no zero or span drift
EP0375195A2 (de) * 1988-12-19 1990-06-27 Advanced Micro Devices, Inc. Zeitkontinuierlicher differentialer Analog-Digitalwandler
EP0415080A2 (de) * 1989-08-25 1991-03-06 STMicroelectronics S.r.l. Vorrichtung zur Umwandlung von elektrischen analogen unsymmetrischen Signalen in vollständig differentielle Signale
US5294783A (en) * 1992-01-10 1994-03-15 Welch Allyn, Inc. Analog reconstruction circuit and bar code reading apparatus employing same
US5592167A (en) * 1994-10-19 1997-01-07 Exar Corporation Analog-digital converter using current controlled voltage reference
EP0712002A2 (de) * 1994-11-08 1996-05-15 PAPST-MOTOREN GMBH & CO. KG Anordnung zur Erzeugung eines Drehzahl-Istwertsignals
US5872482A (en) * 1995-07-27 1999-02-16 Zentrum Mikroelektronik Dresden Gmbh Amplifier circuit having a pair of differential transistors with differing threshold values for perform offset compensation
FR2778513A1 (fr) * 1998-05-06 1999-11-12 Matra Nortel Communications Circuit de traitement de signal analogique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327301B2 (en) 2003-04-10 2008-02-05 Agilent Technologies, Inc. Single end to differential signal converter

Also Published As

Publication number Publication date
DE50008276D1 (de) 2004-11-18
JP2003524332A (ja) 2003-08-12
ATE279813T1 (de) 2004-10-15
US6583658B1 (en) 2003-06-24
EP1273100A1 (de) 2003-01-08
EP1273100B1 (de) 2004-10-13
JP3771172B2 (ja) 2006-04-26
DK1273100T3 (da) 2004-12-20

Similar Documents

Publication Publication Date Title
DE69620330T2 (de) Verbesserter Eintakt/Differenzumsetzer mit beschränktem Gleichtakteingangssignalbedarf
EP0563421B1 (de) Schaltungsanordnung mit einem Schaltverstärker
DE2820425C2 (de) Binärer Zufallsrauschgenerator zur stochastischen Kodierung
DE3304606C2 (de) Steuervorrichtung für einen Transistor-Motor
DE2429953B2 (de) Schaltungsanordnung zur Verarbeitung physiologischer Meßsignale
DE4205352C2 (de) Vorrichtung und Verfahren zum Gewinnen von Impulssignalen
DE3012965A1 (de) Verstaerkungsgeregelter verstaerker
DE69101821T2 (de) Breitbanddifferenzverstärker unter Verwendung von Gm-Unterdrückung.
DE69014481T2 (de) Vorrichtung zur Umwandlung von elektrischen analogen unsymmetrischen Signalen in vollständig differentielle Signale.
WO2009060003A1 (de) Vorrichtung und verfahren zur signalverarbeitung von spannungssignalen von elektroden eines magnetisch induktiven durchflussmessgeräts
EP1273100B1 (de) Symmetrierschaltungsanordnung
DE69122820T2 (de) Verstärkerschaltung
DE102007018613A1 (de) Schaltungsanordnung und Verfahren zur Signalspannungsbegrenzung
DE69118124T2 (de) Schaltung für die Unterdrückung des durch das Schalten von zwei Spannungsquellen, hervorgerufen Geräusches, insbesondere für Audio-Vorverstärkerstufen
DE69028482T2 (de) Ausgangsverzerrungsmessschaltung, insbesondere für Ausgangsstufen von Tonsignaleinrichtungen
DE3855993T2 (de) Schaltkreis zum Schalten der Leseköpfe eines Videorecorders
DE102018106821A1 (de) Signalverstärker
DE60133068T2 (de) Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz
DE69317531T2 (de) Universeller Signalumwandler
DE3874655T2 (de) Signalkompressorschaltung, insbesondere fuer fernsprechapparate.
EP1254518B1 (de) Verfahren zum umwandeln eines analogen signals in ein digitales signal
DE602004008857T2 (de) Leistungsverstärkungsschaltung
EP1257058B1 (de) Anordnung und Verfahren zur Ermittlung des jeweils aktuellen Pegels eines digitalen Signals
DE10327620A1 (de) Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation
DE2526310A1 (de) Schaltung zur elektronischen verstaerkungseinstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000912456

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 559141

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10203160

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000912456

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000912456

Country of ref document: EP